JPH0528397B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 この発明は画像メモリ書込読出制御装置に関
し、特に、CRTデイスプレイ装置において、直
線発生器（DDA）からの画像データをフレーム
メモリに転送して書込および読出するような画像
メモリ書込読出制御装置に関する。

従来の技術 第５図は従来のラスタスキヤン型グラフイツク
デイスプレイ装置の概略ブロツク図であり、第６
図は第５図に示したDDA７によつてデータをフ
レームメモリ８に展開する動作を説明するための
図である。

まず、第５図および第６図を参照して、従来の
ラスタスキヤン型グラフイツクデイスプレイ装置
の概略ならびにフレームメモリへの画像データの
書込および読出について説明する。

まず、第５図において、ホストコンピユータ１
から伝送ラインおよびホストインターフエイス２
を介してデータが図形データ管理部３に与えられ
る。図形データ管理部３はホストコンピユータ１
からのデータを受けて、そのデータを図形として
表示可能なように配列し、それを図示しないセグ
メントバツフアに記憶する。データ解析部４はセ
グメントバツフアの内容を取出して情報を解析
し、始点座標と終点座標とに基づいて、ベクトル
演算処理する。そして、座標変換クリツプ部５
は、図形の拡大、縮小、回転や平行移動などを行
なう場合に、必要なマトリクスとそのデータの乗
算を行なう。また、CRTデイスプレイ画面上の
図形の一部を枠で囲つたとき、その枠からはみ出
た図形をクリツプする。

DDA制御塗りつぶし部６は図形を塗りつぶす
場合に、各ベクトルの頂点の座標から内側のライ
ンに分解した線分を発生し、それによつて塗りつ
ぶしデータを求める。DDA７は直線を発生する
直線発生器であつて、DDA制御塗りつぶし部６
からのデータに基づいて、始点と終点とを結ぶベ
クトルにおける途中の座標を演算し、その演算結
果をフレームメモリ８に展開して直線とする。フ
レームメモリ８はDDA７で発生された直線上の
各ドツトを保存するものである。フレームメモリ
８に保存されたデータは、ビデオコントロール部
９に与えられ、Ｄ／Ａ変換器（図示せず）によつ
てアナログ信号に変換されかつカラー変換テーブ
ルに基づいて、ビデオ信号に変換されてカラーモ
ニタ１０に与えられる。それによつて、カラーモ
ニタ１０には、ホストコンピユータ１から出力さ
れたデータに基づく図形が表示される。

発明が解決しようとする問題点 ところで、DDA７によつて演算された画像デ
ータをフレームメモリ８に書込む際、DDA７の
速度とフレームメモリ８の書込速度の違いを一致
させる必要がある。これは、一般にDDA７の速
度がフレームメモリ８のメモリサイクルよりも速
いためである。DDA７の速度とフレームメモリ
８への書込速度の違いを一致させる１つの手法と
して、画像メモリ書込速度変換回路（特開昭53−
110331）が知られている。これは、バイポーラ
ICを用いて、たとえば４×４ドツトのバツフア
を構成し、４×４ドツトの画像データをまとめて
フレームメモリ８に転送するものである。この方
式では、バツフアが一杯になつたときに、DDA
７を停止させ、バツフアのデータをフレームメモ
リ８に転送して書込んでいる。すなわち、第６図
ａに示すように、アドレス７１のドツトをバツフ
アに展開し、DDA７がドツトａをバツフアに書
込んだ際、アドレス７１の画像データをフレーム
メモリ８に転送し、アドレス７２のドツトｂをバ
ツフアへ書込んだ後、アドレス７２のデータをフ
レームメモリ８に転送する。この場合、アドレス
７２のデータを転送するとき、アドレス７１のデ
ータをフレームメモリ８に転送中であるため、こ
のアドレス７１のデータをフレームメモリ８に転
送し終えた後でなければ、アドレス７２のデータ
を転送することができない。また、２つのDDA
バツフア３１，３２がともに利用されているた
め、バツフアへの書込みもできない。すなわち、
DDA７はアドレス７１のデータをフレームメモ
リ８に転送している間は待たされることになる。

また、DDA７の速度とフレームメモリ８への
書込速度の違いを一致させる他の手法として、高
速画像メモリ書込方式（特開昭58−55980）が知
られている。これは、直線発生器よりフレームメ
モリにデータを書込む際、Ｘ軸およびＹ軸の座標
情報の任意の下位ビツトのうち、これをデコード
した数の容量を持つＸ軸レジスタを、Ｙ座標値の
任意の下位ビツトをデコードした数だけ設ける。
さらに、１つのプレーンを構成するフレームメモ
リをレジスタの数と同じ数に分割してグループ化
し、このグループ化したフレームメモリのそれぞ
れにＸ軸レジスタを配置し、直線発生器の座標値
が逐次変化していくことによつて、下位ビツトの
情報がオーバフローするとき、Ｘ軸レジスタのそ
れぞれのデータを同時にフレームメモリに書込む
ものである。

ところが、このような手法によつても、たとえ
ば第６図ｂに示すようなデータを、DDA７を停
止させることなくフレームメモリ８に転送するこ
とは不可能である。すなわち、第６図ｂに示すよ
うなデータをDDA７から出力してフレームメモ
リ８に転送する場合、まず、アドレス７４のデー
タｂをフレームメモリ８に転送した後、アドレス
７４のデータｃをフレームメモリ８に転送し、そ
の後アドレス７５のデータｃを転送することにな
る。しかし、アドレス７５のデータｃをフレーム
メモリ８に転送する場合、アドレス７４のデータ
ｃを転送中であるため、DDA７は一旦停止しな
ければならない。

上述のごとく、従来の画像メモリ書込速度変換
回路や高速画像メモリ書込方式においても、
DDA７を停止させることなく、データをフレー
ムメモリ８に転送することは不可能であつた。

問題点を解決するための手段 それゆえに、この発明の主たる目的は、DDA
からデータを出力してフレームメモリに転送する
場合に、DDAの待ち時間を少なくし得て、高速
でフレームメモリに画像データを展開できるよう
な画像メモリ書込読出制御装置を提供することで
ある。

この発明は、フレームメモリを複数に分割した
とき、それぞれ分割された記憶領域を含むブロツ
クメモリと、予め定めるドツト数の画像データお
よびその画像データをいずれのブロツクメモリの
ドツト数ごとに区切つたアドレスに書込むかを表
わすアドレス信号を出力する直線発生器と、直線
発生器から出力されたアドレス信号に基づいて対
応するブロツクメモリを指定するブロツクメモリ
指定手段と、ブロツクメモリが指定されたことに
応じて、対応するアドレスに画像データを書込む
ための一時記憶手段とから構成される。

作 用 この発明では、直線発生器が画像データとアド
レス信号とを出力したことに応じて、ブロツクメ
モリ指定手段が対応するブロツクメモリを指定
し、指定されたブロツクメモリに対応する一時記
憶手段が画像データとアドレス信号とを一時記憶
し、そのアドレス信号に基づいて、指定される記
憶領域に、対応する画像データを所定のメモリサ
イクルで記憶する。したがつて、直線発生器が画
像データを出力するとき、異なるブロツクメモリ
を指定するようにすれば、それぞれのブロツクメ
モリは画像データの書込を終了した後、そのメモ
リに直線発生器から画像データが出力されるた
め、直線発生器はブロツクメモリが画像データの
書込を終了するまで待つ必要がなくなり、待ち時
間をなくすことができる。

実施例 以下に、図面に示す実施例とともに、この発明
についてより詳細に説明する。

第１図はこの発明の一実施例の概略ブロツク図
である。まず、第１図を参照して、この発明の一
実施例の構成について説明する。第１図におい
て、フレームメモリは４つのＡブロツクメモリ２
１ないしＤブロツクメモリ２４にブロツク化され
る。そして、各ブロツクメモリ２１ないし２４の
それぞれに対応してアドレス・データラツチ２５
ないし２８が設けられる。これらのアドレス・デ
ータラツチ２５ないし２８はアドレスバス２９お
よびデータバス３０を介してDDAバツフア３１，
３２に接続され、DDA７から出力された画像デ
ータとアドレス信号とに基づいて、当該ブロツク
メモリの対応するアドレスに、当該一時記憶した
画像データを書込むための一時記憶手段を構成す
る。

DDAバツフア３１，３２は前述の第５図に示
したDDA（直線発生器）７に含まれ、DDA制御
塗りつぶし部６から出力される塗りつぶしデータ
とそのアドレス信号を記憶する。２つのDDAバ
ツフア３１，３２を設けているのは、DDA制御
塗りつぶし部６からのデータを一方に書込むと同
時に他方に書込んだデータを読出して高速処理す
るためである。アドレスバス２９には、ROM３
４が接続される。このROM３４はＡブロツクメ
モリ２１ないしＤブロツクメモリ２４のいずれか
を指定するブロツクメモリ指定手段の一例であ
る。すなわち、アドレス信号にはＡブロツクメモ
リ２１ないしＤブロツクメモリ２４のいずれかを
指定するためのブロツク指定ビツトが含まれてい
て、ROM３４はそのブロツク指定ビツトに基づ
いて、対応するブロツクメモリを指定する。さら
に、アドレスハス２９には読出制御回路３３が接
続されていて、この読出制御回路３３が出力した
アドレス信号に基づいて、Ａブロツクメモリ２１
ないしＤブロツクメモリ２４から対応する画像デ
ータがデータバス３０に読出され、これをビデオ
コントロール部９へ供給する。

第２図および第３図はこの発明の一実施例の動
作を説明するための図であり、第４図はアドレス
信号の構成を示す図である。

次に、第１図ないし第４図を参照して、この発
明の一実施例の動作について説明する。DDAバ
ツフア３１および３２は画像データとともにアド
レス信号を出力する。アドレス信号は第４図に示
すように、Ａブロツクメモリ２１ないしＤブロツ
クメモリ２４の所定のアドレスを指定するため
に、Ｘ座標データとＹ座標データとを含む。Ｘ座
標データにはＡブロツクメモリ２１ないしＤブロ
ツクメモリ２４のうちのＸ方向のブロツクを指定
するためのブロツク指定ビツトと、各ブロツク内
の４×４の記憶領域のうちＸ方向を指定するため
のブロツク内指定ビツトとを含む。同様にして、
Ｙ座標データもＹ方向のブロツクを指定するため
のブロツク指定ビツトと、そのブロツク内の４×
４の記憶領域のうちＹ方向を指定するためのブロ
ツク内指定ビツトとを含む。

より具体的に説明すると、第２図に示すような
画像データをＡブロツクメモリ２１ないしＤブロ
ツクメモリ２４に書込む場合には、まず、DDA
バツフア３１はＡブロツクメモリ２１を指定しか
つ第２図に示すアドレスＡ１内に４つのドツトを
書込むためのアドレス信号およびその４つのドツ
トを示す画像データを出力する。ROM３４は
DDAバツフア３１から出力されたアドレス信号
に基づいて、Ａブロツクメモリ２１およびアドレ
ス・データラツチ２５を選択する。すると、アド
レス・データラツチ２５はDDAバツフア３１か
ら出力された画像データとアドレス信号とを一時
記憶する。このとき、DDAバツフア３１から画
像データおよびアドレス信号を出力するのに要す
る時間は、たとえば60nsecである。

続いて、DDAバツフア３２は第２図に示すア
ドレスＤ２に画像データを書込むために、その画
像データとアドレス信号とを出力する。ROM３
４はDDAバツフア３２から出力されたアドレス
信号に基づいて、今度はＤブロツクメモリ２４を
指定する。

一方、アドレス・データラツチ２５はアドレス
Ａ１に書込むための画像データおよびアドレス信
号を一時記憶したことに基づいて、Ａブロツクメ
モリ２１内のアドレスＡ１を指定し、画像データ
を書込む。この場合、４×４の画像データを書込
むのに240nsecのメモリサイクルを要する。また、
DDA７はアドレスＤ２に書込むための４ドツト
の画像データをDDAバツフア３２に出力し終え
るには、１ドツトを出力するために60nsec要する
ため、４ドツトの画像データをすべて出力するた
めには、240nsec要する。したがつて、DDA７が
アドレスＤ２の画像データをDDAバツフア３２
に出力し終えたときには、Ａブロツクメモリ２１
はアドレスＡ１に４ドツトの画像データの書込を
必ず終了していることになる。

DDAバツフア３２がアドレスＤ２の画像デー
タを出力した後、DDAバツフア３１はアドレス
Ａ２の画像データを出力する。すると、ROM３
４は再びＡブロツクメモリ２１を指定し、これに
対応するアドレス・データラツチ２５は画像デー
タとアドレスＡ２のアドレス信号を一時記憶す
る。そして、そのアドレス信号に基づいて、アド
レスＡ２に１ドツトの画像データを書込む。

上述のごとく、たとえばＡブロツクメモリ２１
に画像データを書込んだ後、他のＢブロツクメモ
リ２２ないしＤブロツクメモリ２４のいずれかに
４ドツトの画像データを書込み、その後再びＡブ
ロツクメモリ２１に画像データを書込むようにし
たので、DDAバツフア３１および３２は、Ａブ
ロツクメモリ２１ないしＤブロツクメモリ２４の
それぞれのアドレスに画像データの書き終わりを
持つことなく、DDAの速度で画像データを出力
することができる。

また、第３図に示すように、画像データをアド
レスＡ１，Ｂ１，Ａ２，Ｄ２，Ｃ２のように書込
む場合であつても、Ａブロツクメモリ２１にアド
レスＡ１にドツトを書込んだ後、Ｂブロツクメモ
リ２２のアドレスＢ１に４ドツトを書込んだ後、
再びＡブロツクメモリ２１のアドレスＡ２に１ド
ツトを書込むようにしても、DDAバツフア３２
からアドレスＢ１の４ドツトのデータを出力して
いる間に、Ａブロツクメモリ２１のアドレスＡ１
に画像データの書込を終了しているため、DDA
バツフア３１はＡブロツクメモリ２１のアドレス
Ａ１に画像データの書込を持つことなく、直ちに
アドレスＡ２の画像データを出力することができ
る。

発明の効果 以上のように、この発明によれば、フレームメ
モリを複数のブロツクにブロツク化し、直線発生
器から画像データを出力するとき、いずれかのブ
ロツクメモリを指定するとともに、そのブロツク
内のアドレスを指定して、該当する画像データを
書込み、他のブロツクメモリに予め定めるドツト
数の画像データを書込んでから、再び当該ブロツ
クメモリに画像データを書込むようにしたので、
直線発生器はブロツクメモリへの画像データの書
込終了を待つことなく、順次画像データを出力す
ることができる。したがつて、直線発生器のフレ
ームメモリへの書込み待ち時間をなくすことがで
き、処理時間を短縮できる。

【図面の簡単な説明】

第１図はこの発明の一実施例の概略ブロツク図
である。第２図および第３図はこの発明の一実施
例の動作を説明するための図である。第４図はア
ドレス信号を説明するための図である。第５図は
従来のラスタスキヤン型グラフイツクデイスプレ
イ装置の概略ブロツク図である。第６図は第５図
に示したDDAによつてデータをフレームメモリ
に書込むときの動作を説明するための図である。 図において、６はDDA制御塗りつぶし部、７
はDDA、２１ないし２４はブロツクメモリ、２
５ないし２８はアドレスデータラツチ、２９はア
ドレスバス、３０はデータバス、３１，３２は
DDAバツフア、３３は読出制御回路、３４は
ROMを示す。

Claims (1)

1. 【特許請求の範囲】 １ 第１の方向および前記第１の方向に直交する
   第２の方向にそれぞれドツトで表示可能な領域に
   画像を表示するために、画像メモリに画像データ
   を書込および読出制御する画像メモリ書込読出制
   御装置であつて、 前記表示可能な領域を複数に分割したとき、そ
   れぞれが分割された記憶領域を含むブロツクメモ
   リ、 前記画像データを予め定めるドツト数ごとに出
   力するとともに、出力した画像データを前記複数
   のブロツクメモリの前記予め定めるドツト数ごと
   に区切つたいずれのアドレスに書込むかを表わす
   アドレス信号を出力する直線発生器、 前記直線発生器から出力されたアドレス信号に
   基づいて、対応するブロツクメモリを指定するた
   めのブロツクメモリ指定手段、および 前記複数のブロツクメモリのそれぞれに対応し
   て設けられ、前記ブロツクメモリ指定手段によつ
   て対応するブロツクメモリが指定されたことに応
   じて、前記直線発生器から出力された画像データ
   とアドレス信号とを一時記憶し、一時記憶したア
   ドレス信号に基づいて、当該ブロツクメモリの対
   応するアドレスに、当該一時記憶した画像データ
   を書込むための一時記憶手段を備えた、画像メモ
   リ書込読出制御装置。