JPH0553548A - デイスプレイ制御装置 - Google Patents
デイスプレイ制御装置Info
- Publication number
- JPH0553548A JPH0553548A JP3210886A JP21088691A JPH0553548A JP H0553548 A JPH0553548 A JP H0553548A JP 3210886 A JP3210886 A JP 3210886A JP 21088691 A JP21088691 A JP 21088691A JP H0553548 A JPH0553548 A JP H0553548A
- Authority
- JP
- Japan
- Prior art keywords
- display
- video memory
- memory
- cpu
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Image Input (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】
【構成】 ＣＰＵ１はＣＰＵのサイクルで常にリード／
ライト可能なＣＰＵバスに直結した描画用ビデオメモリ
８をアクセスする。ビットマップ転送器９は描画用ビデ
オメモリ８のデータをサイクリックに表示用ビデオメモ
リ５に転送する。ビットマップ転送器９がデータを転送
する条件は、非表示期間（ブランキング中）であり且つ
描画用ビデオメモリ８がＣＰＵからアクセスされていな
い時であり、この条件によりバスアービタ４は描画用メ
モリ８側に切り替えられる。 【効果】 ビデオメモリを表示用と描画用に分けたの
で、ＣＰＵがビデオメモリをアクセスする際、表示用動
作に優先されることなくリード／ライトでき、高速アク
セスが可能となる。
ライト可能なＣＰＵバスに直結した描画用ビデオメモリ
８をアクセスする。ビットマップ転送器９は描画用ビデ
オメモリ８のデータをサイクリックに表示用ビデオメモ
リ５に転送する。ビットマップ転送器９がデータを転送
する条件は、非表示期間（ブランキング中）であり且つ
描画用ビデオメモリ８がＣＰＵからアクセスされていな
い時であり、この条件によりバスアービタ４は描画用メ
モリ８側に切り替えられる。 【効果】 ビデオメモリを表示用と描画用に分けたの
で、ＣＰＵがビデオメモリをアクセスする際、表示用動
作に優先されることなくリード／ライトでき、高速アク
セスが可能となる。
Description
【０００１】
【産業上の利用分野】この発明は、ラスタスキャン型Ｃ
ＲＴや液晶等の各種ディスプレイ装置に図形等の描画情
報を表示させるビットマップ方式等のディスプレイ制御
装置に関するものである。
ＲＴや液晶等の各種ディスプレイ装置に図形等の描画情
報を表示させるビットマップ方式等のディスプレイ制御
装置に関するものである。
【０００２】
【従来の技術】図２は、従来のビットマップ方式のディ
スプレイ制御装置の基本部を示すブロック図である。図
において、１は全体を制御するＣＰＵ、２はディスプレ
イ制御装置全体、３は表示のためのアドレスを表示タイ
ミングに従って出力する表示アドレス発生器、４はＣＰ
Ｕ１からのアクセスと表示アドレス発生器３からのアク
セスを切り替えるバスアービタ、５は表示する図形のビ
ットマップ情報が格納されるビデオメモリ、６はビデオ
メモリ５のデータをディスプレイ装置に適した信号に変
換するビデオ信号生成回路、７はディスプレイ制御装置
全体２の表示タイミングを制御する表示タイミング生成
回路である。
スプレイ制御装置の基本部を示すブロック図である。図
において、１は全体を制御するＣＰＵ、２はディスプレ
イ制御装置全体、３は表示のためのアドレスを表示タイ
ミングに従って出力する表示アドレス発生器、４はＣＰ
Ｕ１からのアクセスと表示アドレス発生器３からのアク
セスを切り替えるバスアービタ、５は表示する図形のビ
ットマップ情報が格納されるビデオメモリ、６はビデオ
メモリ５のデータをディスプレイ装置に適した信号に変
換するビデオ信号生成回路、７はディスプレイ制御装置
全体２の表示タイミングを制御する表示タイミング生成
回路である。
【０００３】次に動作について説明する。ディスプレイ
制御装置２はディスプレイ装置（図示しない）にビデオ
信号を出力する。表示期間中、バスアービタ４は表示ア
ドレス発生器３側を選択し、表示アドレス発生器３が発
生するアドレス信号をビデオメモリ５に与える。ビデオ
メモリ５はこのアドレス信号により表示データを出力
し、表示データはビデオ信号生成回路６にてディスプレ
イ装置に適したビデオ信号に変換して出力される。一
方、ＣＰＵ１が表示画面を変更するためにビットマップ
情報をビデオメモリ５に書き込んだり、ビデオメモリ５
のデータをリードしたりする場合、バスアービタ４はＣ
ＰＵ１側に切り替えられ、ＣＰＵ１はビデオメモリ５に
希望するビットマップ情報をライトしたり、希望するア
ドレスのビットマップ情報をリードすることが出来る。
しかし、バスアービタ４の切り替えは表示タイミング制
御回路７により行なわれるため、表示用のアクセスが優
先される。
制御装置２はディスプレイ装置（図示しない）にビデオ
信号を出力する。表示期間中、バスアービタ４は表示ア
ドレス発生器３側を選択し、表示アドレス発生器３が発
生するアドレス信号をビデオメモリ５に与える。ビデオ
メモリ５はこのアドレス信号により表示データを出力
し、表示データはビデオ信号生成回路６にてディスプレ
イ装置に適したビデオ信号に変換して出力される。一
方、ＣＰＵ１が表示画面を変更するためにビットマップ
情報をビデオメモリ５に書き込んだり、ビデオメモリ５
のデータをリードしたりする場合、バスアービタ４はＣ
ＰＵ１側に切り替えられ、ＣＰＵ１はビデオメモリ５に
希望するビットマップ情報をライトしたり、希望するア
ドレスのビットマップ情報をリードすることが出来る。
しかし、バスアービタ４の切り替えは表示タイミング制
御回路７により行なわれるため、表示用のアクセスが優
先される。
【０００４】
【発明が解決しようとする課題】従来のビットマップ方
式のディスプレイ制御装置は以上のように構成され、Ｃ
ＰＵのビデオメモリアクセスは表示用のアクセスに優先
されてしまうため、ＣＰＵがビデオメモリをアクセスす
る際、ＣＰＵがウェイトされて性能が低下するという問
題があった。バスのアービトレーションの方法により、
ＣＰＵが非表示期間になるまで長時間ウェイトしたり、
サイクルスチール方式によりウェイト時間を短くする方
法があるが、何れにしてもＣＰＵアクセスに際しウェイ
ト期間が発生していた。
式のディスプレイ制御装置は以上のように構成され、Ｃ
ＰＵのビデオメモリアクセスは表示用のアクセスに優先
されてしまうため、ＣＰＵがビデオメモリをアクセスす
る際、ＣＰＵがウェイトされて性能が低下するという問
題があった。バスのアービトレーションの方法により、
ＣＰＵが非表示期間になるまで長時間ウェイトしたり、
サイクルスチール方式によりウェイト時間を短くする方
法があるが、何れにしてもＣＰＵアクセスに際しウェイ
ト期間が発生していた。
【０００５】この発明は、上記のような問題点を解消す
る為になされたもので、ＣＰＵがビデオメモリをアクセ
スする際のウェイトを無くし、ＣＰＵアクセス性能を向
上させるディスプレイ制御装置を提供するものである。
る為になされたもので、ＣＰＵがビデオメモリをアクセ
スする際のウェイトを無くし、ＣＰＵアクセス性能を向
上させるディスプレイ制御装置を提供するものである。
【０００６】
【課題を解決するための手段】この発明に係るディスプ
レイ制御装置は、ＣＰＵ等の描画装置からのアクセス専
用の描画用ビデオメモリと、描画用ビデオメモリから従
来の（表示用）ビデオメモリへビットマップ情報を転送
する（ビットマップ）転送器を付加したものである。
レイ制御装置は、ＣＰＵ等の描画装置からのアクセス専
用の描画用ビデオメモリと、描画用ビデオメモリから従
来の（表示用）ビデオメモリへビットマップ情報を転送
する（ビットマップ）転送器を付加したものである。
【０００７】
【作用】この発明に於けるディスプレイ制御装置は、従
来の表示用ビデオメモリとは別個に描画用ビデオメモリ
を設けたので、表示用ビデオメモリのアクセスによりＣ
ＰＵ等の描画装置をウェイトさせることなく、ＣＰＵ等
の描画装置がいつでも描画用ビデオメモリをアクセスで
き、また、転送器が専門に描画用から表示用ビデオメモ
リにビットマップ情報を転送するため、システムの性能
が向上する。
来の表示用ビデオメモリとは別個に描画用ビデオメモリ
を設けたので、表示用ビデオメモリのアクセスによりＣ
ＰＵ等の描画装置をウェイトさせることなく、ＣＰＵ等
の描画装置がいつでも描画用ビデオメモリをアクセスで
き、また、転送器が専門に描画用から表示用ビデオメモ
リにビットマップ情報を転送するため、システムの性能
が向上する。
【０００８】
実施例１．図１はこの発明の一実施例に係るディスプレ
イ制御装置の基本部を示すブロック図である。図におい
て、１は全体を制御するＣＰＵ、２はディスプレイ制御
装置全体、３は表示のためのアドレスを表示タイミング
に従って出力する表示アドレス発生器、４はＣＰＵ１か
らのアクセスと表示アドレス発生器３からのアクセスを
切り替えるバスアービタ、５は表示する図形のビットマ
ップ情報が格納される表示用ビデオメモリ、６はビデオ
メモリ５のデータをディスプレイ装置に適した信号に変
換するビデオ信号生成回路、７はディスプレイ制御装置
全体２の表示タイミングを制御する表示タイミング生成
回路、８はＣＰＵからのアクセスを高速化するための描
画用ビデオメモリ、９は描画用ビデオメモリ８のデータ
を表示用のビデオメモリ５に転送するビットマップ転送
器である。尚、描画用ビデオメモリ８とビットマップ転
送器９はこの発明により設けられたものである。又、描
画用ビデオメモリ８は表示用ビデオメモリ５と同一のビ
ットマップ形式のデータを格納する。
イ制御装置の基本部を示すブロック図である。図におい
て、１は全体を制御するＣＰＵ、２はディスプレイ制御
装置全体、３は表示のためのアドレスを表示タイミング
に従って出力する表示アドレス発生器、４はＣＰＵ１か
らのアクセスと表示アドレス発生器３からのアクセスを
切り替えるバスアービタ、５は表示する図形のビットマ
ップ情報が格納される表示用ビデオメモリ、６はビデオ
メモリ５のデータをディスプレイ装置に適した信号に変
換するビデオ信号生成回路、７はディスプレイ制御装置
全体２の表示タイミングを制御する表示タイミング生成
回路、８はＣＰＵからのアクセスを高速化するための描
画用ビデオメモリ、９は描画用ビデオメモリ８のデータ
を表示用のビデオメモリ５に転送するビットマップ転送
器である。尚、描画用ビデオメモリ８とビットマップ転
送器９はこの発明により設けられたものである。又、描
画用ビデオメモリ８は表示用ビデオメモリ５と同一のビ
ットマップ形式のデータを格納する。
【０００９】次に動作について説明する。ディスプレイ
制御装置２の表示アクセスに関しては従来技術と同様の
動作を行ない、表示期間中はビデオ信号生成回路６から
ディスプレイ装置に適したビデオ信号出力される。一
方、ＣＰＵ１がビットマップ情報をアクセスする場合、
ＣＰＵ１はＣＰＵバスに直結した描画用ビデオメモリ８
をアクセスする。この描画用ビデオメモリ８は主メモリ
と同じようにＣＰＵのサイクルで常にリード／ライト可
能なメモリであり、ＣＰＵ１はウェイトさせられること
なく高速アクセスが可能となる。ビットマップ転送器９
は描画用ビデオメモリ８のデータをサイクリックに表示
用ビデオメモリ５に転送する。ビットマップ転送器９が
データを転送する条件は、非表示期間（ブランキング
中）であり且つ描画用ビデオメモリ８がＣＰＵからアク
セスされていない時であり、この条件によりバスアービ
タ４は描画用メモリ８側に切り替えられる。
制御装置２の表示アクセスに関しては従来技術と同様の
動作を行ない、表示期間中はビデオ信号生成回路６から
ディスプレイ装置に適したビデオ信号出力される。一
方、ＣＰＵ１がビットマップ情報をアクセスする場合、
ＣＰＵ１はＣＰＵバスに直結した描画用ビデオメモリ８
をアクセスする。この描画用ビデオメモリ８は主メモリ
と同じようにＣＰＵのサイクルで常にリード／ライト可
能なメモリであり、ＣＰＵ１はウェイトさせられること
なく高速アクセスが可能となる。ビットマップ転送器９
は描画用ビデオメモリ８のデータをサイクリックに表示
用ビデオメモリ５に転送する。ビットマップ転送器９が
データを転送する条件は、非表示期間（ブランキング
中）であり且つ描画用ビデオメモリ８がＣＰＵからアク
セスされていない時であり、この条件によりバスアービ
タ４は描画用メモリ８側に切り替えられる。
【００１０】実施例２．尚、本発明ではビデオメモリに
描画データをアクセスする機構に関しては特に限定する
必要がないため、理解し易い様にＣＰＵを例に説明して
いるが、グラフィックプロセッサやイメージコントロー
ラ等どのような描画装置であってもよい。
描画データをアクセスする機構に関しては特に限定する
必要がないため、理解し易い様にＣＰＵを例に説明して
いるが、グラフィックプロセッサやイメージコントロー
ラ等どのような描画装置であってもよい。
【００１１】実施例３．又、上記実施例では、説明を簡
略化するためにビデオメモリを表示１画面分の容量を持
つようにしたが、複数画面分持っていてもよい。この場
合、複数画面持つ必要があるのは描画用ビデオメモリで
あり、表示用ビデオメモリは１画面分だけあればよい。
略化するためにビデオメモリを表示１画面分の容量を持
つようにしたが、複数画面分持っていてもよい。この場
合、複数画面持つ必要があるのは描画用ビデオメモリで
あり、表示用ビデオメモリは１画面分だけあればよい。
【００１２】実施例４．更に、上記実施例では制御回路
の簡略化のため、ビットマップ転送器は描画用ビデオメ
モリの全てのデータをサイクリックに転送しているが、
ＣＰＵにより書き換えられたデータのみを転送するよう
にしてもよい。
の簡略化のため、ビットマップ転送器は描画用ビデオメ
モリの全てのデータをサイクリックに転送しているが、
ＣＰＵにより書き換えられたデータのみを転送するよう
にしてもよい。
【００１３】実施例５．上記実施例では描画用と表示用
のビデオメモリを専用に設ける場合を示したが、専用に
設けなくてもよく、他のメモリと兼用に用いる場合でも
よい。また、物理的に別個なメモリをもつ場合に限ら
ず、同一メモリ空間を所定の領域に分けて用いてもよ
い。
のビデオメモリを専用に設ける場合を示したが、専用に
設けなくてもよく、他のメモリと兼用に用いる場合でも
よい。また、物理的に別個なメモリをもつ場合に限ら
ず、同一メモリ空間を所定の領域に分けて用いてもよ
い。
【００１４】なお、この発明に関連する技術として、特
開平２−１２０７９７号公報に記載された技術（以下、
事例という）がある。この事例は拡張メモリ７とビット
マップメモリ８が存在し、この両メモリ間のデータ転送
を行なうものとして複数の描画アクセスソースが存在す
るシステムに於て、この両メモリ間のデータ転送のアー
ビトレーションを高速化するのが目的である。つまり、
イメージデータの描画系のみを対象にしており、表示系
のアクセスは対象外である。この事例での拡張メモリと
ビットマップメモリは次の機能を持つと考えられる。 （１）拡張メモリ：Ｓ／Ｗが扱うイメージデータの情報
（座標や図形等のグラフィックデータと文字コード等）
を格納するメモリ。ここに格納されるデータ一般的には
Ｓ／Ｗが扱えるだけの大きな座標空間を持つ。データの
タイプは、イメージデータがコード化されており、即表
示可能なビットマップデータにはなっていない。 （２）ビットマップメモリ：拡張メモリに格納されたイ
メージ空間の内の一部をＣＲＴに表示するためのビデオ
メモリ。一般的にはＣＲＴに表示可能な解像度と表示色
に応じた容量（例えばパソコンクラスの６４０ドット×
４００ドット、８色の場合は６４０×４００×３ビット
分）を持つ。データのタイプはビットマップであり、表
示したいイメージデータがそのまま格納される。拡張メ
モリに格納されたイメージ情報は、イメージコントロー
ラ等によりビットマップデータに変換された後にビット
マップメモリに書き込まれる。 これに対して、この出願に係る発明の目的は、以下のよ
うなものである。上記の事例で言うビットマップメモリ
（この発明でのビデオメモリと同一）のデータをＣＲＴ
に表示する際（上記事例では描画動作に関する説明しか
ないが）、本来は表示動作のためにビットマップメモリ
を読み出すアクセスもある。この表示系のアクセスは、
ＣＲＴ等のディスプレイ装置に表示するために１画面を
一定周期（通常１５ｍｓ程度）で常に読み出さなければ
ならず、かなりの頻度でビットマップメモリをアクセス
することになる。つまり表示系のアクセスのオーバーヘ
ッドにより描画系のアクセスが制約を受け、ビットマッ
プメモリに対する描画性能が低下することになる。この
発明はこの表示系のアクセスのオーバーヘッドを低減す
べく、描画用と表示用のビットマップメモリを設け、両
者間の転送を転送器で自動的に行なうようにしたもので
ある。このように、両者間の相違点として、上述の事例
とこの発明とは目的が異なるとともに、さらに、以下の
相違点がある。２組のメモリを配置し、両者間のデータ
転送する機構がある点は似ているが、事例の拡張メモリ
とビットマップメモリに格納されるデータはタイプが異
なり、転送する機構がデータ変換する必要があるのに対
し、この発明では、表示用ビデオメモリ５と描画用ビデ
オメモリ８に格納されるデータ全く同一のタイプのビッ
トマップデータである点も異なる。
開平２−１２０７９７号公報に記載された技術（以下、
事例という）がある。この事例は拡張メモリ７とビット
マップメモリ８が存在し、この両メモリ間のデータ転送
を行なうものとして複数の描画アクセスソースが存在す
るシステムに於て、この両メモリ間のデータ転送のアー
ビトレーションを高速化するのが目的である。つまり、
イメージデータの描画系のみを対象にしており、表示系
のアクセスは対象外である。この事例での拡張メモリと
ビットマップメモリは次の機能を持つと考えられる。 （１）拡張メモリ：Ｓ／Ｗが扱うイメージデータの情報
（座標や図形等のグラフィックデータと文字コード等）
を格納するメモリ。ここに格納されるデータ一般的には
Ｓ／Ｗが扱えるだけの大きな座標空間を持つ。データの
タイプは、イメージデータがコード化されており、即表
示可能なビットマップデータにはなっていない。 （２）ビットマップメモリ：拡張メモリに格納されたイ
メージ空間の内の一部をＣＲＴに表示するためのビデオ
メモリ。一般的にはＣＲＴに表示可能な解像度と表示色
に応じた容量（例えばパソコンクラスの６４０ドット×
４００ドット、８色の場合は６４０×４００×３ビット
分）を持つ。データのタイプはビットマップであり、表
示したいイメージデータがそのまま格納される。拡張メ
モリに格納されたイメージ情報は、イメージコントロー
ラ等によりビットマップデータに変換された後にビット
マップメモリに書き込まれる。 これに対して、この出願に係る発明の目的は、以下のよ
うなものである。上記の事例で言うビットマップメモリ
（この発明でのビデオメモリと同一）のデータをＣＲＴ
に表示する際（上記事例では描画動作に関する説明しか
ないが）、本来は表示動作のためにビットマップメモリ
を読み出すアクセスもある。この表示系のアクセスは、
ＣＲＴ等のディスプレイ装置に表示するために１画面を
一定周期（通常１５ｍｓ程度）で常に読み出さなければ
ならず、かなりの頻度でビットマップメモリをアクセス
することになる。つまり表示系のアクセスのオーバーヘ
ッドにより描画系のアクセスが制約を受け、ビットマッ
プメモリに対する描画性能が低下することになる。この
発明はこの表示系のアクセスのオーバーヘッドを低減す
べく、描画用と表示用のビットマップメモリを設け、両
者間の転送を転送器で自動的に行なうようにしたもので
ある。このように、両者間の相違点として、上述の事例
とこの発明とは目的が異なるとともに、さらに、以下の
相違点がある。２組のメモリを配置し、両者間のデータ
転送する機構がある点は似ているが、事例の拡張メモリ
とビットマップメモリに格納されるデータはタイプが異
なり、転送する機構がデータ変換する必要があるのに対
し、この発明では、表示用ビデオメモリ５と描画用ビデ
オメモリ８に格納されるデータ全く同一のタイプのビッ
トマップデータである点も異なる。
【００１５】
【発明の効果】以上のように、この発明によればビデオ
メモリを表示用と描画用に分けたので、ＣＰＵ等の描画
装置がビデオメモリをアクセスする際、表示用動作に優
先されることなくリード／ライトでき、高速アクセスが
可能となる。
メモリを表示用と描画用に分けたので、ＣＰＵ等の描画
装置がビデオメモリをアクセスする際、表示用動作に優
先されることなくリード／ライトでき、高速アクセスが
可能となる。
【図１】この発明の一実施例に係るディスプレイ制御装
置の基本部のブロック図。
置の基本部のブロック図。
【図２】従来のディスプレイ制御装置の基本部のブロッ
ク図。
ク図。
１ ＣＰＵ ２ ディスプレイ制御装置全体 ３ 表示アドレス発生器 ４ バスアービタ ５ 表示用ビデオメモリ ６ ビデオ信号生成回路 ７ 表示タイミング制御回路 ８ 描画用ビデオメモリ ９ ビットマップ転送器
Claims (1)
- 【請求項１】 描画装置からの表示情報を格納して表示
する表示用ビデオメモリを有するディスプレイ制御装置
において、描画装置が表示情報をアクセスするための描
画用ビデオメモリと、描画用ビデオメモリから表示用ビ
デオメモリに表示情報を転送する転送器を備えたことを
特徴とするディスプレイ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3210886A JPH0553548A (ja) | 1991-08-22 | 1991-08-22 | デイスプレイ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3210886A JPH0553548A (ja) | 1991-08-22 | 1991-08-22 | デイスプレイ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0553548A true JPH0553548A (ja) | 1993-03-05 |
Family
ID=16596724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3210886A Pending JPH0553548A (ja) | 1991-08-22 | 1991-08-22 | デイスプレイ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0553548A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007225925A (ja) * | 2006-02-23 | 2007-09-06 | Sharp Corp | 画面表示装置 |
-
1991
- 1991-08-22 JP JP3210886A patent/JPH0553548A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007225925A (ja) * | 2006-02-23 | 2007-09-06 | Sharp Corp | 画面表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100417123B1 (ko) | 종방향-지향의디스플레이를위해화상을회전시키는하드웨어 | |
| US5299309A (en) | Fast graphics control system capable of simultaneously storing and executing graphics commands | |
| JPH09245179A (ja) | コンピュータグラフィックス装置 | |
| EP0658858B1 (en) | Graphics computer | |
| JPS6330632B2 (ja) | ||
| US6927776B2 (en) | Data transfer device and method | |
| US4924432A (en) | Display information processing apparatus | |
| JPH08278778A (ja) | 画像表示制御方法及び画像表示制御装置 | |
| JPH075870A (ja) | 表示制御システム | |
| KR970003090B1 (ko) | 표시 데이터 기입제어장치 | |
| JPH0553548A (ja) | デイスプレイ制御装置 | |
| JP3245230B2 (ja) | 表示制御装置および表示制御方法 | |
| US5255366A (en) | Address processing unit for a graphics controller | |
| US5416499A (en) | Bit map display controlling apparatus | |
| JPH10333659A (ja) | メモリ制御方法及び装置 | |
| JP2966182B2 (ja) | 計算機システム | |
| JP3694622B2 (ja) | 画像表示データの生成方法 | |
| JPS63304293A (ja) | 表示メモリ制御回路 | |
| JPH05282126A (ja) | 表示制御装置 | |
| JPH0227677B2 (ja) | ||
| JP2993745B2 (ja) | フレームメモリ | |
| JPH036510B2 (ja) | ||
| JP2000122630A (ja) | コードリフレッシュ方式表示システムの表示データ生成回路 | |
| JPH07199907A (ja) | 表示制御装置 | |
| JP2000250510A (ja) | 表示制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |