JPH10333659A - メモリ制御方法及び装置 - Google Patents

Abstract

(57)【要約】 【課題】 リフレッシュを必要とするメモリを用いた表
示用メモリを使用した場合でも、その表示用メモリのリ
フレッシュフリーを実現したメモリ制御方法及び装置を
提供する。 【解決手段】 表示用メモリはディスプレイ装置の画面
上に表示される表示データを１フレームとして２フレー
ム分のメモリ領域を有し、それら２フレーム分のメモリ
領域の一方を読み出し専用とし、他方を書込み専用とし
て表示用メモリにアクセスし、その表示用メモリへのア
クセス頻度が表示用メモリのリフレッシュ周期以下とな
る場合に、画面上の１ラインに相当する画像データを表
示用メモリの８個のｒｏｗアドレスに跨って記憶する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、リフレッシュが必
要なメモリを使用してディスプレイ装置に画像を表示す
るためのメモリ制御方法及び装置に関するものである。

【０００２】

【従来の技術】従来、ＤＲＡＭを用いて画像データを記
憶するためのフレームメモリを構成する場合、そのＤＲ
ＡＭに対して所定時間間隔でメモリ・リフレッシュ制御
（以下リフレッシュ制御と略す）を行う必要がある。こ
のようなリフレッシュ制御は、そのフレームメモリのバ
ンド幅を有効に使用するために、表示制御動作における
水平／垂直同期期間に行ったり、これらの期間にリフレ
ッシュ制御を行うことができないシステムにおいては、
リフレッシュ制御がどこで実施されても良いように、十
分なバンド幅を持たせたメモリを使用したりしていた。

【０００３】

【発明が解決しようとする課題】しかしながら上記従来
技術のように、表示制御動作中の水平／垂直同期期間に
リフレッシュ制御を入れる場合、これら水平／垂直同期
期間に関係なくメモリアクセスが発生するシステムには
対応できなくなる。また、リフレッシュ制御がどこで入
力されても十分なバンド幅を持たせたメモリを用いるこ
とは、システムに余分なメモリが必要になり、それによ
りコストの上昇を招くなどの問題となっていた。

【０００４】本発明は上記従来例に鑑みてなされたもの
で、リフレッシュを必要とするメモリを用いた表示用メ
モリを使用した場合でも、その表示用メモリのリフレッ
シュフリーを実現したメモリ制御方法及び装置を提供す
ることを目的とする。

【０００５】また本発明の目的は、表示用メモリへのア
クセス要求が当該表示用メモリのリフレッシュレートを
下回る場合でも、その表示用メモリをリフレッシュフリ
ーで使用できるメモリ制御方法及び装置を提供すること
にある。

【０００６】また本発明の他の目的は、表示画面の１ラ
インに相当するラインデータを、表示用メモリの複数の
ロウアドレス領域に記憶させることにより、表示用デー
タの表示に際し当該表示用メモリへのアクセス回数を増
やしてリフレッシュレートを上回るアクセス頻度を実現
することにより、前記表示用メモリのリフレッシュフリ
ーを実現したメモリ制御方法及び装置を提供することに
ある。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に本発明のメモリ制御装置は以下のような構成を備え
る。即ち、リフレッシュが必要なメモリを使用してディ
スプレイ装置に画像を表示するためのメモリ制御装置で
あって、前記ディスプレイ装置の画面上に表示される表
示データを１フレームとして２フレーム分のメモリ領域
を有し、表示用の画像データを記憶する表示用メモリ
と、前記２フレーム分のメモリ領域の一方を読み出し専
用、他方を書込み専用として前記表示用メモリにアクセ
スするメモリアクセス手段とを有し、前記メモリアクセ
ス手段による前記表示用メモリへのアクセス頻度が前記
表示用メモリのリフレッシュ周期以下となる場合に、前
記メモリアクセス手段は前記画面上の１ラインに相当す
る画像データを前記表示用メモリの複数のロウアドレス
に跨って記憶することを特徴とする。

【０００８】また上記目的を達成するために本発明のメ
モリ制御方法は以下のような工程を備える。即ち、リフ
レッシュが必要なメモリを使用してディスプレイ装置に
画像を表示するためのメモリ制御方法であって、前記表
示用メモリは、前記ディスプレイ装置の画面上に表示さ
れる表示データを１フレームとして２フレーム分のメモ
リ領域を有し、前記２フレーム分のメモリ領域の一方を
読み出し専用、他方を書込み専用として前記表示用メモ
リにアクセスし、前記表示用メモリへのアクセス頻度が
前記表示用メモリのリフレッシュ周期以下となる場合
に、前記画面上の１ラインに相当する画像データを前記
表示用メモリの複数のロウアドレスに跨って記憶するこ
とを特徴とする。

【０００９】

【発明の実施の形態】以下、添付図面を参照して本発明
の好適な実施の形態を詳細に説明する。 ［実施の形態１］図１は本発明の実施の形態である表示
装置全体を示すブロック図である。

【００１０】図１において、１はパソコン／ワークステ
ーション／ＴＶなどのホスト装置で、このホスト装置１
からは画像データと共に、その画像データを表示するた
めの各種同期信号などが出力される。２は画像処理部
で、本実施の形態では、メモリ制御部３によりフレーム
メモリ４から読み出された画像データを受取り、ホスト
装置１からの入力した画像データと、前述した読み出し
データとの画像処理の結果を書込みデータとしてメモリ
制御部３へ受け渡す。一方、フレームメモリ４は２フレ
ーム分用意されたダブルバッファ構成になっており、言
いポ宇野フレームメモリから読み出された画像データは
画像処理された後、書込みデータとして他方のフレーム
メモリにストアされる（つまり、一方のフレームメモリ
は書込み専用バッファ、もう一方のフレームメモリは読
み出し専用バッファとして用いている）。更に、フラッ
トディスプレイ６への表示は、フレームメモリ４の読み
出し専用バッファから適宜画像データを読み出すことに
よりメモリ制御部３を経て、ディスパッチデータ（パネ
ル転送データ）としてディスプレイ制御部５へ渡され
る。ディスプレイ制御部５は、この受取った画像データ
をフラットディスプレイ６への適正なデータフォーマッ
トに変換した後、フラットディスプレイパネル６に表示
する。以上の構成から、本実施の形態ではフレームメモ
リ４へのアクセスとしては、リード／ライト／ディスパ
ッチ（リード）の３種類が発生し、フレームメモリ４が
シングルポートの場合は、アービトレーション回路９に
よりフレームメモリ４のバス調停を行わなくてはならな
くなる。

【００１１】次に、メモリ制御部３の詳細な説明を行
う。メモリ制御部３の機能としては、前述したバス調停
が主な機能であるが、リード／ライト／ディスパッチの
各要求が発生する度に、効率良くこれら３者の調停を行
うために、各要求ごとにデータを退避させるデータバッ
ファ（ＦＩＦＯ）が必要となる。まずフレームメモリ４
からのデータの読み出しは、リードコントローラ８が、
画像処理部２が出力するリード制御信号を基にリードリ
クエスト（以下、ＲＲＥＱ）をアービトレーション回路
９に出力すると同時に、読み出し用のフレームアドレス
生成回路１６がその読み出しを要求するメモリリードア
ドレス（以下、ＲＡＤＤ）を演算した後、そのアドレス
を出力する。実際の場合、メモリの読み出し要求の発生
は、画像処理部２がデータを必要とされる前に出力さ
れ、アービトレーション回路９による調停結果としてリ
ードアクノレッジ（以下、ＲＡＣＫ）をアービトレーシ
ョン回路９から受け取る。これによりバス権を獲得する
とフレームメモリ４から画像データが読み出され、その
読み出された画像データは、一旦リードＦＩＦＯ１３に
ストアされる。この状態からリードデータ（ＲＤＡＴ
Ａ）が画像処理部２へ適当なタイミングで読み出され、
画像処理が施された後、書込みデータとしてライトコン
トローラ７へ受け渡される。この書込みデータは、ライ
トＦＩＦＯ１２へ逐次ストアされていき、このＦＩＦＯ
１２に所定量のデータが格納されると、ライトコントロ
ーラ７は、ライトリクエスト（以下、ＷＲＥＱ）をアー
ビトレーション回路９に出力すると同時に、要求するフ
レームメモリ４への書込みアドレス（以下、ＷＡＤＤ）
をライト用フレームアドレス生成回路１５が演算した
後、アービトレーション回路９に出力する。実際の場
合、フレームメモリ４への書込み要求の発生は、画像処
理部２が画像データを読取りを行った後、一定の遅延時
間をもって発生し、その調停結果としてライトアクノレ
ッジ（以下、ＷＡＣＫ）をアービトレーション回路９か
ら受け取り、フレームメモリ４のバス権を獲得したとき
は、フレームメモリ４への画像データの書込みが行われ
る。

【００１２】このように、上述したフレームメモリ４へ
のデータの書込み／読み出しのためのアクセスは、ホス
ト装置１のフレーム周波数に同期したスピードでフレー
ムメモリ４に対して実行される。この結果、ライトＦＩ
ＦＯ１２／リードＦＩＦＯ１３の各々は、バス調停によ
り待たされる時間を吸収し、ホスト装置１のフレーム周
波数に同期したスピードを保てない（ＦＩＦＯ１２，１
３のオーバーフロー／アンダーフローが起きてしまう状
態）ことがないような最低限の容量を備える必要があ
る。

【００１３】更に、本実施の形態ではフラットパネルデ
ィスプレイ６への出力要求（ディスパッチ要求）は、前
述したリード／ライト転送のアクセス中に発生する。こ
のアクセス要求の発生頻度は、フラットパネルディスプ
レイ６のスキャン周波数に応じて入力フレーム周波数と
非同期で発生する。具体的には、ディスプレイ制御部５
からのディスパッチ制御信号を受けてディスプレイコン
トローラ１０が、ディスパッチリクエスト（以下、ＤＲ
ＥＱ）をアービトレーション回路９に出すと同時に、要
求するメモリディスパッチアドレス（以下、ＤＡＤＤ）
をディスパッチ用ラインアドレス生成回路１７が演算し
た後出力する。実際のメモリディスパッチ要求の発生
は、ディスプレイ制御部５がディスパッチデータを必要
とする前に出力され、その調停結果としてリードアクノ
レッジ（以下、ＤＡＣＫ）をアービトレーション回路９
から受け取る。これによりディスプレイコントローラ１
０がバス権を獲得したときは、このディスプレイコント
ローラ１０によりフレームメモリ４から画像データが読
み出され、その読み出された画像データが一旦ディスパ
ッチＦＩＦＯ１４にストアされる。この状態からディス
パッチデータがディスプレイ制御部５へ適当なタイミン
グで読み出されフラットパネルディスプレイ６に表示さ
れる。２５はリフレッシュ回路で、にゅ力されるリフレ
ッシュ基準信号２６に応じてフレームメモリ４のリフレ
ッシュ制御を実行している。

【００１４】これまで説明した一連の制御のタイミング
イメージを図２に示す。これについて簡単に説明する
と、１８はフレームメモリ４への画像データの書込みタ
イミングを示している。ライトＦＩＦＯ１２は、画像処
理部２から出力されるライトデータとフレームメモリ４
への高速転送データ（ＷＤＡＴＡ）とのタイミングギャ
ップを吸収している。このライトＦＩＦＯ１２は、その
半分の容量を一回の転送量分に割り当てている。そして
半分の容量が書き込まれたらHalfFullフラグ（ＨＦＵＬ
Ｌ）を立て、その書き込まれたデータをアービトレーシ
ョン回路９に転送するためにＷＲＥＱを出力する。１９
はフレームメモリ４よりのデータの読み出しタイミング
を示している。リードＦＩＦＯ１３は、画像処理部２へ
のデータの出力とフレームメモリ４からの高速転送デー
タ（ＲＤＡＴＡ）とのタイミンギャップを吸収してい
る。リードＦＩＦＯ１３の場合もライトＦＩＦＯの場合
と同様に、その半分の容量を一回の転送量に割り当て、
画像処理部２からの読み出し要求前に全容量に書き込み
セットアップ（AllFull状態）を行い、その後、そのＦ
ＩＦＯ１３の半分が読み出されたらHalfEmptyフラグ
（ＨＥＭＰＴＹ）を立て、ＲＲＥＱをアービトレーショ
ン回路９に出力する。２０はディスプレイ制御部５との
間のディスパッチ転送のデータタイミングを示してい
る。ディスパッチＦＩＦＯ１４は、ディスプレイ制御部
５へのディスパッチ出力するラインデータとフレームメ
モリ４からの高速転送データ（ＤＤＡＴＡ）との転送ギ
ャップを吸収している。ディスパッチＦＩＦＯ１４も半
分の容量を一回の転送量分に割り当て、ディスプレイ制
御部５からの読み出し要求（フラットパネル同期信号２
３に同期している）の前に全容量に書き込みセットアッ
プ（AllFull状態）を行い、その後、そのＦＩＦＯ１４
が半分読み出されたらHalfEmptyフラグ（ＨＥＭＰＴ
Ｙ）を立て、ＤＲＥＱをアービトレーション回路９に出
力する。

【００１５】以上説明したフレームメモリ４の読み出し
／書込み動作に関していえば、全てホスト装置１からの
同期信号（水平同期信号など）２２に同期して動作する
ため、ブランキング期間２４中にはメモリバスの状態が
必ずアイドルな状態（メモリアクセスがない状態）とな
る。従って通常、画像を表示するためのメモリの用途に
ダイナミックＲＡＭ（ＤＲＡＭ）を使う場合、このブラ
ンキング期間２４にリフレッシュ制御を実行するのが一
般的である。これを実現するには、図１のリフレッシュ
回路２５のリフレッシュ基準入力２６を、ブランキング
期間に規則的に発生させるようにすれば良い。

【００１６】しかし、本実施の形態のように、ホスト装
置１からのホスト同期信号２２と非同期信号で発生する
フラットパネル同期信号２３に同期した一連のディスパ
ッチ転送タイミング２０は、このブランキング期間２４
に発生する可能性があるため、このブランキング２４に
無条件にリフレッシュ期間を挿入することはできない。
もし、図２の２１で示すメモリバス状態において、リフ
レッシュ基準信号２６により、フレームメモリ４のリフ
レッシュ周期分の外部クロックを入力させて非同期でリ
フレッシュ要求（ＲＥＦＲＥＱ）を発生させるとフレー
ムメモリ４へのデータの書込み（Ｗ）、及びディスパッ
チデータのフレームメモリ４よりの読み出し（Ｄ）に不
具合が発生する。これを解消するためには、フレームメ
モリ４の転送バンド幅を更に増やす高速メモリが必要と
なるばかりでなく、リフレッシュ制御によるオーバーヘ
ッド回避のためライトＦＩＦＯ１２／リードＦＩＦＯ１
３／ディスパッチＦＩＦＯ１４のメモリ容量を更に増や
さなければならなくなってしまう。これにより、システ
ム全体の回路の大規模化と、コストアップを招くことに
なる。よって、ダイナミックＲＡＭ（ＤＲＡＭ）をハイ
バンドで、かつ不規則なメモリアクセスで使用する本実
施の形態のようなシステムにおいては、リフレッシュを
行わなくても良い（リフレッシュフリー）なシステム構
成が必須になる。

【００１７】以下に、本実施の形態でのリフレッシュフ
リーを実現できるシステム構成について図３を用いて具
体的に説明する。

【００１８】まず、システム条件として以下の例を考え
る。 （１）ホスト入力部 ：入力解像度ＳＸＧＡモード
（１２８０×１０２４，７５Ｈz） （２）フラットパネル ：ディスプレイ解像度（１２
８０×１０２４）表示色数（１２ビット／画素） （３）使用フレームメモリ：８Ｍ（×３２）ＳＧＲＡＭ この条件においてフレームメモリ４をダブルバッファ
（２フレーム）で構成すると、必要なメモリ容量は、１
２８０×１０２４×１２（ビット／画素）×２（フレー
ム）＝３．９３ＭＢ（メガバイト）となり、メモリのバ
ンド幅を考えて６４ビットバス構成にすれば図３に示し
たように４個のメモリで構成されることになる。このと
き、メモリバス３０は６４ビット構成の場合で考える
と、２個で１フレームを構成することになり、ダブルバ
ッファはフレームバッファ＃０（３１）とフレームバッ
ファ＃１（３２）とで構成される。これらフレームバッ
ファ３１，３２は、一方が書込み専用バッファ、もう一
方が読み出し／ディスパッチ専用バッファとし、これを
入力のフレーム単位でライト用フレームアドレス生成回
路１５、リード用フレームアドレス生成回路１６、ディ
スパッチ用ラインアドレス生成回路１７がそれぞれ任意
に切り替えて行くことにより、フラットパネルディスプ
レイ６に、最新のディスパッチデータを表示することが
できる。ここで重要なのは、制約として必ず各フレーム
バッファ３１，３２は必ず入力のフレームレートでアク
セスできる（リード／ライトを別々のフレームバッファ
に割り当てる）ようにしていることである。

【００１９】このような条件での画面表示イメージを図
４に示す。図４では、（入力データサイズ（解像度）＝
表示可能）なので入力画像の表示エリアはＳ１のように
なる。これを１フレーム分のメモリ物理アドレスモデル
にしたものを図５に示した。

【００２０】まず、メモリコアはカラムアドレス５０と
ロウアドレス５１で構成され、深さ方向に６４ビットの
２個構成の場合には、カラムアドレス５０は最大２８の
２５６カラム(column)、ロウアドレスは最大２９の１０
２４ロウ(row)となる。このような構成で、図１のライ
ト用フレームアドレス生成回路１５とリード用アドレス
生成回路１６が３２バーストのページ単位（ライトＦＩ
ＦＯ１２／リードＦＩＦＯ１３の半分のデータ量）でフ
レームメモリ４にアクセスすると、３２カラム分が一回
のアクセスで書き込まれることになる。

【００２１】図５の例では、１ラインを書き込む場合
（１２８０×１２）／（６４ビット×３２ページ）＝
７．５より、８回のアクセス要求が必要となる。このよ
うにして、ホスト装置１からのラスタ入力によるスキャ
ンレートでスキャン方向５５に０ラインから１０２３ラ
インまで書き込まれ（或は読み出され）ることになる。
ディスパッチによる低速なフレームメモリ４からの読み
出しは、入力フレーム周波数とは非同期にリード専用バ
ッファからのリードアクセスとのアービトレーションに
よって起きるので、結局これらフレームバッファ３１，
３２の両方とも、入力と非同期なディスパッチ（フラッ
トパネルディスプレイ６のラインスキャン周期）に影響
されることなく、フレームのスキャンレートのみで更新
して行くことができる。

【００２２】一方、ＳＧＲＡＭにおいて規定されたリフ
レッシュ期間は、１０２４ロウ／１６ｍｓなので、これ
をリフレッシュ期間を確保したリフレッシュ制御を行う
には上記構成で入力フレームが、最低１／１６ｍｓ＝６
２．５Ｈz以上であれば良いことがわかる。よって、本
実施の形態の入力データのサイズ（解像度）がＳＸＧＡ
モードで７５Ｈzの場合には、メモリのバンド幅を上げ
ずにリフレッシュフリーで対応することが可能となる。

【００２３】以上説明したように、ホスト装置１とフラ
ットパネルディスプレイ４のディスプレイ・インターフ
ェースにＤＲＡＭを使用したフレームメモリを用いる場
合、そのフレームメモリへのアクセスが、本実施の形態
のように連続的に生じる入力ラスタ・スキャンレートで
行うようにフレームメモリを構成することによって、リ
フレッシュ制御を行うためにメモリのバンド幅を上げる
必要がなくなり、フレッシュ条件を満足した最小限のメ
モリのバンド幅を用いたシステム制御が可能となる。

【００２４】［実施の形態２］前述の実施の形態１は、
入力フレームの周波数がリフレッシュ制御の周波数を上
回っている場合には有効であるが、以下の２つの場合で
は対応ができなくなる。 （１）入力フレームの周波数がリフレッシュの周波数よ
り下回っている場合 （２）入力データサイズが表示データサイズより小さい
場合で、表示時に決まったボーダ領域を付ける場合 本実施の形態２では、上記２つの条件においても、リフ
レッシュフリーを実現する方法について以下に提案す
る。

【００２５】まず、本実施の形態２の構成は前述の実施
の形態１の場合と同様であるが、そのシステム構成条件
として以下の例を考える。 （１）ホスト入力部 ：入力解像度ＸＧＡモード
（１０２４×７６８，６０Ｈz） （２）フラットパネル ：ディスプレイ解像度（１２
８０×１０２４）表示色数（１２ビット／画素） （３）使用フレームメモリ：８Ｍ（×３２）ＳＧＲＡＭ まずこの条件では、入力フレーム周波数は、前述のリフ
レッシュレートの６２．５Ｈzに達していないので前述
の実施の形態１のようにしてリフレッシュフリーを実現
することは不可能である。また、仮に入力フレーム周波
数が６２．５Ｈz以上であったとしても、図５のメモリ
物理アドレス構成では、図６に示すような、前もって付
けられた（１０２４−７６８）ライン＝２５６ライン分
のボーダデータが保証されない（入力による２５６ライ
ン分のアクセスが発生しない、また、フラットパネルの
スキャンレートによるアクセスは低速なためリフレッシ
ュレートを満足しないため）。

【００２６】図６において、Ｓ３は垂直ボーダエリアを
示し、これはメモリに予め決まったパターンをイニシャ
ル時に書き込むことによって作ることができる。Ｓ４は
水平ボーダエリアを示し、このシステムでは図１のディ
スプレイ制御部５で生成する。よって、フレームメモリ
４に画像データとして保持しなくてはならないデータ
は、Ｓ３の垂直ボーダエリアとＳ２の入力画像表示エリ
アに対応する画像データとなる。

【００２７】この図６のイメージを１フレーム分のメモ
リ物理アドレスモデルにしたものを図７に示した。図５
のメモリ物理アドレスモデルでは、１ライン／１ロウの
メモリ充填方式を用いたが、図７のメモリ物理アドレス
モデルでは１ライン／８ロウ（２ロウは水平ボーダ部分
に相当するため画像データは６ロウ分）のメモリ充填方
式を用いている点が大きく異なる。つまり、最初の３２
カラム分のバースト転送によりカラムアドレス方向に充
填し（バースト転送はロウアドレスを跨いで実行できな
いため）、次の転送は一つインクリメントしたロウアド
レスで、同様に３２バースト転送を行い、最後に次のロ
ウアドレスで同様に３２バースト転送を行う。この例で
は、８（ロウ）×３２（カラム）に１ライン分の画像デ
ータを割り当てているが、前述したように、水平ボーダ
部分７０のデータは前述したようにフレームメモリ４に
記憶する必要がないので、垂直ボーダ部分７１を含めた
７２で示す６ロウ分が、実際にフレームメモリ４に保持
しなくてはならない１ラインデータの領域となる。

【００２８】このような構成により、フレームメモリ４
のスキャン方向が、フレームレートで図７の７３で示さ
れるスキャン方向７３に流れて行くことになる。これに
より、図５の構成では垂直ボーダ部分が、フレームメモ
リ４のスキャンによって決してアクセスされることがな
かったが、図７の構成では、画像データがアクセスされ
るのに伴って必ずアクセスされるようになる。また、図
５の構成では１ラインのスキャン時間で１つのロウしか
アクセスできなかったものが、図７の構成では１ライン
のスキャン時間で６ロウ分もアクセスされるようにな
る。即ち、図７の構成で１ラインをアクセスすることに
より、図５の場合に比べてロウアドレスが６倍アクセス
されることになる。

【００２９】従って図７のような構成を採ることによ
り、図５の方式よりも入力フレーム周波数を、１／６倍
（６２．５Ｈz／６＝１０．４Ｈz）まで下げてもリフレ
ッシュレートの既定を守ることができ、尚かつ、垂直ボ
ーダ領域の画像データに関しても、フレームデータをア
クセスするラスタスキャンによるフレームメモリ４のア
クセスだけでリフレッシュレートが保証され、データの
保持が保証されることになる。

【００３０】以上説明したように本実施の形態２のアド
レス生成方式によれば、表示用フレームメモリにおける
リフレッシュフリーを実現でき、システム条件（入力条
件や接続パネルの動作条件など）が変更されても、幅広
い自由度でリフレッシュフリーのメモリ制御システムを
構築することが可能となる。

【００３１】［他の実施の形態２］次に本発明の他の実
施の形態として、図５のアドレス生成方式と図７のアド
レス生成方式の各々の長所を考慮し、システムを最適な
方式に切り替えて使用する方法について提案する。

【００３２】まず、前述した２つの方式の長所と最適な
使用条件について説明する。 ＜図５のアドレス生成方式の最適な使用条件と長所＞ −使用条件− 入力データサイズ（解像度）＝表示データサイズ（解像
度）で、かつ入力フレーム周波数＞６２．５Ｈzのシス
テムでメモリのバンド幅をぎりぎりで使用している高速
メモリシステムの場合。 −長所− １ラインを１ロウアドレスで使用するために、メモリの
アクセスタイムを最速にして使用できる（特にセンスア
ンプキャッシュを有するＲａｍｂｕｓＤＲＡＭを用いる
場合はキャッシュミスヒットによるリトライのオーバヘ
ッドが減少する）。

【００３３】＜図７のアドレス生成方式の最適な使用条
件と長所＞ −使用条件− 入力データサイズ（解像度）＜表示データサイズ（解像
度）によりボーダ挿入が必要、あるいは入力フレーム周
波数＜６２．５Ｈzのシステムでメモリのバンド幅には
余裕がある低中速メモリシステムの場合。 −長所− 入力フレーム周波数を最低１０．４Ｈzまで下げても、
またボーダ領域の挿入があっても、十分にリフレッシュ
フリーで対応できる。

【００３４】以上の前提を踏まえて、図８を参照して実
際の表示制御回路における表示制御の切り替えについて
説明する。

【００３５】図８において、マイコン（ＣＰＵ）４１
は、動作初期時に、ホスト入力情報４２、接続パネル情
報４３、接続メモリ情報４４を検出し、前述した図５の
アドレス生成を行う表示制御回路４６か、図７のアドレ
ス生成を行う表示制御回路４７のいずれを使用するのが
最適かを判断し、それに応じて切り替えスイッチ４５を
切り替えて、最適な物理アドレスをフレームメモリ４に
出力する。このように、システム条件に最適なアドレス
を選択できるようにすることで、それぞれ単独で使う場
合よりも、システム動作条件に対してより幅の広い柔軟
なシステムが構築できるようになる。

【００３６】なお、本発明は、複数の機器（例えばホス
トコンピュータ，インタフェイス機器，リーダ，プリン
タなど）から構成されるシステムに適用しても、一つの
機器からなる装置（例えば、複写機，ファクシミリ装置
など）に適用してもよい。

【００３７】また、本発明の目的は、前述した実施形態
の機能を実現するソフトウェアのプログラムコードを記
録した記憶媒体を、システムあるいは装置に供給し、そ
のシステムあるいは装置のコンピュータ（またはＣＰＵ
やＭＰＵ）が記憶媒体に格納されたプログラムコードを
読出し実行することによっても達成される。

【００３８】この場合、記憶媒体から読出されたプログ
ラムコード自体が前述した実施形態の機能を実現するこ
とになり、そのプログラムコードを記憶した記憶媒体は
本発明を構成することになる。

【００３９】プログラムコードを供給するための記憶媒
体としては、例えば、フロッピディスク，ハードディス
ク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，ＣＤ
−Ｒ，磁気テープ，不揮発性のメモリカード，ＲＯＭな
どを用いることができる。

【００４０】また、コンピュータが読出したプログラム
コードを実行することにより、前述した実施形態の機能
が実現されるだけでなく、そのプログラムコードの指示
に基づき、コンピュータ上で稼働しているＯＳ（オペレ
ーティングシステム）などが実際の処理の一部または全
部を行い、その処理によって前述した実施形態の機能が
実現される場合も含まれる。

【００４１】さらに、記憶媒体から読出されたプログラ
ムコードが、コンピュータに挿入された機能拡張ボード
やコンピュータに接続された機能拡張ユニットに備わる
メモリに書込まれた後、そのプログラムコードの指示に
基づき、その機能拡張ボードや機能拡張ユニットに備わ
るＣＰＵなどが実際の処理の一部または全部を行い、そ
の処理によって前述した実施形態の機能が実現される場
合も含まれる。

【００４２】以上説明したように本実施の形態によれ
ば、ホスト装置とディスプレイ装置とのインターフェー
スに置かれるフレームメモリへのアクセスを、メモリの
リフレッシュレートを上回るアクセスが連続して起きる
ように、メモリの物理構成、アドレス生成回路の方式を
最適化することにより以下のような効果が得られる。

【００４３】リフレッシュのためにメモリのバンド幅
をあげる必要がなくなり、フレームメモリに使われるＤ
ＲＡＭのビットコストが下げられる。

【００４４】リフレッシュ期間にメモリアクセスを行
う他のデータ転送を、一時的に退避させるバッファメモ
リの容量増加を抑えることができる。

【００４５】入力フレーム周波数、ボーダーデータの
有無など様々なシステム条件に対しても、幅広い自由度
でリフレッシュフリー（ＤＲＡＭリフレッシュをしな
い）が実現でき、高いバンド幅を必要とする高速画像処
理システム用途や、様々なメモリアクセスが発生するメ
モリ制御システムにおいて、制御回路の簡略化と回路規
模の低下が実現できる。

【００４６】

【発明の効果】以上説明したように本発明によれば、リ
フレッシュを必要とするメモリを用いた表示用メモリを
使用した場合でも、その表示用メモリのリフレッシュフ
リーを実現できるという効果がある。

【００４７】また本発明によれば、表示用メモリへのア
クセス要求が当該表示用メモリのリフレッシュレートを
下回る場合でも、その表示用メモリをリフレッシュフリ
ーで使用できる。

【００４８】また本発明によれば、表示画面の１ライン
に相当するラインデータを、表示用メモリの複数のロウ
アドレス領域に記憶させることにより、表示用データの
表示に際し当該表示用メモリへのアクセス回数を増やし
てリフレッシュレートを上回るアクセス頻度を実現する
ことにより、前記表示用メモリのリフレッシュフリーを
実現できるという効果がある。

【００４９】

【図面の簡単な説明】

【図１】本発明の実施の形態のフラットパネルディスプ
レイのインターフェース回路の構成を示すブロック図で
ある。

【図２】図１のインターフェース回路の動作を示すタイ
ミング図である。

【図３】本実施の形態のフレームメモリの構成図であ
る。

【図４】本実施の形態１の入力データサイズと表示サイ
ズとが同じ場合の画像表示エリアを説明する図である。

【図５】本実施の形態１のフレームメモリの物理アドレ
スを説明する図である。

【図６】本実施の形態２の入力データサイズより表示デ
ータサイズが大きい場合の画像表示エリアを説明する図
である。

【図７】本実施の形態２のフレームメモリの物理アドレ
スを説明する図である。

【図８】本実施の形態１及び２のアドレス生成を切り替
えて実行する画像表示制御装置のブロック図である。

【符号の説明】

１ ホスト装置 ２ 画像処理部 ３ メモリ制御部 ４ フレームメモリ ５ ディスプレイ制御部

Claims (8)

【特許請求の範囲】
1. 【請求項１】 リフレッシュが必要なメモリを使用して
   ディスプレイ装置に画像を表示するためのメモリ制御装
   置であって、 前記ディスプレイ装置の画面上に表示される表示データ
   を１フレームとして２フレーム分のメモリ領域を有し、
   表示用の画像データを記憶する表示用メモリと、 前記２フレーム分のメモリ領域の一方を読み出し専用、
   他方を書込み専用として前記表示用メモリにアクセスす
   るメモリアクセス手段とを有し、 前記メモリアクセス手段による前記表示用メモリへのア
   クセス頻度が前記表示用メモリのリフレッシュ周期以下
   となる場合に、前記メモリアクセス手段は前記画面上の
   １ラインに相当する画像データを前記表示用メモリの複
   数のロウアドレスに跨って記憶することを特徴とするメ
   モリ制御装置。
2. 【請求項２】 請求項１に記載のメモり制御装置であっ
   て、前記メモリアクセス手段は、前記画面上の１ライン
   に相当する画像データの転送を、前記表示用メモリのカ
   ラムアドレス方向は１回のバーストデータ転送により行
   い、前記表示用メモリのロウアドレス方向に複数回数分
   のバーストデータ転送を当該１ラインの最後まで行うこ
   とを特徴とする。
3. 【請求項３】 請求項１に記載のメモり制御装置であっ
   て、更に前記メモリアクセス手段による前記表示用メモ
   リへのアクセス頻度が前記表示用メモリのリフレッシュ
   周期以上となる場合に、前記メモリアクセス手段は前記
   画面上の１ラインに相当する画像データを前記表示用メ
   モリの１ロウアドレスに跨って記憶することを特徴とす
   る。
4. 【請求項４】 請求項３に記載のメモり制御装置であっ
   て、前記メモリアクセス手段は、前記画像データの入力
   条件、前記ディスプレイ装置における表示条件、前記表
   示用メモリの種類の少なくとも１つに応じて前記１ライ
   ンに相当する画像データの記憶処理を切り替えることを
   特徴とする。
5. 【請求項５】 リフレッシュが必要なメモリを使用して
   ディスプレイ装置に画像を表示するためのメモリ制御方
   法であって、 前記表示用メモリは、前記ディスプレイ装置の画面上に
   表示される表示データを１フレームとして２フレーム分
   のメモリ領域を有し、 前記２フレーム分のメモリ領域の一方を読み出し専用、
   他方を書込み専用として前記表示用メモリにアクセス
   し、 前記表示用メモリへのアクセス頻度が前記表示用メモリ
   のリフレッシュ周期以下となる場合に、前記画面上の１
   ラインに相当する画像データを前記表示用メモリの複数
   のロウアドレスに跨って記憶することを特徴とするメモ
   リ制御方法。
6. 【請求項６】 請求項５に記載のメモり制御方法であっ
   て、 前記画面上の１ラインに相当する画像データの転送を、
   前記表示用メモリのカラムアドレス方向は１回のバース
   トデータ転送により行い、前記表示用メモリのロウアド
   レス方向に複数回数分のバーストデータ転送を当該１ラ
   インの最後まで行うことを特徴とする。
7. 【請求項７】 請求項５に記載のメモり制御方法であっ
   て、 更に前記表示用メモリへのアクセス頻度が前記表示用メ
   モリのリフレッシュ周期以上となる場合に、前記画面上
   の１ラインに相当する画像データを前記表示用メモリの
   １ロウアドレスに跨って記憶することを特徴とする。
8. 【請求項８】 請求項７に記載のメモり制御方法であっ
   て、 前記画像データの入力条件、前記ディスプレイ装置にお
   ける表示条件、前記表示用メモリの種類の少なくとも１
   つに応じて前記１ラインに相当する画像データの記憶処
   理を切り替えることを特徴とする。