JP2000276127A - 情報処理装置及び表示制御装置 - Google Patents
情報処理装置及び表示制御装置Info
- Publication number
- JP2000276127A JP2000276127A JP11077229A JP7722999A JP2000276127A JP 2000276127 A JP2000276127 A JP 2000276127A JP 11077229 A JP11077229 A JP 11077229A JP 7722999 A JP7722999 A JP 7722999A JP 2000276127 A JP2000276127 A JP 2000276127A
- Authority
- JP
- Japan
- Prior art keywords
- display
- display data
- data
- information processing
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 134
- 238000012545 processing Methods 0.000 claims abstract description 29
- 230000010365 information processing Effects 0.000 claims description 60
- 238000012546 transfer Methods 0.000 claims description 36
- 238000013500 data storage Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 18
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 238000003672 processing method Methods 0.000 description 5
- MHABMANUFPZXEB-UHFFFAOYSA-N O-demethyl-aloesaponarin I Natural products O=C1C2=CC=CC(O)=C2C(=O)C2=C1C=C(O)C(C(O)=O)=C2C MHABMANUFPZXEB-UHFFFAOYSA-N 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 102100033779 Collagen alpha-4(IV) chain Human genes 0.000 description 1
- 102100029777 Eukaryotic translation initiation factor 3 subunit M Human genes 0.000 description 1
- 101000710870 Homo sapiens Collagen alpha-4(IV) chain Proteins 0.000 description 1
- 101001012700 Homo sapiens Eukaryotic translation initiation factor 3 subunit M Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000033772 system development Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0492—Change of orientation of the displayed image, e.g. upside-down, mirrored
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Input (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】
【課題】表示装置に対する表示を行なう表示制御装置を
具備した情報処理装置において、表示性能を犠牲にする
ことなく９０度、２７０度の回転表示を実行することが
可能な表示制御装置、又は情報処理装置を提供する。 【解決手段】表示装置に対する表示処理を行なう表示制
御装置を有する情報処理装置において、通常の表示制御
装置とは独立した表示データの回転操作のみを行なうコ
ントローラを設けることで低容量のバッファメモリで回
転表示を実現する。又は、表示装置に対する表示処理を
行なう表示制御装置において、表示制御装置内に表示デ
ータの回転操作を行なうコントローラを設けることでシ
ステムバスに新たな負担を掛けることなく回転表示を実
現する。
具備した情報処理装置において、表示性能を犠牲にする
ことなく９０度、２７０度の回転表示を実行することが
可能な表示制御装置、又は情報処理装置を提供する。 【解決手段】表示装置に対する表示処理を行なう表示制
御装置を有する情報処理装置において、通常の表示制御
装置とは独立した表示データの回転操作のみを行なうコ
ントローラを設けることで低容量のバッファメモリで回
転表示を実現する。又は、表示装置に対する表示処理を
行なう表示制御装置において、表示制御装置内に表示デ
ータの回転操作を行なうコントローラを設けることでシ
ステムバスに新たな負担を掛けることなく回転表示を実
現する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＰＣなどの情報処
理装置と表示制御装置に関し、特に表示データの回転表
示に関する。
理装置と表示制御装置に関し、特に表示データの回転表
示に関する。
【０００２】
【従来の技術】従来、表示データの回転表示を行なう方
式として、例えば、特開平６−２８９８４８に記載され
ているようなアドレス生成方法を切り替えるものがあ
る。
式として、例えば、特開平６−２８９８４８に記載され
ているようなアドレス生成方法を切り替えるものがあ
る。
【０００３】上記従来技術では、図１６に示すように、
表示制御装置１６０５の中にＶＲＡＭ１６０６のアドレ
スを制御する表示アドレス発生部１６０５１を持ち、Ｃ
ＰＵ１６０１から回転表示が指示された場合、表示アド
レス発生部１６０５１は表示アドレスの生成方法を切り
替え、アドレスバス１６０５３を経由してＶＲＡＭ１６
０４にアクセスする。又、表示制御部１６０５２による
表示データのビット順変換を行なうことによって、ＶＲ
ＡＭ１６０４の内容が１８０度回転した状態での表示を
可能としている。上記により、本従来技術ではソフトウ
ェアで書き換える方式に比べ高速な回転表示を実現して
いる。
表示制御装置１６０５の中にＶＲＡＭ１６０６のアドレ
スを制御する表示アドレス発生部１６０５１を持ち、Ｃ
ＰＵ１６０１から回転表示が指示された場合、表示アド
レス発生部１６０５１は表示アドレスの生成方法を切り
替え、アドレスバス１６０５３を経由してＶＲＡＭ１６
０４にアクセスする。又、表示制御部１６０５２による
表示データのビット順変換を行なうことによって、ＶＲ
ＡＭ１６０４の内容が１８０度回転した状態での表示を
可能としている。上記により、本従来技術ではソフトウ
ェアで書き換える方式に比べ高速な回転表示を実現して
いる。
【０００４】
【発明が解決しようとする課題】前述した従来の回転表
示を行なう方式によれば、１８０度回転は表示性能を犠
牲にすることなく容易に実現できるが、９０度、２７０
度の回転表示を行なう場合、表示性能が犠牲となる。
示を行なう方式によれば、１８０度回転は表示性能を犠
牲にすることなく容易に実現できるが、９０度、２７０
度の回転表示を行なう場合、表示性能が犠牲となる。
【０００５】通常ＶＲＡＭ１６０６としてはＤＲＡＭが
用いられるが、表示装置へのデータ転送速度を向上させ
るために、ＶＲＡＭ１６０６へのアクセスには、連続し
てデータを書き込み、読み出しするメモリアクセス方式
である、ＤＲＡＭのバーストアクセスを利用している。
バースアクセスが可能となるのは、ＤＲＡＭの同一Ｒｏ
ｗアドレス内に限られている。１８０度回転表示におい
ては、表示データのアクセス順が通常表示と同様にＲｏ
ｗアドレス方向となるために、ＤＲＡＭのバーストアク
セスを利用することが可能であり、表示性能に影響はな
い。しかし、９０度、２７０度の回転表示を行なう場
合、表示データのアクセス順がＣｏｌｕｍｎアドレス方
向となるためＤＲＡＭのバーストアクセスを利用するこ
とが不可能となる。従って、この場合、ＤＲＡＭにシン
グルアクセスすることで表示データを読み出すこととな
り、表示装置へのデータ転送速度が悪化してしまう。
用いられるが、表示装置へのデータ転送速度を向上させ
るために、ＶＲＡＭ１６０６へのアクセスには、連続し
てデータを書き込み、読み出しするメモリアクセス方式
である、ＤＲＡＭのバーストアクセスを利用している。
バースアクセスが可能となるのは、ＤＲＡＭの同一Ｒｏ
ｗアドレス内に限られている。１８０度回転表示におい
ては、表示データのアクセス順が通常表示と同様にＲｏ
ｗアドレス方向となるために、ＤＲＡＭのバーストアク
セスを利用することが可能であり、表示性能に影響はな
い。しかし、９０度、２７０度の回転表示を行なう場
合、表示データのアクセス順がＣｏｌｕｍｎアドレス方
向となるためＤＲＡＭのバーストアクセスを利用するこ
とが不可能となる。従って、この場合、ＤＲＡＭにシン
グルアクセスすることで表示データを読み出すこととな
り、表示装置へのデータ転送速度が悪化してしまう。
【０００６】そこで、本発明の課題は、表示性能を犠牲
にすることなく９０度、１８０度、２７０度の回転表示
を実行することが可能な表示制御装置、又は情報処理装
置を提供することにある。
にすることなく９０度、１８０度、２７０度の回転表示
を実行することが可能な表示制御装置、又は情報処理装
置を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、第１の態様として、演算処理などを行な
う中央演算処理装置と、演算データ、演算結果や制御プ
ログラムを記憶するデータ記憶装置と、表示データの再
生処理を行なう表示制御装置とを、具備する情報処理装
置であって、上記データ記憶装置は中央演算装置が表示
データを記憶する表示データ領域と、表示制御装置が表
示データを読み出す表示データ領域を独立して有し、更
に、上記情報処理装置は、データ記憶装置の表示データ
を記憶する表示データ領域に記憶される表示データの更
新の発生を感知する手段と、データ記憶装置の表示デー
タを記憶する表示データ領域に記憶される表示データの
更新があった際に、表示制御装置が表示データを読み出
す表示データ領域の表示データを更新する命令を発行す
る手段と、データ記憶装置の表示データを記憶する表示
データ領域に記憶される表示データを読み出し、９０
度、１８０度又は２７０度回転させたイメージの表示デ
ータを、表示制御装置が表示データを読み出す表示デー
タ領域に書き込む手段を具備し、中央演算装置が生成し
た表示データを９０度、１８０度又は２７０度回転させ
たイメージで表示装置に出力することを特徴とする情報
処理装置を提供している。
に、本発明は、第１の態様として、演算処理などを行な
う中央演算処理装置と、演算データ、演算結果や制御プ
ログラムを記憶するデータ記憶装置と、表示データの再
生処理を行なう表示制御装置とを、具備する情報処理装
置であって、上記データ記憶装置は中央演算装置が表示
データを記憶する表示データ領域と、表示制御装置が表
示データを読み出す表示データ領域を独立して有し、更
に、上記情報処理装置は、データ記憶装置の表示データ
を記憶する表示データ領域に記憶される表示データの更
新の発生を感知する手段と、データ記憶装置の表示デー
タを記憶する表示データ領域に記憶される表示データの
更新があった際に、表示制御装置が表示データを読み出
す表示データ領域の表示データを更新する命令を発行す
る手段と、データ記憶装置の表示データを記憶する表示
データ領域に記憶される表示データを読み出し、９０
度、１８０度又は２７０度回転させたイメージの表示デ
ータを、表示制御装置が表示データを読み出す表示デー
タ領域に書き込む手段を具備し、中央演算装置が生成し
た表示データを９０度、１８０度又は２７０度回転させ
たイメージで表示装置に出力することを特徴とする情報
処理装置を提供している。
【０００８】又、本発明は、第２の態様として、演算処
理などを行なう中央演算処理装置と、演算データ、演算
結果や制御プログラムを記憶するデータ記憶装置と、表
示データの再生処理を行なう表示制御装置とを、具備す
る情報処理装置において使用される表示制御装置であっ
て、概表示制御装置は、データ記憶装置に記憶される横
ｎ＊縦ｍ画素の構成を持つ表示データをＬ画素単位で入
力し、ｍ＊Ｌ画素の表示データを記憶する作業用記憶装
置を複数具備し、一方の作業用記憶装置に表示データを
書き込みつつ、同時に、他方の作業用記憶装置から表示
データを読み出し、元データを９０度、２７０度回転さ
せたイメージの表示データを横ｍ＊縦ｎ画素構成を持つ
表示装置に対して出力することを特徴とする表示制御装
置を提供している。
理などを行なう中央演算処理装置と、演算データ、演算
結果や制御プログラムを記憶するデータ記憶装置と、表
示データの再生処理を行なう表示制御装置とを、具備す
る情報処理装置において使用される表示制御装置であっ
て、概表示制御装置は、データ記憶装置に記憶される横
ｎ＊縦ｍ画素の構成を持つ表示データをＬ画素単位で入
力し、ｍ＊Ｌ画素の表示データを記憶する作業用記憶装
置を複数具備し、一方の作業用記憶装置に表示データを
書き込みつつ、同時に、他方の作業用記憶装置から表示
データを読み出し、元データを９０度、２７０度回転さ
せたイメージの表示データを横ｍ＊縦ｎ画素構成を持つ
表示装置に対して出力することを特徴とする表示制御装
置を提供している。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１０】まず、本発明の第１の実施形態について、
図１から図１０を用いて説明する。
図１から図１０を用いて説明する。
【００１１】図１を用いて本実施形態のハードウェア構
成を簡単に説明する。
成を簡単に説明する。
【００１２】図１は、本実施形態における情報処理装置
の概略構成図である。ＰＣなどの情報処理装置のうち、
本実施形態の処理装置に関する部分のみを示してある。
の概略構成図である。ＰＣなどの情報処理装置のうち、
本実施形態の処理装置に関する部分のみを示してある。
【００１３】図中、符号１０１は情報処理装置の中央演
算装置（以下、ＣＰＵ）、１０２は制御命令及びデータ
を伝送するシステムバス、１０４は表示データを表示す
る表示装置、１０３は表示データを表示装置１０４に転
送する表示制御装置、１０５はＣＰＵ１０１が制御命
令、システムデータ、表示データの記憶に用いるシステ
ムメモリ、１０６はＣＰＵ１０１の設定により時間を計
測し、既定の時間経過後にＣＰＵ１０１に対して命令さ
れた時間経過を告知するタイマー、１０７は、システム
メモリ１０５上の表示データを読み込み、回転処理を施
した後に同データをシステムメモリ１０５に書き込む回
転エンジン、１０８は、回転エンジン１０７が回転処理
の作業用に用いるバッファメモリ、１１６は、ＣＰＵ１
０１の指示に従いシステムメモリ１０５、表示制御装置
１０３、回転エンジン１０７間のデータ転送を行なうダ
イレクトメモリアクセスコントローラ(以下、ＤＭＡ
Ｃ)、１１７は、回転エンジン１０７の指示に従い、Ｃ
ＰＵ１０１に対して割り込み処理の実行を要求する割り
込み制御装置である。１０９から１１５、１１８、１１
９は各装置間でデータ、制御信号をやりとりするための
データバス、制御信号バスである。なお、１０７の回転
エンジンが行なう回転処理とは、表示データの書き込み
順序と読み出し順序を変更することである。
算装置（以下、ＣＰＵ）、１０２は制御命令及びデータ
を伝送するシステムバス、１０４は表示データを表示す
る表示装置、１０３は表示データを表示装置１０４に転
送する表示制御装置、１０５はＣＰＵ１０１が制御命
令、システムデータ、表示データの記憶に用いるシステ
ムメモリ、１０６はＣＰＵ１０１の設定により時間を計
測し、既定の時間経過後にＣＰＵ１０１に対して命令さ
れた時間経過を告知するタイマー、１０７は、システム
メモリ１０５上の表示データを読み込み、回転処理を施
した後に同データをシステムメモリ１０５に書き込む回
転エンジン、１０８は、回転エンジン１０７が回転処理
の作業用に用いるバッファメモリ、１１６は、ＣＰＵ１
０１の指示に従いシステムメモリ１０５、表示制御装置
１０３、回転エンジン１０７間のデータ転送を行なうダ
イレクトメモリアクセスコントローラ(以下、ＤＭＡ
Ｃ)、１１７は、回転エンジン１０７の指示に従い、Ｃ
ＰＵ１０１に対して割り込み処理の実行を要求する割り
込み制御装置である。１０９から１１５、１１８、１１
９は各装置間でデータ、制御信号をやりとりするための
データバス、制御信号バスである。なお、１０７の回転
エンジンが行なう回転処理とは、表示データの書き込み
順序と読み出し順序を変更することである。
【００１４】まず、同図を用いて、通常の表示動作を説
明する。
明する。
【００１５】ＣＰＵ１０１は、システムバス１０２を介
してシステムメモリ１０５に表示データを書き込む。こ
のデータ書き込みは表示内容が更新される毎に生じ、更
新頻度は一定しない。例えば、ある特定の画像を表示装
置１０４上に表示し続けるような場合には、上記の表示
データ書き込みは生じない。又、表示装置１０４上に動
画を表示するような場合には、動画データのフレーム数
に応じた頻度での表示データ書き込みが発生する。
してシステムメモリ１０５に表示データを書き込む。こ
のデータ書き込みは表示内容が更新される毎に生じ、更
新頻度は一定しない。例えば、ある特定の画像を表示装
置１０４上に表示し続けるような場合には、上記の表示
データ書き込みは生じない。又、表示装置１０４上に動
画を表示するような場合には、動画データのフレーム数
に応じた頻度での表示データ書き込みが発生する。
【００１６】表示制御装置１０３は、表示装置１０４が
必要とする頻度で周期的に、システムメモリ１０５内の
表示データを読み出し、表示装置１０４に対して出力す
る。この動作は、表示装置１０４に対して連続的に表示
を行なう限り、表示内容変更の有無にかかわらずに実行
され続ける。
必要とする頻度で周期的に、システムメモリ１０５内の
表示データを読み出し、表示装置１０４に対して出力す
る。この動作は、表示装置１０４に対して連続的に表示
を行なう限り、表示内容変更の有無にかかわらずに実行
され続ける。
【００１７】次に、図２を用いて本実施形態における情
報処理装置の通常表示と回転表示の概念を説明する。
報処理装置の通常表示と回転表示の概念を説明する。
【００１８】図２は、通常表示と回転表示の概念図であ
る。(a)が通常表示の概念を表し、(b)が回転表示の概念
を表している。
る。(a)が通常表示の概念を表し、(b)が回転表示の概念
を表している。
【００１９】本実施形態における情報処理装置では、シ
ステムメモリ１０５上に、ＣＰＵが用いる制御命令、シ
ステムデータと混在して、表示データが格納されるが、
表示データはその管理を容易にするためにシステムメモ
リ１０５中の特定の領域中に保管される。図２では、こ
の領域を表示データ領域として示してある。
ステムメモリ１０５上に、ＣＰＵが用いる制御命令、シ
ステムデータと混在して、表示データが格納されるが、
表示データはその管理を容易にするためにシステムメモ
リ１０５中の特定の領域中に保管される。図２では、こ
の領域を表示データ領域として示してある。
【００２０】図２(a)に示すように通常表示において
は、まずＣＰＵ１０１がシステムメモリ１０５上の表示
データ領域に、例えば解像度ｘ＊ｙドットに相当する表
示データを書き込む。この表示データは、表示制御装置
１０３によって読み出され、解像度ｘ＊ｙドットの表示
装置１０４に表示される。これに対し、図２(b)に示す
ように回転表示においては、ＣＰＵ１０１はシステムメ
モリ１０５上のシステム用表示データ領域に、例えば解
像度ｙ＊ｘドットに相当する表示データを書き込む。こ
の表示データは、回転エンジン１０７によって、この例
では９０度回転した形で、システムメモリ１０５上の表
示装置用表示データ領域に解像度ｘ＊ｙドットに相当す
る表示データとして書き込まれる。この表示データは、
表示制御装置１０３によって読み出され、解像度ｘ＊ｙ
ドットの表示装置１０４に表示される。
は、まずＣＰＵ１０１がシステムメモリ１０５上の表示
データ領域に、例えば解像度ｘ＊ｙドットに相当する表
示データを書き込む。この表示データは、表示制御装置
１０３によって読み出され、解像度ｘ＊ｙドットの表示
装置１０４に表示される。これに対し、図２(b)に示す
ように回転表示においては、ＣＰＵ１０１はシステムメ
モリ１０５上のシステム用表示データ領域に、例えば解
像度ｙ＊ｘドットに相当する表示データを書き込む。こ
の表示データは、回転エンジン１０７によって、この例
では９０度回転した形で、システムメモリ１０５上の表
示装置用表示データ領域に解像度ｘ＊ｙドットに相当す
る表示データとして書き込まれる。この表示データは、
表示制御装置１０３によって読み出され、解像度ｘ＊ｙ
ドットの表示装置１０４に表示される。
【００２１】次に、図３、５、７を用いて本実施形態に
おける情報処理装置の回転表示動作を説明する。
おける情報処理装置の回転表示動作を説明する。
【００２２】まず、図３を用いて、システム用表示デー
タ更新判定方式を説明する。図３は、本実施形態におけ
る情報処理装置のシステム用表示データ更新判定の簡単
なフローチャートである。
タ更新判定方式を説明する。図３は、本実施形態におけ
る情報処理装置のシステム用表示データ更新判定の簡単
なフローチャートである。
【００２３】回転エンジン１０７は、システムバス１０
２上のメモリ制御信号を監視することで、ＣＰＵ１０１
によるシステムメモリ１０５への書き込みアクセスを探
知する。メモリ書き込み発生時に、その書き込み対象と
なるメモリアドレスと、システム用表示データ領域のメ
モリアドレスとを比較することで、そのメモリ書き込み
アクセスが表示データの更新であるかどうかを判断す
る。もし、そのメモリ書き込みアクセスが表示データの
更新ならば、表示データ更新発生フラグを立てる。即
ち、唯一の表示データ更新をもって表示データ更新発生
と判断する。
２上のメモリ制御信号を監視することで、ＣＰＵ１０１
によるシステムメモリ１０５への書き込みアクセスを探
知する。メモリ書き込み発生時に、その書き込み対象と
なるメモリアドレスと、システム用表示データ領域のメ
モリアドレスとを比較することで、そのメモリ書き込み
アクセスが表示データの更新であるかどうかを判断す
る。もし、そのメモリ書き込みアクセスが表示データの
更新ならば、表示データ更新発生フラグを立てる。即
ち、唯一の表示データ更新をもって表示データ更新発生
と判断する。
【００２４】次に、図５を用いて、表示装置用表示デー
タ更新タイミング決定方式を説明する。図５は、本実施
形態における情報処理装置の表示装置用表示データ更新
タイミング決定の簡単なフローチャートである。
タ更新タイミング決定方式を説明する。図５は、本実施
形態における情報処理装置の表示装置用表示データ更新
タイミング決定の簡単なフローチャートである。
【００２５】回転エンジン１０７は、表示データ更新発
生フラグがセットされているか否かを監視し、もし表示
データ更新発生フラグがセットされていれば、データ更
新命令を発行し、同時に表示データ更新発生フラグをク
リアする。即ち、表示データ更新発生フラグを逐次監視
し、そのセットをもってデータ更新命令を発行する。
生フラグがセットされているか否かを監視し、もし表示
データ更新発生フラグがセットされていれば、データ更
新命令を発行し、同時に表示データ更新発生フラグをク
リアする。即ち、表示データ更新発生フラグを逐次監視
し、そのセットをもってデータ更新命令を発行する。
【００２６】次に、図７を用いて、表示装置用表示デー
タ更新処理方式を説明する。図７は、本実施形態におけ
る情報処理装置の表示装置用表示データ更新処理の簡単
なフローチャートである。
タ更新処理方式を説明する。図７は、本実施形態におけ
る情報処理装置の表示装置用表示データ更新処理の簡単
なフローチャートである。
【００２７】回転エンジン１０７は、データ更新命令発
行の有無を監視し、もしデータ更新命令が発行されれば
割り込み制御装置１１７に割り込み処理を要求する。こ
れに対し、割り込み制御装置１１７はＣＰＵ１０１に割
込み要求を行い、ＣＰＵ１０１又はＤＭＡＣ１１６がバ
スマスタとなり必要なシステムメモリ１０５と回転エン
ジン１０７との間の表示データの転送を行なう。又、回
転エンジン１０７は、必要な表示データの転送完了後
に、データ更新命令の解除を行なう。即ち、割り込み要
求によって表示データ更新処理をＣＰＵ１０１またはＤ
ＭＡＣ１１６に依頼し、回転エンジン１０７以外のバス
マスタによって表示装置用表示データ領域内のデータ更
新を実行する。
行の有無を監視し、もしデータ更新命令が発行されれば
割り込み制御装置１１７に割り込み処理を要求する。こ
れに対し、割り込み制御装置１１７はＣＰＵ１０１に割
込み要求を行い、ＣＰＵ１０１又はＤＭＡＣ１１６がバ
スマスタとなり必要なシステムメモリ１０５と回転エン
ジン１０７との間の表示データの転送を行なう。又、回
転エンジン１０７は、必要な表示データの転送完了後
に、データ更新命令の解除を行なう。即ち、割り込み要
求によって表示データ更新処理をＣＰＵ１０１またはＤ
ＭＡＣ１１６に依頼し、回転エンジン１０７以外のバス
マスタによって表示装置用表示データ領域内のデータ更
新を実行する。
【００２８】以上、図３、５、７に示したフローチャー
トの順で動作を行なうことで、本実施形態における情報
処理装置では、ＣＰＵ１０１がシステム用表示領域に書
き込んだ表示データを、回転エンジン１０７が読み出
し、その表示データを９０度回転して表示装置用表示デ
ータ領域に書き戻すことが可能であり、表示装置用表示
データ領域内の表示データを表示装置に転送すること
で、表示装置１０４に、本来の表示データを９０度回転
したデータを表示することが可能である。
トの順で動作を行なうことで、本実施形態における情報
処理装置では、ＣＰＵ１０１がシステム用表示領域に書
き込んだ表示データを、回転エンジン１０７が読み出
し、その表示データを９０度回転して表示装置用表示デ
ータ領域に書き戻すことが可能であり、表示装置用表示
データ領域内の表示データを表示装置に転送すること
で、表示装置１０４に、本来の表示データを９０度回転
したデータを表示することが可能である。
【００２９】尚、図３において、システム用表示データ
領域に対する書き込みアクセスをもって表示データ更新
発生とするシステム用表示データ更新判定方式を示した
が、判定方式としては以下の方式を取ってもよい。
領域に対する書き込みアクセスをもって表示データ更新
発生とするシステム用表示データ更新判定方式を示した
が、判定方式としては以下の方式を取ってもよい。
【００３０】図４は、本実施形態における情報処理装置
のシステム用表示データ更新判定の簡単なフローチャー
トである。回転エンジン１０７は、データ更新カウンタ
を持ち、その初期値を０とする。回転エンジン１０７
は、システムバス１０２上のメモリ制御信号を監視する
ことで、ＣＰＵ１０１によるシステムメモリ１０５への
書き込みアクセスを探知する。
のシステム用表示データ更新判定の簡単なフローチャー
トである。回転エンジン１０７は、データ更新カウンタ
を持ち、その初期値を０とする。回転エンジン１０７
は、システムバス１０２上のメモリ制御信号を監視する
ことで、ＣＰＵ１０１によるシステムメモリ１０５への
書き込みアクセスを探知する。
【００３１】メモリ書き込み発生時に、その書き込み対
象となるメモリアドレスと、システム用表示データ領域
のメモリアドレスとを比較することで、そのメモリ書き
込みアクセスが表示データの更新であるかどうかを判断
する。もし、そのメモリ書き込みアクセスが表示データ
の更新ならば、データ更新カウンタをインクリメントす
る。
象となるメモリアドレスと、システム用表示データ領域
のメモリアドレスとを比較することで、そのメモリ書き
込みアクセスが表示データの更新であるかどうかを判断
する。もし、そのメモリ書き込みアクセスが表示データ
の更新ならば、データ更新カウンタをインクリメントす
る。
【００３２】回転エンジン１０７は、データ更新数の既
定値を有しており、この既定値とデータ更新カウンタの
示す値とを比較する。比較の結果、データ更新カウンタ
値が既定値よりも大きくなった際に、表示データ更新発
生フラグを立てる。即ち、あらかじめ定めた一定数以上
の表示データ更新をもって表示データ更新発生と判断す
る。
定値を有しており、この既定値とデータ更新カウンタの
示す値とを比較する。比較の結果、データ更新カウンタ
値が既定値よりも大きくなった際に、表示データ更新発
生フラグを立てる。即ち、あらかじめ定めた一定数以上
の表示データ更新をもって表示データ更新発生と判断す
る。
【００３３】尚、図５において、表示データ更新発生フ
ラグセットをもってデータ更新命令発行とする表示装置
用表示データ更新タイミング決定方式を示したが、決定
方式としては以下の方式を取ってもよい。
ラグセットをもってデータ更新命令発行とする表示装置
用表示データ更新タイミング決定方式を示したが、決定
方式としては以下の方式を取ってもよい。
【００３４】図６は、本実施形態における情報処理装置
の表示装置用表示データ更新タイミング決定の簡単なフ
ローチャートである。タイマー１０６にある時間を設定
する。回転エンジン１０７は、その規定時間の経過毎に
表示データ更新発生フラグがセットされているか否かを
監視し、もし表示データ更新発生フラグがセットされて
いれば、データ更新命令を発行し、同時に表示データ更
新発生フラグをクリアする。即ち、表示データ更新発生
フラグを一定時間間隔で監視し、そのセットをもってデ
ータ更新命令を発行する。
の表示装置用表示データ更新タイミング決定の簡単なフ
ローチャートである。タイマー１０６にある時間を設定
する。回転エンジン１０７は、その規定時間の経過毎に
表示データ更新発生フラグがセットされているか否かを
監視し、もし表示データ更新発生フラグがセットされて
いれば、データ更新命令を発行し、同時に表示データ更
新発生フラグをクリアする。即ち、表示データ更新発生
フラグを一定時間間隔で監視し、そのセットをもってデ
ータ更新命令を発行する。
【００３５】尚、図７において、割り込み制御装置１１
７による割り込み処理と回転エンジン１０７以外のバス
マスタ転送をもって必要な表示データの転送を行なう表
示装置用表示データ更新処理方式を示したが、更新処理
方式としては以下の方式を取ってもよい。
７による割り込み処理と回転エンジン１０７以外のバス
マスタ転送をもって必要な表示データの転送を行なう表
示装置用表示データ更新処理方式を示したが、更新処理
方式としては以下の方式を取ってもよい。
【００３６】図８は、本実施形態における情報処理装置
の表示装置用表示データ更新処理の簡単なフローチャー
トである。
の表示装置用表示データ更新処理の簡単なフローチャー
トである。
【００３７】回転エンジン１０７は、データ更新命令発
行の有無を監視し、もしデータ更新命令が発行されれば
その結果をデータ更新レジスタに反映する。このレジス
タ値は、ポーリングによってＣＰＵ１０１に監視され
る。もしデータ更新レジスタがデータ更新命令の発行を
示した場合、ＣＰＵ１０１又はＤＭＡＣ１１６がバスマ
スタとなり必要なシステムメモリ１０５と回転エンジン
１０７との間の表示データの転送を行なう。又、回転エ
ンジン１０７は、必要な表示データの転送完了後に、デ
ータ更新命令の解除を行なう。即ち、ポーリングによっ
て表示データ更新処理をＣＰＵ１０１またはＤＭＡＣ１
１６に依頼し、回転エンジン１０７以外のバスマスタに
よって表示装置用表示データ領域内のデータ更新を実行
する。
行の有無を監視し、もしデータ更新命令が発行されれば
その結果をデータ更新レジスタに反映する。このレジス
タ値は、ポーリングによってＣＰＵ１０１に監視され
る。もしデータ更新レジスタがデータ更新命令の発行を
示した場合、ＣＰＵ１０１又はＤＭＡＣ１１６がバスマ
スタとなり必要なシステムメモリ１０５と回転エンジン
１０７との間の表示データの転送を行なう。又、回転エ
ンジン１０７は、必要な表示データの転送完了後に、デ
ータ更新命令の解除を行なう。即ち、ポーリングによっ
て表示データ更新処理をＣＰＵ１０１またはＤＭＡＣ１
１６に依頼し、回転エンジン１０７以外のバスマスタに
よって表示装置用表示データ領域内のデータ更新を実行
する。
【００３８】又、更新処理方式としては以下の方式を取
ってもよい。
ってもよい。
【００３９】図９は、本実施形態における情報処理装置
の表示装置用表示データ更新処理の簡単なフローチャー
トである。
の表示装置用表示データ更新処理の簡単なフローチャー
トである。
【００４０】回転エンジン１０７は、データ更新命令発
行の有無を監視し、もしデータ更新命令が発行されれば
ＣＰＵ１０１にシステムバス１０２のバス権を要求す
る。これに対し、ＣＰＵ１０１は必要な処理の終了後に
システムバス１０２のバス権を開放する。これに対し回
転エンジン１０７が自らバスマスタとなり必要なシステ
ムメモリ１０５と回転エンジン１０７との間の表示デー
タの転送を行なう。又、回転エンジン１０７は、必要な
表示データの転送完了後に、システムバス１０２のバス
権を開放し、且つデータ更新命令の解除を行なう。即
ち、回転エンジン１０７が自らバスマスタとなることに
よって表示装置用表示データ領域内のデータ更新を実行
する。
行の有無を監視し、もしデータ更新命令が発行されれば
ＣＰＵ１０１にシステムバス１０２のバス権を要求す
る。これに対し、ＣＰＵ１０１は必要な処理の終了後に
システムバス１０２のバス権を開放する。これに対し回
転エンジン１０７が自らバスマスタとなり必要なシステ
ムメモリ１０５と回転エンジン１０７との間の表示デー
タの転送を行なう。又、回転エンジン１０７は、必要な
表示データの転送完了後に、システムバス１０２のバス
権を開放し、且つデータ更新命令の解除を行なう。即
ち、回転エンジン１０７が自らバスマスタとなることに
よって表示装置用表示データ領域内のデータ更新を実行
する。
【００４１】次に、図１０を用いて本実施形態における
情報処理装置の回転エンジン１０７が回転処理の作業用
に用いるバッファメモリ１０８の構成について説明す
る。図１０は、システムメモリ上の表示データと、回転
エンジン１０７が回転処理の作業用に用いるバッファメ
モリ１０８上の表示データとの簡単な関係図である。
情報処理装置の回転エンジン１０７が回転処理の作業用
に用いるバッファメモリ１０８の構成について説明す
る。図１０は、システムメモリ上の表示データと、回転
エンジン１０７が回転処理の作業用に用いるバッファメ
モリ１０８上の表示データとの簡単な関係図である。
【００４２】図１０(a)はシステムメモリ１０５上のシ
ステム用表示データ領域、同(c)は表示装置用表示デー
タ領域内に格納された表示データを示している。ここで
は簡単のために、１アドレスには表示装置１０４の１画
素に対応する表示データが格納されており、１アドレス
に格納されるデータ幅とシステムバス１０２のバス幅が
同一であるものとする。又、図の横方向が同一Ｒｏｗア
ドレス方向である。システムメモリ１０５としてＤＲＡ
Ｍを用いる場合、連続してデータ読み出し、書き込みが
可能なバーストアクセスを実行可能なのは、同一Ｒｏｗ
アドレス間のデータに限定される。
ステム用表示データ領域、同(c)は表示装置用表示デー
タ領域内に格納された表示データを示している。ここで
は簡単のために、１アドレスには表示装置１０４の１画
素に対応する表示データが格納されており、１アドレス
に格納されるデータ幅とシステムバス１０２のバス幅が
同一であるものとする。又、図の横方向が同一Ｒｏｗア
ドレス方向である。システムメモリ１０５としてＤＲＡ
Ｍを用いる場合、連続してデータ読み出し、書き込みが
可能なバーストアクセスを実行可能なのは、同一Ｒｏｗ
アドレス間のデータに限定される。
【００４３】最もデータ転送効率の良いバーストアクセ
ス回数はシステム構成に依存して決定されるが、ここで
は簡単のために、回転エンジン１０７、システムメモリ
１０５間におけるバースト転送回数を１アクセスにつき
４回であるとする。
ス回数はシステム構成に依存して決定されるが、ここで
は簡単のために、回転エンジン１０７、システムメモリ
１０５間におけるバースト転送回数を１アクセスにつき
４回であるとする。
【００４４】この場合、バッファメモリ１０８として、
図１０(b)に示す４ｘ４の表示データを格納する構成を
用い、この４ｘ４の領域をシステムメモリ１０５、バッ
ファメモリ１０８間の転送単位とすることで、最もシス
テムバス１０２のデータ転送効率が良く且つバッファメ
モリ１０８が省メモリ容量となる。
図１０(b)に示す４ｘ４の表示データを格納する構成を
用い、この４ｘ４の領域をシステムメモリ１０５、バッ
ファメモリ１０８間の転送単位とすることで、最もシス
テムバス１０２のデータ転送効率が良く且つバッファメ
モリ１０８が省メモリ容量となる。
【００４５】図１０(a)に示す４ｘ４の表示データを回
転表示する場合、表示装置用表示データ領域内に格納さ
れるべき表示データは(c)に示す形となる。システムメ
モリ１０５からは、(b)入力順序に示す（０３，１３，
２３，３３），（０２，１２，２２，３２），…，（０
０，１０，２０，３０）の順で、各々バーストアクセス
によってデータを読み出す。この表示データを(b)に示
すようにバッファメモリ１０８内に保管し、更に、(b)
出力順序に示す（００，０１，０２，０３），（１０，
１１，１２，１３），…，（４０，４１，４２，４３）
の順で、各々バーストアクセスによってデータを書き込
む。
転表示する場合、表示装置用表示データ領域内に格納さ
れるべき表示データは(c)に示す形となる。システムメ
モリ１０５からは、(b)入力順序に示す（０３，１３，
２３，３３），（０２，１２，２２，３２），…，（０
０，１０，２０，３０）の順で、各々バーストアクセス
によってデータを読み出す。この表示データを(b)に示
すようにバッファメモリ１０８内に保管し、更に、(b)
出力順序に示す（００，０１，０２，０３），（１０，
１１，１２，１３），…，（４０，４１，４２，４３）
の順で、各々バーストアクセスによってデータを書き込
む。
【００４６】以上、システムメモリ１０５、バッファメ
モリ１０８間で決められた回数のバースト転送によって
転送される表示データ容量を一辺の長さとする正方形状
のバッファメモリを用いることで、データ転送効率が良
く且つ省メモリ容量となるバッファメモリ構成を取るこ
とが可能である。
モリ１０８間で決められた回数のバースト転送によって
転送される表示データ容量を一辺の長さとする正方形状
のバッファメモリを用いることで、データ転送効率が良
く且つ省メモリ容量となるバッファメモリ構成を取るこ
とが可能である。
【００４７】尚、図１０を用いた上記の説明では、簡単
のために１アドレスに１画素データを格納し、且つ１ア
ドレスのデータ幅とシステムバス１０２のバス幅とが等
しい場合について述べたが、上記前提を満たさない場合
でも、システムメモリ１０５、バッファメモリ１０８間
で決められた回数のバースト転送によって転送される表
示データ容量を一辺の長さとする正方形状のバッファメ
モリを用い、回転エンジン１０７内にバースト転送で確
保されたデータ順を、バス幅内、１アドレスのデータ幅
内で入れ替えることで、データ転送効率が良く且つ省メ
モリ容量となるバッファメモリ構成を取ることが可能で
ある。
のために１アドレスに１画素データを格納し、且つ１ア
ドレスのデータ幅とシステムバス１０２のバス幅とが等
しい場合について述べたが、上記前提を満たさない場合
でも、システムメモリ１０５、バッファメモリ１０８間
で決められた回数のバースト転送によって転送される表
示データ容量を一辺の長さとする正方形状のバッファメ
モリを用い、回転エンジン１０７内にバースト転送で確
保されたデータ順を、バス幅内、１アドレスのデータ幅
内で入れ替えることで、データ転送効率が良く且つ省メ
モリ容量となるバッファメモリ構成を取ることが可能で
ある。
【００４８】尚、図１０を用いた上記の説明では、表示
データを９０度回転する方式について説明したが、デー
タの読みだし、書き込み方向を変更することで１８０
度、２７０度回転も容易に実現可能である。
データを９０度回転する方式について説明したが、デー
タの読みだし、書き込み方向を変更することで１８０
度、２７０度回転も容易に実現可能である。
【００４９】尚、図５、６に示すデータ更新命令に、シ
ステム用表示データ領域中の更新対象となる領域のアド
レスを加えることで、図７、８、９に示すデータ転送処
理は、その更新対象となる表示画素を含んだ小領域のデ
ータのみとすることが可能である。又、図７、８、９に
示すデータ転送処理を、更新対象となる表示画素を意識
せずに全表示データ領域の更新とすれば、図５、６に示
すデータ更新命令に、システム用表示データ領域中の更
新対象となる領域のアドレスを加える必要はない。
ステム用表示データ領域中の更新対象となる領域のアド
レスを加えることで、図７、８、９に示すデータ転送処
理は、その更新対象となる表示画素を含んだ小領域のデ
ータのみとすることが可能である。又、図７、８、９に
示すデータ転送処理を、更新対象となる表示画素を意識
せずに全表示データ領域の更新とすれば、図５、６に示
すデータ更新命令に、システム用表示データ領域中の更
新対象となる領域のアドレスを加える必要はない。
【００５０】尚、図１においてタイマー１０６、ＤＭＡ
Ｃ１１６、割り込み制御装置１１７を記載してあるが、
システム用表示データ更新判定方式、表示装置用表示デ
ータ更新タイミング決定方式、表示装置用表示データ更
新処理方式によっては必ずしもこれらの装置を必要とし
ない場合があり、その際には本実施形態における情報処
理装置は上記装置を具備する必要はない。
Ｃ１１６、割り込み制御装置１１７を記載してあるが、
システム用表示データ更新判定方式、表示装置用表示デ
ータ更新タイミング決定方式、表示装置用表示データ更
新処理方式によっては必ずしもこれらの装置を必要とし
ない場合があり、その際には本実施形態における情報処
理装置は上記装置を具備する必要はない。
【００５１】以上、本実施形態における情報処理装置に
よれば、小容量のバッファメモリを用い、システムメモ
リ内に制御命令、システムデータと表示データを混在さ
せるシステムにおいて、システムバスの帯域を大きく使
用することなく、回転表示を可能とする情報処理装置及
び表示制御装置を提供することが可能である。また、バ
ッファメモリに格納したシステムデータの出力順を変え
ることによって、回転後のアドレスを決定しているた
め、ＣＰＵで回転先のアドレスを決定しているソフトウ
ェアでの回転に比べ、ＣＰＵにかかる負担が少ないとい
える。
よれば、小容量のバッファメモリを用い、システムメモ
リ内に制御命令、システムデータと表示データを混在さ
せるシステムにおいて、システムバスの帯域を大きく使
用することなく、回転表示を可能とする情報処理装置及
び表示制御装置を提供することが可能である。また、バ
ッファメモリに格納したシステムデータの出力順を変え
ることによって、回転後のアドレスを決定しているた
め、ＣＰＵで回転先のアドレスを決定しているソフトウ
ェアでの回転に比べ、ＣＰＵにかかる負担が少ないとい
える。
【００５２】次に、本発明の第２の実施形態について、
図２、図１１から図１３及び図１７を用いて説明する。
図２、図１１から図１３及び図１７を用いて説明する。
【００５３】図１１を用いて本実施形態のハードウェア
構成を簡単に説明する。
構成を簡単に説明する。
【００５４】図１１は、本実施形態における情報処理装
置の概略構成図である。図中、１０１から１０６、及び
１０９から１１３は図１に示したものと同様である。
置の概略構成図である。図中、１０１から１０６、及び
１０９から１１３は図１に示したものと同様である。
【００５５】本実施形態における情報処理装置の表示制
御装置１０３は符号１１０１から１１０５の各装置を具
備している。
御装置１０３は符号１１０１から１１０５の各装置を具
備している。
【００５６】図中、符号１１０１は、システムバス１０
２を通して表示データを入力するバスインタフェース回
路(以下、バスI/F部)、１１０２は、バスI/F部１１０１
から入力する表示データに回転処理を施した後に同デー
タを表示装置に対して出力する回転エンジン、１１０３
は、回転エンジン１１０２が回転処理の作業用に用いる
バッファメモリ、１１０４、１１０５は、各装置間でデ
ータ、制御信号をやり取りするためのデータバス、制御
信号バスである。
２を通して表示データを入力するバスインタフェース回
路(以下、バスI/F部)、１１０２は、バスI/F部１１０１
から入力する表示データに回転処理を施した後に同デー
タを表示装置に対して出力する回転エンジン、１１０３
は、回転エンジン１１０２が回転処理の作業用に用いる
バッファメモリ、１１０４、１１０５は、各装置間でデ
ータ、制御信号をやり取りするためのデータバス、制御
信号バスである。
【００５７】次に、図２及び図１７を用いて本実施例に
おける情報処理装置の通常表示と回転表示の概念を説明
する。
おける情報処理装置の通常表示と回転表示の概念を説明
する。
【００５８】図２(a)は通常表示の概念図である。図１
７は回転表示の概念図である。
７は回転表示の概念図である。
【００５９】図２(a)に示すように通常表示において
は、まずＣＰＵ１０１がシステムメモリ１０５上の表示
データ領域に、例えば解像度ｘ＊ｙドットに相当する表
示データを書き込む。この表示データは、表示制御装置
１０３によって読み出され、解像度ｘ＊ｙドットの表示
装置１０４に表示される。
は、まずＣＰＵ１０１がシステムメモリ１０５上の表示
データ領域に、例えば解像度ｘ＊ｙドットに相当する表
示データを書き込む。この表示データは、表示制御装置
１０３によって読み出され、解像度ｘ＊ｙドットの表示
装置１０４に表示される。
【００６０】これに対し、図１７に示すように回転表示
においては、表示データ領域に書き込まれた、例えば解
像度ｙ＊ｘドットに相当する表示データは、表示制御装
置１０３によって読み込まれ、この例では９０度回転し
た形で、解像度ｘ＊ｙドットに相当する表示データとし
て、解像度ｘ＊ｙドットの表示装置１０４に表示され
る。
においては、表示データ領域に書き込まれた、例えば解
像度ｙ＊ｘドットに相当する表示データは、表示制御装
置１０３によって読み込まれ、この例では９０度回転し
た形で、解像度ｘ＊ｙドットに相当する表示データとし
て、解像度ｘ＊ｙドットの表示装置１０４に表示され
る。
【００６１】次に、図１２及び図１３を用いて、バッフ
ァメモリ１１０３の構成と回転エンジン１１０２の動作
を説明する。
ァメモリ１１０３の構成と回転エンジン１１０２の動作
を説明する。
【００６２】まず図１２を用いて通常表示を行う際のバ
ッファメモリ１１０３の構成を説明する。
ッファメモリ１１０３の構成を説明する。
【００６３】図１２は通常表示を行う際のシステムメモ
リ１０５上、バッファメモリ１１０３上、そして表示装
置に出力される表示データの配置を示した図である。図
１２(a)はシステムメモリ１０５上の表示データ、図１
２(b)から(d)はバッファメモリ１１０３上の表示デー
タ、図１２(e)は表示装置に出力される表示データを示
している。ここでは簡単のために、１アドレスには表示
装置１０４の１画素に対応する表示データが格納されて
おり、１アドレスに格納されるデータ幅とシステムバス
１０２のバス幅が同一であるものとする。即ち、システ
ムメモリ１０５上の表示データは(ｍ＋１)＊(ｎ＋１)ア
ドレスの領域に確保され、表示装置１０４は、解像度
(ｍ＋１)＊(ｎ＋１)ドットである。又、バッファメモリ
１１０３はｍ＋１ドット分、即ち表示装置の１ライン分
の表示データに相当する容量のメモリを２つ持つ。又、
図１２(a)の横方向が同一Ｒｏｗアドレス方向である。
リ１０５上、バッファメモリ１１０３上、そして表示装
置に出力される表示データの配置を示した図である。図
１２(a)はシステムメモリ１０５上の表示データ、図１
２(b)から(d)はバッファメモリ１１０３上の表示デー
タ、図１２(e)は表示装置に出力される表示データを示
している。ここでは簡単のために、１アドレスには表示
装置１０４の１画素に対応する表示データが格納されて
おり、１アドレスに格納されるデータ幅とシステムバス
１０２のバス幅が同一であるものとする。即ち、システ
ムメモリ１０５上の表示データは(ｍ＋１)＊(ｎ＋１)ア
ドレスの領域に確保され、表示装置１０４は、解像度
(ｍ＋１)＊(ｎ＋１)ドットである。又、バッファメモリ
１１０３はｍ＋１ドット分、即ち表示装置の１ライン分
の表示データに相当する容量のメモリを２つ持つ。又、
図１２(a)の横方向が同一Ｒｏｗアドレス方向である。
【００６４】表示装置１０４に対して(e)に示す配置で
各画素データを表示する場合、表示制御装置１０３は、
表示装置１０４の要求するタイミングで、表示データを
００，０１，０２，…，０ｍ，１０，１１，１２，…，
１ｍ，…，ｎ０，ｎ１，ｎ２，…，ｎｍの順で出力する
必要がある。
各画素データを表示する場合、表示制御装置１０３は、
表示装置１０４の要求するタイミングで、表示データを
００，０１，０２，…，０ｍ，１０，１１，１２，…，
１ｍ，…，ｎ０，ｎ１，ｎ２，…，ｎｍの順で出力する
必要がある。
【００６５】システムバス１０２経由で表示制御装置１
０３に入力する表示データの転送速度と表示装置１０４
が要求する表示データ転送速度の差を吸収するために前
記の２本のバッファメモリを切り替え、一方に表示デー
タを書き込み、同時に他方から表示データを読み出すこ
とで、表示装置１０３の要求する表示データ転送速度を
確保する。ここでは、バッファメモリ１本に記憶された
表示データを出力するのに要する時間を１とすると、１
画面分の表示データを出力する時間はｎ＋１時間とな
る。
０３に入力する表示データの転送速度と表示装置１０４
が要求する表示データ転送速度の差を吸収するために前
記の２本のバッファメモリを切り替え、一方に表示デー
タを書き込み、同時に他方から表示データを読み出すこ
とで、表示装置１０３の要求する表示データ転送速度を
確保する。ここでは、バッファメモリ１本に記憶された
表示データを出力するのに要する時間を１とすると、１
画面分の表示データを出力する時間はｎ＋１時間とな
る。
【００６６】次に図１３を用いて回転表示を行う際のバ
ッファメモリ１１０３の構成を説明する。
ッファメモリ１１０３の構成を説明する。
【００６７】図１３は回転表示を行う際のシステムメモ
リ１０５上、バッファメモリ１１０３上、そして表示装
置に出力される表示データの配置を示した図である。図
１３(a)はシステムメモリ１０５上の表示データ、図１
３(b)から(d)はバッファメモリ１１０３上の表示デー
タ、図１３(e)は表示装置に出力される表示データを示
している。ここでは簡単のために、１アドレスには表示
装置１０４の１画素に対応する表示データが格納されて
おり、１アドレスに格納されるデータ幅とシステムバス
１０２のバス幅が同一であるものとする。即ち、システ
ムメモリ１０５上の表示データは(ｎ＋１)＊(ｍ＋１)ア
ドレスの領域に確保され、表示装置１０４は、解像度
(ｍ＋１)＊(ｎ＋１)ドットである。又、図１３(a)の横
方向が同一Ｒｏｗアドレス方向である。
リ１０５上、バッファメモリ１１０３上、そして表示装
置に出力される表示データの配置を示した図である。図
１３(a)はシステムメモリ１０５上の表示データ、図１
３(b)から(d)はバッファメモリ１１０３上の表示デー
タ、図１３(e)は表示装置に出力される表示データを示
している。ここでは簡単のために、１アドレスには表示
装置１０４の１画素に対応する表示データが格納されて
おり、１アドレスに格納されるデータ幅とシステムバス
１０２のバス幅が同一であるものとする。即ち、システ
ムメモリ１０５上の表示データは(ｎ＋１)＊(ｍ＋１)ア
ドレスの領域に確保され、表示装置１０４は、解像度
(ｍ＋１)＊(ｎ＋１)ドットである。又、図１３(a)の横
方向が同一Ｒｏｗアドレス方向である。
【００６８】システムメモリ１０５としてＤＲＡＭを用
いる場合、連続してデータ読み出し、書き込みが可能な
バーストアクセスを実行可能なのは、同一Ｒｏｗアドレ
ス間のデータに限定される。最もデータ転送効率の良い
バーストアクセス回数はシステム構成に依存して決定さ
れるが、ここでは簡単のために、回転エンジン１１０
２、システムメモリ１０５間におけるバースト転送回数
を１アクセスにつき４回であるとする。
いる場合、連続してデータ読み出し、書き込みが可能な
バーストアクセスを実行可能なのは、同一Ｒｏｗアドレ
ス間のデータに限定される。最もデータ転送効率の良い
バーストアクセス回数はシステム構成に依存して決定さ
れるが、ここでは簡単のために、回転エンジン１１０
２、システムメモリ１０５間におけるバースト転送回数
を１アクセスにつき４回であるとする。
【００６９】この場合、バッファメモリ１１０３は、
(ｍ＋１)＊４ドット分、即ち表示装置１０４の１ライン
分＊バースト転送回数の表示データに相当する容量のメ
モリを２つ持つ。(b)に示すように、システムメモリ１
０６からバッファメモリ１１０３へ（０ｍ，１ｍ，２
ｍ，３ｍ），…，（０８，１８，２８，３８），（０
７，１７，２７，３７），…の順でバーストアクセスで
表示データを転送することで、データ転送速度を損なう
ことなくバースト転送回数に相当するライン数分の表示
データを確保することが可能である。(c)に示すよう
に、バッファメモリ１１０３から表示装置１０４へ０
０，０１，０２，０３，…，０ｍ，１０，１１，１２，
１３，…，１ｍ，…の順でデータを出力することで９０
度回転した表示データを出力可能である。２本のバッフ
ァメモリを切り替え、一方に表示データを書き込み、同
時に他方から表示データを読み出すことで、表示装置１
０３の要求する表示データ転送速度を確保する。ここで
は、バッファメモリ１本に記憶された表示データを出力
するのに要する時間を１とすると、１画面分の表示デー
タを出力する時間は(ｎ＋１)/４時間となる。
(ｍ＋１)＊４ドット分、即ち表示装置１０４の１ライン
分＊バースト転送回数の表示データに相当する容量のメ
モリを２つ持つ。(b)に示すように、システムメモリ１
０６からバッファメモリ１１０３へ（０ｍ，１ｍ，２
ｍ，３ｍ），…，（０８，１８，２８，３８），（０
７，１７，２７，３７），…の順でバーストアクセスで
表示データを転送することで、データ転送速度を損なう
ことなくバースト転送回数に相当するライン数分の表示
データを確保することが可能である。(c)に示すよう
に、バッファメモリ１１０３から表示装置１０４へ０
０，０１，０２，０３，…，０ｍ，１０，１１，１２，
１３，…，１ｍ，…の順でデータを出力することで９０
度回転した表示データを出力可能である。２本のバッフ
ァメモリを切り替え、一方に表示データを書き込み、同
時に他方から表示データを読み出すことで、表示装置１
０３の要求する表示データ転送速度を確保する。ここで
は、バッファメモリ１本に記憶された表示データを出力
するのに要する時間を１とすると、１画面分の表示デー
タを出力する時間は(ｎ＋１)/４時間となる。
【００７０】以上、システムメモリ１０５、表示制御装
置１０３間で決められた回数のバースト転送によって転
送される表示データ容量を一辺の長さとし、表示装置１
０４の１ライン分に相当する表示データ容量を他辺の長
さとする長方形状のバッファメモリを用いることで、デ
ータ転送効率が良く且つ省メモリ容量となるバッファメ
モリ構成を取ることが可能である。尚、図１３を用いた
上記の説明では、簡単のために１アドレスに１画素デー
タを格納し、且つ１アドレスのデータ幅とシステムバス
１０２のバス幅とが等しい場合について述べたが、上記
前提を満たさない場合でも、回転エンジン１１０２内に
バースト転送で確保されたデータ順を、バス幅内、１ア
ドレスのデータ幅内で入れ替えることで、データ転送効
率が良く且つ省メモリ容量となるバッファメモリ構成を
取ることが可能である。
置１０３間で決められた回数のバースト転送によって転
送される表示データ容量を一辺の長さとし、表示装置１
０４の１ライン分に相当する表示データ容量を他辺の長
さとする長方形状のバッファメモリを用いることで、デ
ータ転送効率が良く且つ省メモリ容量となるバッファメ
モリ構成を取ることが可能である。尚、図１３を用いた
上記の説明では、簡単のために１アドレスに１画素デー
タを格納し、且つ１アドレスのデータ幅とシステムバス
１０２のバス幅とが等しい場合について述べたが、上記
前提を満たさない場合でも、回転エンジン１１０２内に
バースト転送で確保されたデータ順を、バス幅内、１ア
ドレスのデータ幅内で入れ替えることで、データ転送効
率が良く且つ省メモリ容量となるバッファメモリ構成を
取ることが可能である。
【００７１】尚、図１３を用いた上記の説明では、表示
データを９０度回転する方式について説明したが、デー
タの読みだし、書き込み方向を変更することで２７０度
回転も容易に実現可能である。
データを９０度回転する方式について説明したが、デー
タの読みだし、書き込み方向を変更することで２７０度
回転も容易に実現可能である。
【００７２】以上、本実施形態における情報処理装置に
よれば、小容量のバッファメモリを用い、システムメモ
リ内に制御命令、システムデータと表示データを混在さ
せるシステムにおいて、システムバスの帯域を全く増加
することなく、回転表示を可能とする情報処理装置及び
表示制御装置を提供することが可能である。
よれば、小容量のバッファメモリを用い、システムメモ
リ内に制御命令、システムデータと表示データを混在さ
せるシステムにおいて、システムバスの帯域を全く増加
することなく、回転表示を可能とする情報処理装置及び
表示制御装置を提供することが可能である。
【００７３】次に、本発明の第３の実施形態について、
図１１と図１４を用いて説明する。
図１１と図１４を用いて説明する。
【００７４】本実施形態のハードウェア構成は図１１に
示した第２の実施形態と同一である。
示した第２の実施形態と同一である。
【００７５】図１４は、本実施形態における表示制御装
置１０３の用いるバッファメモリ１１０３の概略構成の
一例である。
置１０３の用いるバッファメモリ１１０３の概略構成の
一例である。
【００７６】本実施形態における表示制御装置１０３
は、システムメモリ１０５、表示制御装置１０３間で決
められた回数のバースト転送によって転送される表示デ
ータ容量の１／ｎを一辺の長さ(ｘ方向)とし、表示装置
１０４の１ライン分に相当する表示データ容量の１／ｎ
を他辺の長さ(ｙ方向)とする長方形状のバッファメモリ
をバッファメモリの単位とし、この単位メモリをｎ＊ｎ
＋ｎ個使用する。
は、システムメモリ１０５、表示制御装置１０３間で決
められた回数のバースト転送によって転送される表示デ
ータ容量の１／ｎを一辺の長さ(ｘ方向)とし、表示装置
１０４の１ライン分に相当する表示データ容量の１／ｎ
を他辺の長さ(ｙ方向)とする長方形状のバッファメモリ
をバッファメモリの単位とし、この単位メモリをｎ＊ｎ
＋ｎ個使用する。
【００７７】この単位メモリを上記ｘ方向にｎ個並べた
場合、そのｎ個でバースト転送によって転送される表示
データを格納することのできる容量となる。又、この単
位メモリを上記ｙ方向にｎ個並べた場合、そのｎ個で表
示装置１０４の１ライン分に相当する表示データ容量と
なる。
場合、そのｎ個でバースト転送によって転送される表示
データを格納することのできる容量となる。又、この単
位メモリを上記ｙ方向にｎ個並べた場合、そのｎ個で表
示装置１０４の１ライン分に相当する表示データ容量と
なる。
【００７８】図１４では、簡単のためにｎを２としてバ
ッファメモリ１１０３の構成を示している。単位メモリ
は、バースト転送によって転送される表示データ容量の
１／２を一辺の長さ(ｘ方向)とし、表示装置１０４の１
ライン分に相当する表示データ容量の１／２を他辺の長
さ(ｙ方向)とする長方形状となり、この単位メモリを６
個(２＊２＋２)使用する。図では説明のために各々の単
位メモリに１から６までの番号をつけている。（０−
０）と（０−１）は初期状態を示し、バッファに表示デ
ータを記憶している。
ッファメモリ１１０３の構成を示している。単位メモリ
は、バースト転送によって転送される表示データ容量の
１／２を一辺の長さ(ｘ方向)とし、表示装置１０４の１
ライン分に相当する表示データ容量の１／２を他辺の長
さ(ｙ方向)とする長方形状となり、この単位メモリを６
個(２＊２＋２)使用する。図では説明のために各々の単
位メモリに１から６までの番号をつけている。（０−
０）と（０−１）は初期状態を示し、バッファに表示デ
ータを記憶している。
【００７９】（１）から（１２）までは回転表示中のバ
ッファの動作を示している。第２の実施形態において示
した図１３と同様にバースト転送可能な方向で表示デー
タを入力し、表示装置１０４が必要とする方向で表示デ
ータを出力する。書き込み、読み出しの各々の方向共に
２個の単位メモリにまたがったアクセスをすることで必
要な容量を確保できる。又、ある時間においてｙ方向に
接続されて表示データを読み出された単位メモリは、次
の時間にはｘ方向に接続されて表示データを書き込まれ
る。
ッファの動作を示している。第２の実施形態において示
した図１３と同様にバースト転送可能な方向で表示デー
タを入力し、表示装置１０４が必要とする方向で表示デ
ータを出力する。書き込み、読み出しの各々の方向共に
２個の単位メモリにまたがったアクセスをすることで必
要な容量を確保できる。又、ある時間においてｙ方向に
接続されて表示データを読み出された単位メモリは、次
の時間にはｘ方向に接続されて表示データを書き込まれ
る。
【００８０】本実施形態における回転エンジン１１０２
のバッファメモリ構成によれば、理論的には、単位メモ
リ容量を小さくする、即ちｎを大きくすることで第２の
実施形態において必要とするメモリ容量の１／２の容量
に近づけることが可能である。
のバッファメモリ構成によれば、理論的には、単位メモ
リ容量を小さくする、即ちｎを大きくすることで第２の
実施形態において必要とするメモリ容量の１／２の容量
に近づけることが可能である。
【００８１】以上、本実施形態における情報処理装置に
よれば、より小容量のバッファメモリを用い、システム
メモリ内に制御命令、システムデータと表示データを混
在させるシステムにおいて、システムバスの帯域を全く
増加することなく、回転表示を可能とする情報処理装置
及び表示制御装置を提供することが可能である。
よれば、より小容量のバッファメモリを用い、システム
メモリ内に制御命令、システムデータと表示データを混
在させるシステムにおいて、システムバスの帯域を全く
増加することなく、回転表示を可能とする情報処理装置
及び表示制御装置を提供することが可能である。
【００８２】次に、本発明の第４の実施形態について、
図１３から図１５を用いて説明する。
図１３から図１５を用いて説明する。
【００８３】図１５を用いて本実施形態のハードウェア
構成を簡単に説明する。
構成を簡単に説明する。
【００８４】図１５は、本実施形態における情報処理装
置の概略構成図である。図中、１０１から１０６、及び
１０９から１１３は図１に示したものと同様である。図
中、１１０１から１１０５は図１１に示したものと同様
である。
置の概略構成図である。図中、１０１から１０６、及び
１０９から１１３は図１に示したものと同様である。図
中、１１０１から１１０５は図１１に示したものと同様
である。
【００８５】本実施形態における情報処理装置の表示制
御装置１０３は符号１５０１から１５０２の各装置を具
備している。
御装置１０３は符号１５０１から１５０２の各装置を具
備している。
【００８６】図中、符号１５０３は、液晶表示装置、１
５０１は、表示データを液晶表示装置の表示に必要な表
示諧調データに変換する表示階調制御部、１５０２は、
各装置間でデータ、制御信号をやり取りするためのデー
タバス、制御信号バスである。
５０１は、表示データを液晶表示装置の表示に必要な表
示諧調データに変換する表示階調制御部、１５０２は、
各装置間でデータ、制御信号をやり取りするためのデー
タバス、制御信号バスである。
【００８７】本実施形態のバッファメモリ構成としては
図１３、図１４に示すどちらの構成を用いてもよい。こ
こで、表示階調制御部で生成される液晶表示装置用の表
示諧調データは、元の表示データが例えば１画素あたり
１６ｂｉｔや２４ｂｉｔであってもモノクロ表示の場合
１ｂｉｔ、カラー表示の場合３ｂｉｔとなることから、
この表示階調データを用いて回転表示を行うために必要
となるバッファメモリ容量も、表示データを用いる場合
に比べて少なくすることが可能である。
図１３、図１４に示すどちらの構成を用いてもよい。こ
こで、表示階調制御部で生成される液晶表示装置用の表
示諧調データは、元の表示データが例えば１画素あたり
１６ｂｉｔや２４ｂｉｔであってもモノクロ表示の場合
１ｂｉｔ、カラー表示の場合３ｂｉｔとなることから、
この表示階調データを用いて回転表示を行うために必要
となるバッファメモリ容量も、表示データを用いる場合
に比べて少なくすることが可能である。
【００８８】以上、本実施形態における情報処理装置に
よれば、より小容量のバッファメモリを用い、システム
メモリ内に制御命令、システムデータと表示データを混
在させるシステムにおいて、システムバスの帯域を全く
増加することなく、回転表示を可能とする情報処理装置
及び表示制御装置を提供することが可能である。
よれば、より小容量のバッファメモリを用い、システム
メモリ内に制御命令、システムデータと表示データを混
在させるシステムにおいて、システムバスの帯域を全く
増加することなく、回転表示を可能とする情報処理装置
及び表示制御装置を提供することが可能である。
【００８９】
【発明の効果】本発明によれば、表示装置として液晶の
階調表示を用いる表示制御装置を用いた情報処理装置に
おいて、表示データの内容に依存して、表示装置の低消
費電力動作と多階調高品位表示とを切り替えて動作させ
ることができる。
階調表示を用いる表示制御装置を用いた情報処理装置に
おいて、表示データの内容に依存して、表示装置の低消
費電力動作と多階調高品位表示とを切り替えて動作させ
ることができる。
【図１】本発明の第１の実施形態に係る情報処理装置の
ハードウェア構成の概略構成図。
ハードウェア構成の概略構成図。
【図２】本発明の第１の実施形態に係る情報処理装置の
通常表示と回転表示の概念図。
通常表示と回転表示の概念図。
【図３】本発明の第１の実施形態に係る情報処理装置の
システム用表示データ更新判定の簡単なフローチャー
ト。
システム用表示データ更新判定の簡単なフローチャー
ト。
【図４】本発明の第１の実施形態に係る情報処理装置の
システム用表示データ更新判定の簡単なフローチャー
ト。
システム用表示データ更新判定の簡単なフローチャー
ト。
【図５】本発明の第１の実施形態に係る情報処理装置の
表示装置用表示データ更新タイミング決定の簡単なフロ
ーチャート。
表示装置用表示データ更新タイミング決定の簡単なフロ
ーチャート。
【図６】本発明の第１の実施形態に係る情報処理装置の
表示装置用表示データ更新タイミング決定の簡単なフロ
ーチャート。
表示装置用表示データ更新タイミング決定の簡単なフロ
ーチャート。
【図７】本発明の第１の実施形態に係る情報処理装置の
表示装置用表示データ更新処理の簡単なフローチャー
ト。
表示装置用表示データ更新処理の簡単なフローチャー
ト。
【図８】本発明の第１の実施形態に係る情報処理装置の
表示装置用表示データ更新処理の簡単なフローチャー
ト。
表示装置用表示データ更新処理の簡単なフローチャー
ト。
【図９】本発明の第１の実施形態に係る情報処理装置の
表示装置用表示データ更新処理の簡単なフローチャー
ト。
表示装置用表示データ更新処理の簡単なフローチャー
ト。
【図１０】本発明の第１の実施形態に係る情報処理装置
におけるシステムメモリ上の表示データと回転エンジン
が回転処理の作業用に用いるバッファメモリ上の表示デ
ータとの簡単な関係図。
におけるシステムメモリ上の表示データと回転エンジン
が回転処理の作業用に用いるバッファメモリ上の表示デ
ータとの簡単な関係図。
【図１１】本発明の第２の実施形態に係る情報処理装置
のハードウェア構成の概略構成図。
のハードウェア構成の概略構成図。
【図１２】本発明の第２の実施形態に係る情報処理装置
において通常表示を行う際のシステムメモリ上とバッフ
ァメモリ上と表示装置に出力される表示データの配置
図。
において通常表示を行う際のシステムメモリ上とバッフ
ァメモリ上と表示装置に出力される表示データの配置
図。
【図１３】本発明の第２の実施形態に係る情報処理装置
において回転表示を行う際のシステムメモリ上とバッフ
ァメモリ上と表示装置に出力される表示データの配置
図。
において回転表示を行う際のシステムメモリ上とバッフ
ァメモリ上と表示装置に出力される表示データの配置
図。
【図１４】本発明の第３の実施形態に係る情報処理装置
における表示制御装置の用いるバッファメモリの概略構
成の一例図。
における表示制御装置の用いるバッファメモリの概略構
成の一例図。
【図１５】本発明の第４の実施形態に係る情報処理装置
のハードウェア構成の概略構成図。
のハードウェア構成の概略構成図。
【図１６】従来の情報処理装置のハードウェア構成の概
略構成図。
略構成図。
【図１７】本発明の第２の実施形態に係る情報処理装置
の回転表示の概念図。
の回転表示の概念図。
１０１…ＣＰＵ、 １０２…システ
ムバス、１０３…表示制御装置、 １０４
…表示装置、１０５…システムメモリ、 １
０６…タイマー、１０７…回転エンジン、
１０８…バッファメモリ、１０９…データ・制御バ
ス、 １１０…データ・制御バス、１１１…デ
ータ・制御バス、 １１２…データ・制御バ
ス、１１３…データ・制御バス、 １１４…デ
ータ・制御バス、１１５…データ・制御バス、
１１６…ＤＭＡＣ、１１７…割り込み制御装置、
１１８…データ・制御バス、１１９…データ・制
御バス、 １１０１…バスＩ／Ｆ部、１１０２…
回転エンジン、 １１０３…バッファメモリ、
１１０４…データ・制御バス、 １１０５…データ
・制御バス、１５０１…表示階調制御部、 １５
０２…データ・制御バス、１５０３…液晶表示装置、
１６０１…ＣＰＵ、１６０４…ＶＲＡＭ、
１４０５…表示制御装置、１６０６…アドレ
ス、 １６０５１…表示アドレス発生部、１
６０５２…表示制御部、 １６０５３…アドレス
バス。
ムバス、１０３…表示制御装置、 １０４
…表示装置、１０５…システムメモリ、 １
０６…タイマー、１０７…回転エンジン、
１０８…バッファメモリ、１０９…データ・制御バ
ス、 １１０…データ・制御バス、１１１…デ
ータ・制御バス、 １１２…データ・制御バ
ス、１１３…データ・制御バス、 １１４…デ
ータ・制御バス、１１５…データ・制御バス、
１１６…ＤＭＡＣ、１１７…割り込み制御装置、
１１８…データ・制御バス、１１９…データ・制
御バス、 １１０１…バスＩ／Ｆ部、１１０２…
回転エンジン、 １１０３…バッファメモリ、
１１０４…データ・制御バス、 １１０５…データ
・制御バス、１５０１…表示階調制御部、 １５
０２…データ・制御バス、１５０３…液晶表示装置、
１６０１…ＣＰＵ、１６０４…ＶＲＡＭ、
１４０５…表示制御装置、１６０６…アドレ
ス、 １６０５１…表示アドレス発生部、１
６０５２…表示制御部、 １６０５３…アドレス
バス。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 永井 靖 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 斎藤 兼利 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 中澤 拓一郎 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 Ｆターム(参考） 5B047 EA01 EA07 EB13 5B057 CA16 CB16 CD04 CH11 CH14 5B060 GA17 5C082 AA01 BA12 BB29 CA42 CA44 CA46 CB01 DA22 DA87 MM02
Claims (5)
- 【請求項１】中央演算処理装置と、 データ記憶装置と、 前記中央演算処理装置と前記データ記憶装置を接続する
バスと、 前記バスに接続される表示制御装置と、 回転エンジンと、 前記回転エンジンとバスを介して接続されるバッファメ
モリとを有する情報処理装置であって、 前記データ記憶装置から前記バッファメモリへ連続して
表示データを転送し、前記バッファメモリに格納された
前記表示データの書き込み順序と読み出し順序を変えて
出力することで像の回転を行なうことを特徴とする情報
処理装置。 - 【請求項２】請求項1記載の情報処理装置において、 前記回転エンジンは、前記データ記憶装置に格納された
表示データを各行毎に連続して読み出して前記バッファ
メモリに格納し、前記バッファメモリに格納された表示
データを各列毎に読み出すことで表示データ順を変換す
ることを特徴とする情報処理装置。 - 【請求項３】請求項1記載の情報処理装置において、 前記バッファメモリは少なくとも二つの領域を有し、前
記二つの領域のうち一方の領域に前記データ記憶装置か
ら読み出された表示データを格納し、他方の領域に前記
表示制御装置へ出力する表示データを格納することを特
徴とする情報処理装置。 - 【請求項４】請求項３記載の情報処理装置において、 矩形の像を回転させる場合、前記回転エンジンは、前記
矩形の一辺の長さと表示データ転送単位幅の長さの表示
データ領域を有する前記バッファメモリに前記データ記
憶装置に格納された表示データを各列毎に各列の先頭行
から末行の方向に前記データ転送幅分だけ読み出して、
前記一方の領域に格納し、前記一方の領域に格納された
表示データを各列毎に各列の末行から先頭行の方向に出
力する間に、他方の領域に、前記データ記憶装置に格納
された表示データのうち読み出された列の次列から各列
毎に、各列の先頭行から末行の方向に前記データ転送幅
分読み出して格納することを特徴とする情報処理装置。 - 【請求項５】請求項1記載の情報処理装置において、 前記回転エンジンを前記表示制御装置の内部に配置した
ことを特徴とする情報処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11077229A JP2000276127A (ja) | 1999-03-23 | 1999-03-23 | 情報処理装置及び表示制御装置 |
| US09/517,585 US6819334B1 (en) | 1999-03-23 | 2000-03-03 | Information processing apparatus and its display controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11077229A JP2000276127A (ja) | 1999-03-23 | 1999-03-23 | 情報処理装置及び表示制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000276127A true JP2000276127A (ja) | 2000-10-06 |
Family
ID=13628041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11077229A Pending JP2000276127A (ja) | 1999-03-23 | 1999-03-23 | 情報処理装置及び表示制御装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6819334B1 (ja) |
| JP (1) | JP2000276127A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013040860A (ja) * | 2011-08-17 | 2013-02-28 | Yokogawa Electric Corp | 波形表示回路 |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7379069B2 (en) | 2001-02-15 | 2008-05-27 | Sony Corporation | Checkerboard buffer using two-dimensional buffer pages |
| US6828977B2 (en) * | 2001-02-15 | 2004-12-07 | Sony Corporation | Dynamic buffer pages |
| US6803917B2 (en) * | 2001-02-15 | 2004-10-12 | Sony Corporation | Checkerboard buffer using memory bank alternation |
| ATE557382T1 (de) * | 2002-05-17 | 2012-05-15 | Microvision Inc | Anordnung und verfahren zum ablenken eines bildstrahles in einer dimension und zum bidirektionalem ablenken eines bildstrahles in einer zweiten dimension |
| US8446342B2 (en) * | 2002-05-17 | 2013-05-21 | Microvision, Inc. | Projection system with multi-phased scanning trajectory |
| TW564373B (en) * | 2002-09-19 | 2003-12-01 | Via Tech Inc | Partial image rotation device and method |
| US8068115B2 (en) * | 2003-05-19 | 2011-11-29 | Microvision, Inc. | Image generation with interpolation and distortion correction |
| US20050275665A1 (en) * | 2004-06-14 | 2005-12-15 | Keith Kejser | System and method for efficiently supporting image rotation modes by utilizing a display controller |
| US7737971B2 (en) * | 2004-07-01 | 2010-06-15 | Panasonic Corporation | Image drawing device, vertex selecting method, vertex selecting program, and integrated circuit |
| US20060028491A1 (en) * | 2004-07-29 | 2006-02-09 | Zih Corp. | System and method for providing a protable printer capable of altering the orientation of information displayed on an associated printer display |
| EP1657915A1 (en) * | 2004-11-12 | 2006-05-17 | Dialog Semiconductor GmbH | Sized optimized pixel line to pixel block conversion algorithm |
| JP2006174334A (ja) * | 2004-12-20 | 2006-06-29 | Seiko Epson Corp | 表示コントローラ、電子機器及び画像データ供給方法 |
| US7394465B2 (en) * | 2005-04-20 | 2008-07-01 | Nokia Corporation | Displaying an image using memory control unit |
| US7868898B2 (en) * | 2005-08-23 | 2011-01-11 | Seiko Epson Corporation | Methods and apparatus for efficiently accessing reduced color-resolution image data |
| US7600149B2 (en) * | 2005-09-20 | 2009-10-06 | International Business Machines Corporation | Failure transparency for update applications under single-master configuration |
| US7535474B1 (en) * | 2005-12-09 | 2009-05-19 | Advanced Micro Devices, Inc. | System and method for rotating rasterized image data |
| US20070139445A1 (en) * | 2005-12-16 | 2007-06-21 | Intel Corporation | Method and apparatus for displaying rotated images |
| US8310495B2 (en) * | 2006-09-19 | 2012-11-13 | Samsung Electronics Co., Ltd. | Method and apparatus for driving display data |
| US8139071B1 (en) | 2006-11-02 | 2012-03-20 | Nvidia Corporation | Buffering unit to support graphics processing operations |
| US7999817B1 (en) | 2006-11-02 | 2011-08-16 | Nvidia Corporation | Buffering unit to support graphics processing operations |
| US7800622B2 (en) * | 2007-03-21 | 2010-09-21 | Motorola, Inc. | Method and apparatus for selective access of display data sequencing in mobile computing devices |
| TWI376672B (en) * | 2007-06-21 | 2012-11-11 | Novatek Microelectronics Corp | Memory-control device for display device |
| WO2009040681A2 (en) * | 2007-09-04 | 2009-04-02 | Lg Electronics Inc. | System and method for changing orientation of an image in a display device |
| TWM328624U (en) * | 2007-10-05 | 2008-03-11 | Princeton Technology Corp | Image processing apparatus and image display system |
| CN101598972A (zh) * | 2008-06-04 | 2009-12-09 | 鸿富锦精密工业（深圳）有限公司 | 电子装置及其功能变换方法 |
| US20100245390A1 (en) * | 2009-03-30 | 2010-09-30 | Joe Goodart | System And Method For Automatic Monitor Orientation Without Information Handling System Host Polling |
| JP5741568B2 (ja) | 2010-02-25 | 2015-07-01 | 富士通株式会社 | 携帯端末、動作間隔設定方法及びプログラム |
| CN101958112B (zh) * | 2010-10-13 | 2012-02-15 | 福州瑞芯微电子有限公司 | 手持设备屏幕画面同时实现90度和270度旋转的方法 |
| CN106293585B (zh) * | 2012-04-17 | 2019-06-28 | 青岛海信移动通信技术股份有限公司 | 一种用于移动终端显示的缓存处理方法及装置 |
| EP2797072B1 (en) * | 2013-04-24 | 2016-09-14 | ST-Ericsson SA | Image raster rotation |
| JP2015129787A (ja) * | 2014-01-06 | 2015-07-16 | キヤノン株式会社 | 表示装置および表示装置の制御方法 |
| US9930114B2 (en) * | 2014-10-28 | 2018-03-27 | Empire Technology Development Llc | Code-division-multiple-access (CDMA)-based network coding for massive memory servers |
| KR102555347B1 (ko) * | 2016-10-04 | 2023-07-14 | 삼성디스플레이 주식회사 | 디스플레이 시스템 및 이의 구동 방법 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5776649A (en) * | 1980-10-31 | 1982-05-13 | Toshiba Corp | Picture information display device |
| US4542377A (en) * | 1982-12-27 | 1985-09-17 | International Business Machines Corporation | Rotatable display work station |
| JP2912765B2 (ja) * | 1992-05-20 | 1999-06-28 | 松下電送システム株式会社 | 表示システム |
| JPH0895551A (ja) * | 1994-09-28 | 1996-04-12 | Nikon Corp | 画像表示装置 |
| US5617113A (en) * | 1994-09-29 | 1997-04-01 | In Focus Systems, Inc. | Memory configuration for display information |
| US5734875A (en) * | 1996-02-05 | 1998-03-31 | Seiko Epson Corporation | Hardware that rotates an image for portrait-oriented display |
| JPH10143131A (ja) * | 1996-11-06 | 1998-05-29 | Toshiba Corp | 復号画像表示装置とその表示メモリ制御方法 |
| JP3776570B2 (ja) * | 1997-08-18 | 2006-05-17 | 富士写真フイルム株式会社 | 画像処理装置およびその処理方法 |
| US5973664A (en) * | 1998-03-19 | 1999-10-26 | Portrait Displays, Inc. | Parameterized image orientation for computer displays |
| US6380945B1 (en) * | 1998-11-09 | 2002-04-30 | Broadcom Corporation | Graphics display system with color look-up table loading mechanism |
| US6310986B2 (en) * | 1998-12-03 | 2001-10-30 | Oak Technology, Inc. | Image rotation assist circuitry and method |
| US6639603B1 (en) * | 1999-04-21 | 2003-10-28 | Linkup Systems Corporation | Hardware portrait mode support |
-
1999
- 1999-03-23 JP JP11077229A patent/JP2000276127A/ja active Pending
-
2000
- 2000-03-03 US US09/517,585 patent/US6819334B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013040860A (ja) * | 2011-08-17 | 2013-02-28 | Yokogawa Electric Corp | 波形表示回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6819334B1 (en) | 2004-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000276127A (ja) | 情報処理装置及び表示制御装置 | |
| US5781201A (en) | Method for providing improved graphics performance through atypical pixel storage in video memory | |
| JPH0348370A (ja) | メモリアクセス制御回路 | |
| JPH0731490B2 (ja) | コンピユータビデオグラフイツクシステム | |
| JPH09305373A (ja) | 表示制御装置 | |
| US6927776B2 (en) | Data transfer device and method | |
| JP2006301724A (ja) | メモリコントローラ、画像処理コントローラ及び電子機器 | |
| JPWO2008111396A1 (ja) | 半導体集積回路装置 | |
| JPH10333659A (ja) | メモリ制御方法及び装置 | |
| JPH113324A (ja) | メモリ内蔵のデータ処理装置及び処理システム | |
| JP2003122335A (ja) | 表示制御装置 | |
| JPH0683289A (ja) | 表示制御装置 | |
| JP4071225B2 (ja) | 転送回路 | |
| JP2966182B2 (ja) | 計算機システム | |
| KR20010050234A (ko) | 메모리(ｍｅｍ)와 결합한 데이터 처리용 디바이스 | |
| JPH05224866A (ja) | グラフィック情報処理システム | |
| JP3204297B2 (ja) | Ｄｍａ転送制御装置 | |
| JP2003131624A (ja) | 表示制御装置 | |
| JP2001273191A (ja) | コンピュータシステム | |
| JP2555325B2 (ja) | 表示装置 | |
| JPH0612368A (ja) | 高精細画像処理装置 | |
| JP5213394B2 (ja) | 画像転送装置 | |
| JPH1195975A (ja) | 表示装置 | |
| JPH0553548A (ja) | デイスプレイ制御装置 | |
| JPH09212134A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040212 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050215 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050406 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051025 |