JP2555325B2 - 表示装置 - Google Patents

表示装置

Info

Publication number
JP2555325B2
JP2555325B2 JP61202701A JP20270186A JP2555325B2 JP 2555325 B2 JP2555325 B2 JP 2555325B2 JP 61202701 A JP61202701 A JP 61202701A JP 20270186 A JP20270186 A JP 20270186A JP 2555325 B2 JP2555325 B2 JP 2555325B2
Authority
JP
Japan
Prior art keywords
display
information
storage means
register
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61202701A
Other languages
English (en)
Other versions
JPS6359624A (ja
Inventor
稔 野尻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP61202701A priority Critical patent/JP2555325B2/ja
Publication of JPS6359624A publication Critical patent/JPS6359624A/ja
Application granted granted Critical
Publication of JP2555325B2 publication Critical patent/JP2555325B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は同一表示画面内で複数の表示画面データ中の
任意の画面データを選択し、表示画面上の任意の位置に
表示する表示装置に関するものである。
[従来の技術] 従来この種のマルチウインド型の表示装置において、
複数画面の選択をし表示するには、表示装置に前置して
表示データの総括処理を行う中央処理装置側で、それぞ
れの画面データの管理、および画面の選択等の複雑な表
示制御処理を全て行い、表示データを表示装置に出力し
て表示していた。特にビツトマツプ型においては表示ド
ット毎の複雑な処理を行つていた。
[発明が解決しようとする問題点] 従つて、中央処理装置側で、ビット毎の表示データ処
理、複数画面の管理等を行う必要があるために、中央処
理装置において処理すべき負荷が著しく増大し、表示速
度が低下するという欠点があつた。
また、上述の表示データ処理を行うには、複雑なデー
タ処理プログラムを作成しなければならないという問題
もあつた。このため、メインメモリ中のこれに要するプ
ログラムの専有する記憶領域も多大なものが必要であつ
た。
[問題点を解決するための手段] 本発明は上述の問題点を除去することを目的として成
されたもので、上述の問題点を解決する一手段として本
実施例の以下の構成を備える。
即ち、情報を表示する表示手段と、該表示手段の1画
面分の表示情報の記憶容量を有する少なくとも2つの表
示情報記憶手段と、前記表示情報記憶手段のそれぞれに
表示情報を書き込む書き込み手段と、前記表示手段中の
表示位置毎に前記表示情報記憶手段のうちの1つを指定
する情報を記憶する指定情報記憶手段と、前記表示情報
記憶手段毎に書き込まれた表示情報の中から前記表示手
段へ表示する領域を指示する情報を記憶する記憶領域記
憶手段と、該記憶領域記憶手段で指示された指示情報を
表示すべき表示手段領域を指示する情報を記憶する表示
領域記憶手段と、これらの各記憶手段の記憶内容に従っ
て前記表示手段に選択した表示情報を表示する表示制御
手段とを備えることを特徴とする。
そして例えば、表示制御手段は指定情報記憶手段によ
り指定情報を読出し、該読出し情報に従つて記憶領域手
段及び表示領域記憶手段の対応する記憶情報を読出し
て、当該読出し情報に従つて対応する表示情報記憶手段
に記憶されている表示情報を読出し、表示手段に表示さ
せることを特徴とする。あるいは、記憶領域記憶手段及
び表示領域記憶手段は各領域の読出し開始位置情報を記
憶することを特徴とする。
[作用] 以上の構成において、表示制御手段は指定情報記憶手
段より指定情報を読出し、該読出し情報に従つて記憶領
域記憶手段及び表示領域記憶手段の対応する記憶情報を
読出して、当該読出し情報に従つて対応する表示情報記
憶手段に記憶されている表示情報を読出し、表示手段に
表示させる。
これにより中央処理装置等の処理負荷を軽減するとと
もに、複雑なビット毎の表示データ処理を行うプログラ
ムを作成する必要をなくした表示装置を提供することが
でき、簡単な構成でマルチウインドウの表示が行なえ、
特にスクロール等の表示内容の移動が、表示情報の表示
する位置を書き換えるのみで容易に行なえる。
[実施例] 以下、図面を参照して本発明に係る一実施例を詳細に
説明する。
第1図は本発明に係る一実施例のブロツク図であり、
図中1はインタフエース制御回路であり、インタフエー
ス制御回路1は中央処理装置等の表示情報供給源である
ホスト50との間のインタフエースを司どると共に、ホス
ト50よりの受信信号に従い、本実施例の各部へデータを
格納又は送出する。
2はCRT表示装置(以下「CRT」と称す)19の表示画面
分の表示画素毎の表示情報を記憶する表示メモリであ
り、表示メモリA〜表示メモリDの4画面分が備えられ
ている。3はCRT19の表示位置毎に表示すべき表示デー
タを、表示メモリA〜Dのうちのどの表示メモリより読
出すかを指示する指示データを記憶する指示データメモ
リであり、log2(表示データ画面)、即ち、本実施例に
おいては2画面分の記憶容量を備えている。4はXhtレ
ジスタ、5はYhtレジスタであり、CRT19のどの表示位置
より表示メモリA〜Dのいずれかを選択して表示するの
かを指示する、X方向、Y方向データを保持するレジス
タである。また6はXutレジスタ、7はYutレジスタであ
り、表示メモリA〜DのうちCRT19へ表示すべき表示情
報記憶領域の先頭アドレス位置を指示する、X方向、Y
方向データを保持するレジスタである。
これらのレジスタ群(指定レジスタ群)4〜7は表示
データA〜Dの各4画面分に対応するA〜Dの4つづつ
備えられている。
8はクロツク発生回路であり、CRT19の走査速度に対
応したクロツク信号を発生する。9は主走査カウンタ、
10は副走査カウンタであり、CRT19の表示走査位置を示
している。11は主走査カウンタ9、副走査カウンタ10の
内容よりCRT19の表示状態を検知し、Xu、Yu、Xh、Yh、D
IXの各表示レジスタ群(12〜15)に、指定レジスタ群4
〜7の保持内容を選択して格納する表示位置制御回路、
12はXuレジスタ、13はYuレジスタでありCRT19の現在の
表示位置の表示データをどの表示メモリより読出してく
るのかを指定する。X方向、Y方向データを保持してい
る。また、14はXhレジスタ、15はYhレジスタであり、CR
T19に表示中の、Xuレジスタ12、Yuレジスタ13で特定さ
れる表示メモリ2中の表示データ記憶領域の先頭の、X
方向、Y方向のアドレスデータを保持している。また15
はDIXレジスタであり、指示データメモリ3のCRT19の現
在の表示位置に対応するアドレスの記憶情報を保持する
ものである。
17は主走査カウンタ9、副走査カウンタ10の内容に従
つて表示レジスタ群12〜16の値を参照し、表示メモリ2
中のCRT19の現在の表示位置に表示すべき表示データを
読出し、表示制御回路18に送出する読出制御回路、18は
読出制御回路17よりの表示データを主走査カウンタ9、
副走査カウンタ10の内容により特定されるCRT19の表示
位置に表示制御する表示制御回路である。
また、20はデータバス22とのデータの読み/書き制御
のための制御信号線(r/w),21はアドレスバス(AB)、
22はデータバス(DB)である。
以上の構成を備える本実施例の表示制御を、第2図、
及び第3図のフローチヤートを参照して以下に説明す
る。
第2図は主に本実施例のインタフエース制御部1にお
ける制御フローチヤートであり、第3図は主に表示位置
制御回路11、読出制御回路17における表示制御フローチ
ヤートである。
CRT19への表示は、まず第2図ステツプS1に示す如
く、ホスト50は表示メモリ2にCRT19へ表示すべき表示
データをインタフエース制御回路1に送り、インタフエ
ース制御回路1はこの表示データを指定された表示メモ
リA〜Dのいずれかに格納する。続いてステツプS2でCR
T19に表示すべき表示メモリ2内の読出開始位置を指定
する。インタフエース制御回路1ではステツプS3でこの
データをXutレジスタ6及びYutレジスタ7にセットす
る。そして、次のステツプS4でホスト50よりCRT19の表
示画面上の選択すべき表示メモリの指定情報を送つてく
る。このためインタフエース制御回路1ではステツプS5
でこの表示画面の指定情報を指定データメモリ3に格納
する。このホスト50よりの指定は、ビット単位で送られ
てきた場合にはこのデータをそのまま指示データメモリ
3に格納し、領域指定の時にはインタフエース制御回路
1でビット単位のビツトマツプデータに変換してから格
納する。そしてインタフエース制御回路1はステツプS6
でこの指示データより表示メモリ2内の表示データの読
出し開始位置を算出し、ステツプS7でこの算出位置デー
タをXhtレジスタ4、Yhtレジスタ5に格納する。これで
表示準備が完了したため、ステツプS8で表示処理を実行
し、ステツプS9でホストよりの表示内容変更要求のある
場合にはステツプS1よりの表示内字変更を行う。なお、
以後はステツプS1〜ステツプS7のうち、変更する必要の
ある処理のみ変更処理を行う。
たとえば、CRT19への表示位置の一部変更のみの場合
には、ステツプS4〜S7のみを、表示メモリ2のうちの1
つの表示データ領域内の表示データのみを変える場合に
はステツプS2、S3のみを実行すればよい。
この時の表示メモリA〜Dへの表示データ格納状態の
簡略図を第4図(A)〜(D)に示す。
第4図(A)が表示メモリA、第4図(B)が表示メ
モリB、第4図(C)が表示メモリc、第4図(D)が
表示メモリDを示している。ここでは簡略のため、メモ
リをX方向0〜4、y方向0〜4の合計25画素分のみ示
している。
各画面は本来“1",“0"の値が格納されているが、説
明の明確化のため、表示メモリAは記憶内容として
“A"、表示メモリBは“B"、表示メモリCは“C"表示メ
モリDは“D"の値で示している。ここで斜線で示す領域
が、CRT19へ表示すべき表示領域を示している。
そして表示データメモリ3の記憶例を第5図に示し、
第5図中“0"は表示メモリA、“1"は表示メモリB、
“2"は表示メモリC、“3"は表示メモリDがそれぞれ指
定されていることを示している。指示データメモリ3が
第5図に示す内容であり、表示メモリ2の第4図(A)
〜(D)に示す斜線部分が表示領域である場合の指定レ
ジスタ群4〜7の記憶内容を第6図(A)〜(D)に示
す。指示データメモリ3により指示されたCRT19の表示
画面上の表示領域の先頭を示す位置は表示メモリAがX
方向“3"、Y方向“0"より、表示メモリBがX方向
“1"、Y方向“1"より、表示メモリCがX方向“0"、Y
方向“3"より、表示メモリDがX方向“0"、Y方向“0"
からであり、Xhtレジスタ4、Yhtレジスタ5の内容は第
6図(A)、(B)に示す様になる。
同様に各表示メモリ2の表示すべき表示データ領域が
第4図(A)〜(D)に斜線で示す領域であれば、表示
開始位置は、表示メモリAがX方向“2"、Y方向“2"、
表示メモリBがX方向“0"、Y方向“1"、表示メモリC
がX方向“0"、Y方向“1"、表示メモリDがX方向
“2"、Y方向“2"であり、Xutレジスタ6及びYutレジス
タ7の内容は第6(C)、(D)に示す様になる。
次にステツプS8の表示処理の制御を第3図のフローチ
ヤートを参照して説明する。
まず、ステツプS20において、表示位置制御回路11は
主走査カウンタ9及び副走査カウンタ10のカウンタ値、
即ち、CRT19の表示画面上の現在(又はこれから)の表
示位置を読込む。そして次のステツプS21で指示データ
メモリ3中の表示位置対応アドレスよりデータを読み出
してくる。今、主走査カウンタ9が“3"、副走査カウン
タが“2"の場合を例とすると、指示データメモリ3の内
容は第5図に○で示す位置であり、ここには“1"が格納
されており、表示メモリBが選択されていることにな
る。
次のステツプS22では、前回に読み出した指示データ
メモリ3の内容と同一の表示メモリデータか否かを調べ
る。ここで前回と同一の場合にはステツプS25に進む。
ここで前回と異なるデータである場合にはこの指示デ
ータメモリ3の内容をDIXレジスタ16に書込む。そして
続くステツプS24で指示された表示メモリに対応する位
置指示レジスタ4〜7の値を表示レジスタ群にセットす
る。
ここで、第5図に示す指示データメモリ2の(3,2)
が選択された時には、表示メモリBが指示されており、
位置指定レジスタXht4、Yht5,Xut6,Yut7の各レジスタの
対応する値は(1,1,0,1)である。
このため、表示位置制御回路11は、この(1,1,0,1)
を表示レジスタ群のXh14、Yh15、Xu12、Yu13の各レジス
タにセットする。そして続くステツプS25で読出制御回
路17はこの表示レジスタ群12〜15の値より表示メモリ2
中の読出しアドレス位置を算出する。
これは(現在の表示位置)−(表示開始位置)+(読
出開始位置) 即ち、(主走査カウンタ9又は副走査カウンタ10の値)
−(Xhレジスタ14又はYhレジスタ15の値)+(Xuレジス
タ12又はYuレジスタ13の値) の計算により算出する。
上述の例では X方向:(主走査カウンタ値)−(Xhレジスタ値)+Xu
レジスタ値) =3−1+0=2 Y方向:(副走査カウンタ値)−(Yhレジスタ値)+Yu
レジスタ値) =2−1+1=2 となり、表示メモリBの(X,Y)=(2,2)即ち、第4図
(B)に○で示す位置のアドレスを算出する。
そしてステツプS26に進み、ステツプS25で算出した表
示メモリ2のアドレスより表示データを読み出し、次の
ステツプS26でこれをCRT19に表示しリターンする。
そして主走査カウンタ9、副走査カウンタ10の内容の
変化時に再びステツプS20に進み、次の表示データの読
出し及び表示を行う。
この様にしてCRT19に表示された例を第7図に示す。
以上説明した様に本実施例によれば、ホスト50は単に
表示データ及び表示位置を一度表示装置に出力するのみ
で、後は表示装置の制御で当該表示装置の表示画面上を
分割して複数の表示データを表示できる。
なお以上の説明においては表示器19としてCRT表示器
を用いるようにしたが、代りにLCD表示器など他の表示
器を使用し得る事は勿論である。
また本実施例では4画面分の表示メモリを備えい、4
画面の分割表示を可能としたが、表示メモリ2、指示デ
ータメモリ3及び位置指定レジスタ群4〜7の構成を変
えることにより、任意の画面数での表示制御が行える。
例えば2画面制御の場合には上記を構成を1/2とする
ことができる。
以上の説明から明らかなように、本実施例によれば、
一般にマウチウインドウと呼ばれる処理を行なうのに、
ホスト側では簡単な値を表示装置にセットするだけで、
あとは自動的に表示装置側で表示制御を行うことができ
るため、複雑なマウチウインドウ表示処理を極めて簡単
に行う事ができるという格別の効果が得られる。
[発明の効果] 以上説明した様に本発明によれば、簡単な構成を備え
るのみでいわゆるマルチウインド表示制御が表示装置で
自動的に行なうことができ、特にスクロール等の表示内
容の移動が、表示情報の表示する位置を書き換えるのみ
で容易に行なえる。
【図面の簡単な説明】
第1図は本発明に係る一実施例のブロツク図、 第2図、第3図は本実施例の表示制御フローチヤート、 第4図(A)〜(D)は本実施例の表示メモリの記憶例
を示す図、 第5図は本実施例の指示データメモリの記憶例を示す
図、 第6図(A)〜(D)は本実施例の位置指定レジスタの
内容例を示す図、 第7図はCRTへの表示例を示す図である。 図中、1……インタフエース、2……表示メモリ、3…
…指示データメモリ、4……Xhtレジスタ、5……Yhtレ
ジスタ、6……Xutレジスタ、7……Yutレジスタ、9…
…主走査カウンタ、10……副走査カウンタ、11……表示
位置制御回路、12……Xuレジスタ、13……Yuレジスタ、
14Xhレジスタ、15……Yuレジスタ、16……DIXレジス
タ、17……読出制御回路、18……表示制御回路、19……
CRTである。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】情報を表示する表示手段と、 該表示手段の1画面分の表示情報の記憶容量を有する少
    なくとも2つの表示情報記憶手段と、 前記表示情報記憶手段のそれぞれに表示情報を書き込む
    書き込み手段と、 前記表示手段中の表示位置毎に前記表示情報記憶手段の
    うちの1つを指定する情報を記憶する指定情報記憶手段
    と、 前記表示情報記憶手段毎に書き込まれた表示情報の中か
    ら前記表示手段へ表示する領域を指示する情報を記憶す
    る記憶領域記憶手段と、 該記憶領域記憶手段で指示された指示情報を表示すべき
    表示手段領域を指示する情報を記憶する表示領域記憶手
    段と、 これらの各記憶手段の記憶内容に従って前記表示手段に
    選択した表示情報を表示する表示制御手段とを備えるこ
    とを特徴とする表示装置。
  2. 【請求項2】表示制御手段は指定情報記憶手段により指
    定情報を読出し、該読出し情報に従つて記憶領域手段及
    び表示領域記憶手段の対応する記憶情報を読出して、当
    該読出し情報に従つて対応する表示情報記憶手段に記憶
    されている表示情報を読出し、表示手段に表示させるこ
    とを特徴とする特許請求の範囲第1項に記載の表示装
    置。
  3. 【請求項3】記憶領域記憶手段及び表示領域記憶手段は
    各領域の読出し開始位置情報を記憶することを特徴とす
    る特許請求の範囲第1項又は第2項に記載の表示装置。
JP61202701A 1986-08-30 1986-08-30 表示装置 Expired - Fee Related JP2555325B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61202701A JP2555325B2 (ja) 1986-08-30 1986-08-30 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61202701A JP2555325B2 (ja) 1986-08-30 1986-08-30 表示装置

Publications (2)

Publication Number Publication Date
JPS6359624A JPS6359624A (ja) 1988-03-15
JP2555325B2 true JP2555325B2 (ja) 1996-11-20

Family

ID=16461723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61202701A Expired - Fee Related JP2555325B2 (ja) 1986-08-30 1986-08-30 表示装置

Country Status (1)

Country Link
JP (1) JP2555325B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5990887A (ja) * 1982-11-16 1984-05-25 日本電気株式会社 ビツトマツプメモリ装置
JPS61143835A (ja) * 1984-12-15 1986-07-01 Fujitsu Ltd デ−タ表示方式
JPH087568B2 (ja) * 1985-05-31 1996-01-29 キヤノン株式会社 表示制御装置

Also Published As

Publication number Publication date
JPS6359624A (ja) 1988-03-15

Similar Documents

Publication Publication Date Title
JP2001195230A (ja) 描画処理システム、及び描画演算を行う半導体集積回路
JPH0141994B2 (ja)
EP0752694B1 (en) Method for quickly painting and copying shallow pixels on a deep frame buffer
JP2555325B2 (ja) 表示装置
US8358315B2 (en) Method and apparatus for mirroring frame
US5895502A (en) Data writing and reading method for a frame memory having a plurality of memory portions each having a plurality of banks
JPH06149533A (ja) 表示領域外セグメントの描画処理を削減したセグメント高速描画方式
JPS63245716A (ja) マルチウインドウ表示装置
JPH0361199B2 (ja)
JPS62127790A (ja) マルチウインドウ表示制御方式
JP3124166B2 (ja) Vramの表示アドレス演算回路
JP2641932B2 (ja) フレームメモリのアクセス方式
JPS60129786A (ja) 画像メモリ装置
JP2000231473A (ja) 表示制御装置および表示装置へのデータ転送方法
JPS59180584A (ja) 画面表示制御装置
JPS5971086A (ja) Crtデイスプレイ装置
JPS59219784A (ja) 大仮想画面の表示制御装置
JPH06223577A (ja) Sram
JPH10268855A (ja) 画面分割表示装置
JPH0233622A (ja) ディスプレイ制御装置
JPS5924427B2 (ja) 表示装置
JPS61143835A (ja) デ−タ表示方式
JPH0227677B2 (ja)
JPH0553548A (ja) デイスプレイ制御装置
JPS63267993A (ja) 表示制御方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees