JPS5990887A - ビツトマツプメモリ装置 - Google Patents
ビツトマツプメモリ装置Info
- Publication number
- JPS5990887A JPS5990887A JP57200576A JP20057682A JPS5990887A JP S5990887 A JPS5990887 A JP S5990887A JP 57200576 A JP57200576 A JP 57200576A JP 20057682 A JP20057682 A JP 20057682A JP S5990887 A JPS5990887 A JP S5990887A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- layer
- pixel
- window
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はラスクスキャンタイプディスプレイ用のビット
マツプメモリ装置に関し、特に画面を複数の表示部に分
割して用いるマルチウィンド°つ型ディスプレイ用ビッ
トマツプメモリ装置に関する。
マツプメモリ装置に関し、特に画面を複数の表示部に分
割して用いるマルチウィンド°つ型ディスプレイ用ビッ
トマツプメモリ装置に関する。
マルチウィンドウ方式の表示に於て、ウィンド。
つがオーバーラツプした場合には、ウィンド°つ相互間
に、２枚の紙を重ねたと同様、上下の関係が生じ、′下
やウィンドウのオーバーラツプした部分はてスフオフさ
れる。最も基本的なピッ）−ｒツブメモリに於て社、マ
ースフオフされる部分の情報を、１上“のウィンドウの
情報とおきかえることによって、かかる表示を実現する
のが普通である。
に、２枚の紙を重ねたと同様、上下の関係が生じ、′下
やウィンドウのオーバーラツプした部分はてスフオフさ
れる。最も基本的なピッ）−ｒツブメモリに於て社、マ
ースフオフされる部分の情報を、１上“のウィンドウの
情報とおきかえることによって、かかる表示を実現する
のが普通である。
この場合、マスクオフされた部分の情報はピットｉツブ
メモリから失われるので、当該領域をマスクオンしてい
た１上′のウィンドウがとり除かれた時には、同領域の
図形を再作成、再書込するのが一般的でおる。しかし、
計算機内にデータ構造としてたくわえられた全図形情報
をビットパターンの形に変換するには、相当の計算量と
時間を要す。
メモリから失われるので、当該領域をマスクオンしてい
た１上′のウィンドウがとり除かれた時には、同領域の
図形を再作成、再書込するのが一般的でおる。しかし、
計算機内にデータ構造としてたくわえられた全図形情報
をビットパターンの形に変換するには、相当の計算量と
時間を要す。
処理の節約の為にはマスクオンされた部分の情報をも、
ビットマツプメモリ内に保存しておくことが好ましい。
ビットマツプメモリ内に保存しておくことが好ましい。
この目的に対して、多層ビットマツプメモリを持つ装置
が開発されている。かかる装置に於ては、複数層のいず
れの情報を表示するかは、各層の優先度指定に従って定
められる。たとえば、最高優先度を有する層のビットが
０”の場合は白、１．ｌ”の場合は黒をディスプレイの
対応する点に表示させることが出来る。しかしながら、
この方式では、下層ビットマーノブメモリの内容は全く
表示されず結局、オーバーラツプしたマルチウィンドウ
には便えない。オーバーラツプしたウィンドウに対応す
る為には、白、黒の他に透明（よ）低い優先度のビット
マツプの情報を表示）を表わす必要があシ、結局、各層
を一ドツト表示点（ビクセル）毎に２ビツトで構成する
必要がある。すなわち、サポートするウィンドウ数の２
倍の層が必要となシ。
が開発されている。かかる装置に於ては、複数層のいず
れの情報を表示するかは、各層の優先度指定に従って定
められる。たとえば、最高優先度を有する層のビットが
０”の場合は白、１．ｌ”の場合は黒をディスプレイの
対応する点に表示させることが出来る。しかしながら、
この方式では、下層ビットマーノブメモリの内容は全く
表示されず結局、オーバーラツプしたマルチウィンドウ
には便えない。オーバーラツプしたウィンドウに対応す
る為には、白、黒の他に透明（よ）低い優先度のビット
マツプの情報を表示）を表わす必要があシ、結局、各層
を一ドツト表示点（ビクセル）毎に２ビツトで構成する
必要がある。すなわち、サポートするウィンドウ数の２
倍の層が必要となシ。
最大ウィンドウ数が数十個に及ぶと必要とするメモリ右
ｔはイｆ４当に大きなものとなる。このため、よ！フ少
いメモリ量で同様の効果を持つピットマ・Ｉブメモリが
要求されている。
ｔはイｆ４当に大きなものとなる。このため、よ！フ少
いメモリ量で同様の効果を持つピットマ・Ｉブメモリが
要求されている。
本発明の目的は少い各層で１等価的に透明、白、黒の３
値データを扱うことのできる多層ビットマツプメモリ装
置を提供することにある。
値データを扱うことのできる多層ビットマツプメモリ装
置を提供することにある。
本発明によればラスタスキャンディスプレイ用ビットマ
ツプメモリ装置であって、初数層のピットマツプメモリ
の他に、該複数層ビットマツプメモリの第何層を表示デ
ータとし′Ｃ使用するかを示す層カウンタを各ビクセル
毎に有するビットマツプメモリ装置を得ることができる
。
ツプメモリ装置であって、初数層のピットマツプメモリ
の他に、該複数層ビットマツプメモリの第何層を表示デ
ータとし′Ｃ使用するかを示す層カウンタを各ビクセル
毎に有するビットマツプメモリ装置を得ることができる
。
本発明によるビットマツプメモリ装置にたては、従来の
３層ビットマツプメモリに加えて、各ビクセル毎にｔａ
ｆｌＨビットから成る表示層カウンタメモリを付加する
ことによって、多重ウィンドウを効果的に扱え、２層層
を必要とした従来の方式に比べて少いメモリ量で装置を
実現することができる。
３層ビットマツプメモリに加えて、各ビクセル毎にｔａ
ｆｌＨビットから成る表示層カウンタメモリを付加する
ことによって、多重ウィンドウを効果的に扱え、２層層
を必要とした従来の方式に比べて少いメモリ量で装置を
実現することができる。
以下に本発明の動作原理を説明する。本発明による装置
においては、各ビクセルの第１番目のビ、トメモリの集
合体である第１層ビクセルメモリが第１のウィンドウに
、第２番目のビットメモリの集合体である第２層ビクセ
ルメモリが第２のウィンドウに、以下同様に第ｎのウィ
ンドウに至る計へ個のウィンドウ用に用いられる、計ｎ
層のビクセルメモリがある。さらに各ビクセル毎にＬｏ
ｆｔｎビットの層カウンタがあり、このカウンタは当該
ビクセルに於て、前記第１乃至第ｎのいずれの層のピク
セルメモリの内容を表示するかを示している。いま、第
１ウインドウの上に部分的にオーバーラツプして第２ウ
インドウが設けられ、この上にさらに部分的にオーバー
ラツプして第３ウインドウが設けられている状態を考え
る。瘤単の為に、−次元の画面を考えると、かかる状況
は第１図（ａｔのように示される。同図に於て、ビクセ
ル軸上の数字０至乃９はビクセルの番号であり、１１乃
至１３は、前記第１乃至第３のウィンドウである。
においては、各ビクセルの第１番目のビ、トメモリの集
合体である第１層ビクセルメモリが第１のウィンドウに
、第２番目のビットメモリの集合体である第２層ビクセ
ルメモリが第２のウィンドウに、以下同様に第ｎのウィ
ンドウに至る計へ個のウィンドウ用に用いられる、計ｎ
層のビクセルメモリがある。さらに各ビクセル毎にＬｏ
ｆｔｎビットの層カウンタがあり、このカウンタは当該
ビクセルに於て、前記第１乃至第ｎのいずれの層のピク
セルメモリの内容を表示するかを示している。いま、第
１ウインドウの上に部分的にオーバーラツプして第２ウ
インドウが設けられ、この上にさらに部分的にオーバー
ラツプして第３ウインドウが設けられている状態を考え
る。瘤単の為に、−次元の画面を考えると、かかる状況
は第１図（ａｔのように示される。同図に於て、ビクセ
ル軸上の数字０至乃９はビクセルの番号であり、１１乃
至１３は、前記第１乃至第３のウィンドウである。
また１０はこの状況におけるディスプレイ表示の状態を
示し、１０乃至１３に於て、黒の部分は黒点を、白抜き
の部分は白点を示している。
示し、１０乃至１３に於て、黒の部分は黒点を、白抜き
の部分は白点を示している。
さて、この状況は、第１図（ｂ）に示す３層のビットマ
ツプメモリ、層カウンタの内容によって表わさ才１てい
る。すなわち、第１より第５ビクセルまでは、層カウン
タメモリの内容３０は２で、第２層ビクセルメモリの内
容３２を、第６乃至第８ピクセルは層カウンタメモリの
内容３０は３であって、第３層ピクセルメモリの内容３
３を、さらに第０及び第９ピクセルは層カウンタメモリ
の内容３０が１であり第１層ビクセルメモリの内容３１
を、それぞれ画面表示に用いることを示している。各ビ
クセル毎に設けられた層カウンタの内容によって定めら
れた層のビクセルメモリを表示データとして用いること
によって、等節約に他のビクセルメモリはｒ吋であるこ
とになる。
ツプメモリ、層カウンタの内容によって表わさ才１てい
る。すなわち、第１より第５ビクセルまでは、層カウン
タメモリの内容３０は２で、第２層ビクセルメモリの内
容３２を、第６乃至第８ピクセルは層カウンタメモリの
内容３０は３であって、第３層ピクセルメモリの内容３
３を、さらに第０及び第９ピクセルは層カウンタメモリ
の内容３０が１であり第１層ビクセルメモリの内容３１
を、それぞれ画面表示に用いることを示している。各ビ
クセル毎に設けられた層カウンタの内容によって定めら
れた層のビクセルメモリを表示データとして用いること
によって、等節約に他のビクセルメモリはｒ吋であるこ
とになる。
以下に図面を用いて本発明の一実施例について詳しく説
明する。第２図は本実施例の全体を示すプＰ＋／り図で
あるが、新たなウィンドウの生成（積み重ね）、任意の
ウィンドウの消去を効率よく行う為に、制御回路１００
が設けられ、また第３図はビットマツプメモリ部の詳細
を示すグルツク図であり第１乃至第ｎのビクセルメモリ
局は、当該層のウィンドウの範囲を示す座標値を格納す
るエリアを余分に持っている。初期状態において、ピク
セルメモリ層２０１′乃至２０１〕及び層カウンタメモ
リ２１の内容はすべてＯである。本実施例においては、
すべての書込指令は工１０バス２０５を通じてＣＰＵよ
り成されるものとする。
明する。第２図は本実施例の全体を示すプＰ＋／り図で
あるが、新たなウィンドウの生成（積み重ね）、任意の
ウィンドウの消去を効率よく行う為に、制御回路１００
が設けられ、また第３図はビットマツプメモリ部の詳細
を示すグルツク図であり第１乃至第ｎのビクセルメモリ
局は、当該層のウィンドウの範囲を示す座標値を格納す
るエリアを余分に持っている。初期状態において、ピク
セルメモリ層２０１′乃至２０１〕及び層カウンタメモ
リ２１の内容はすべてＯである。本実施例においては、
すべての書込指令は工１０バス２０５を通じてＣＰＵよ
り成されるものとする。
以下、第１図（ａ）のウィンドウ１１．１２の書込が終
了しているものと仮定して説明を行う。またウィンドウ
１１．１２．１３はそれぞれビクセルメモリ［２０，。
了しているものと仮定して説明を行う。またウィンドウ
１１．１２．１３はそれぞれビクセルメモリ［２０，。
２０＊、２０ｍ、に書込まれるものとする。
（１） ウィンドウ１３の追加
ＣＩ）Ｕは、Ｉ１０バス２０５を通じ、制御装置１００
にウィンドウ１３の使用するビクセル座標範囲を通知す
る。制御装置１００は空きビクセルメモリ層１３を見つ
け、当該ビクセルメモリ層番号（３）を最高優先順位と
して登録する。従ってこの時点で優先ｌ１ｊｌｔ位は高
い方から、３．２．１のビクセルメモリ層である。
にウィンドウ１３の使用するビクセル座標範囲を通知す
る。制御装置１００は空きビクセルメモリ層１３を見つ
け、当該ビクセルメモリ層番号（３）を最高優先順位と
して登録する。従ってこの時点で優先ｌ１ｊｌｔ位は高
い方から、３．２．１のビクセルメモリ層である。
次いで制御装置１００はビクセルメモリ層２０１の一部
に、ウィンドウの座標範位（６〜８）を記録データ入力
デーク線３００に第６ビクセルに対応するｊ−カウンタ
メモリのアドレスを３０１に乗せ、そして前記メモリ層
番号をカウント線３０２に乗せ、書込（Ｎ号ｌｌＭ２Ｏ
２を７クテイベイトして書込を行う。
に、ウィンドウの座標範位（６〜８）を記録データ入力
デーク線３００に第６ビクセルに対応するｊ−カウンタ
メモリのアドレスを３０１に乗せ、そして前記メモリ層
番号をカウント線３０２に乗せ、書込（Ｎ号ｌｌＭ２Ｏ
２を７クテイベイトして書込を行う。
この結呈第１図（ｂｌの第３ピクセルメモリ、吃の内容
３３の第６ピクセルに対応する部分の値はｌとなり、層
カウンタメモリの内容３０の第６ピ〃セル部分の値は３
となる。以下回灯に第８ピクセルまで書込を行う。
３３の第６ピクセルに対応する部分の値はｌとなり、層
カウンタメモリの内容３０の第６ピ〃セル部分の値は３
となる。以下回灯に第８ピクセルまで書込を行う。
（２） ディスプレイ枦５出し
ディスプレイコントローラ４００は定められたタイミン
グでＴＶソリ−アドレスバスにビクセル怖月を乗せ、ピ
クセルメモリ２０．乃至２０ｎ及び層カウンタメモリ２
１の対応するデータが読み出される。
グでＴＶソリ−アドレスバスにビクセル怖月を乗せ、ピ
クセルメモリ２０．乃至２０ｎ及び層カウンタメモリ２
１の対応するデータが読み出される。
読み出されたデータはマルチプレクサ９０に与えられ、
層カウント２０３によって選ばれたデータのみデータ紳
２０４を通じてディスプレイコントルーラ４００に送ら
れる。それ故第１図においてビクセル５がアクセスされ
た時は第２層ピクセルメモリの対応する内容０が、ビク
セル８がアクセスされた時は、第３層ビクセルメモリの
対応する内容ｌが読み出される。
層カウント２０３によって選ばれたデータのみデータ紳
２０４を通じてディスプレイコントルーラ４００に送ら
れる。それ故第１図においてビクセル５がアクセスされ
た時は第２層ピクセルメモリの対応する内容０が、ビク
セル８がアクセスされた時は、第３層ビクセルメモリの
対応する内容ｌが読み出される。
（３） ウィンドウの削除
ＣＰＵはウィンドウ１２すなわち第２ビクセルメモシ層
２０！のウィンドウ削除の指示を送り出す。制御回路１
００は力計ピクセルメモリ層に指定された座標範囲のル
Ｊカウンタ２１の内容を順次読み出し、その内７′ｆが
削除されるべきウィンドウに等しい場１′Ｊには、これ
を、ｒクピクセルメモリ層に次ぐ優先順も！のビクセル
メモリ層番号（この場合°１つにおきかえる。しかる技
上記層カウンクの変更した部分について、当該ビクセル
がビクセルメモリＦ（このｊ−＠ば°’：”）の宸標範
門外であるかｒ■べ、そうであれば、該層カウンタの内
容をさらに低い優先順位のビクセルメモリ層番号におき
かえる。この動作は、４２低便先順位のビクセルメモリ
が番号に到達するまでくり返される。しかる後に、制御
回路１００は削除すべきウィンドウに対応するビクセル
メモリ層番号（ここでは９２”）を優先順位登録からは
ずす。
２０！のウィンドウ削除の指示を送り出す。制御回路１
００は力計ピクセルメモリ層に指定された座標範囲のル
Ｊカウンタ２１の内容を順次読み出し、その内７′ｆが
削除されるべきウィンドウに等しい場１′Ｊには、これ
を、ｒクピクセルメモリ層に次ぐ優先順も！のビクセル
メモリ層番号（この場合°１つにおきかえる。しかる技
上記層カウンクの変更した部分について、当該ビクセル
がビクセルメモリＦ（このｊ−＠ば°’：”）の宸標範
門外であるかｒ■べ、そうであれば、該層カウンタの内
容をさらに低い優先順位のビクセルメモリ層番号におき
かえる。この動作は、４２低便先順位のビクセルメモリ
が番号に到達するまでくり返される。しかる後に、制御
回路１００は削除すべきウィンドウに対応するビクセル
メモリ層番号（ここでは９２”）を優先順位登録からは
ずす。
かくして、亮２ビクセルメモ’） ＦＧＡ ２０ｔには
ウィンドウ１２の情報を残したまま、ディスプレイ画面
からは、つ、イントウ１２を消去することができる。
ウィンドウ１２の情報を残したまま、ディスプレイ画面
からは、つ、イントウ１２を消去することができる。
こ１１によって後程、ウィンドウ】２が必要になｔｔｉ
−ｘ任意の表示優先順位でこれを表示することができる
。
−ｘ任意の表示優先順位でこれを表示することができる
。
第１図（ａ）、（ｂ）は本発明の！！；Ｊ作Ｄ、理の訝
りｔＪ 図、第２図は本発明の実施例の全体２．示すブ
ロツクじで１、第３図はビットマーノブメモリａ１！の
Ｒイー：ｊを示すプロ・ツク図である。 １０ ディスプレイ表示 １１〜１２ ウィンドウの内容 ２０１〜２０ｎ第１乃至第ｎビクセルメモリ層２１
服カウントメモリ ３０ 層カウンタメモリの内容 ３１〜３４ 第１乃至第３ピクセルメモリＩＧの内容
９０ マルチプレクサ １００ 制御回路 ２００ ピッＹマ、ツブメモリ９ｆ’１２０１アド
レスバス ２０２ 書込信号線 ２０３ 層ノＪウント ２０４ データ線 ２０５ Ｉ１０バス ２０６ ’Ｉ’Ｖリードアドレスバス３００
人力データ線 ３０１ カウンタアドレスバス ３０２ カウント線 ４００ ナイスプレイコントローラ代戸人雑十内匣
τ 晋 １缶 １ トｄ （ｔ７．ン ’８ ｔ ｍ ｔｂン 四日］■■＝う■ （：Ｎ２３４５４７８９ ヒ・７セ）し第２回 第３図
りｔＪ 図、第２図は本発明の実施例の全体２．示すブ
ロツクじで１、第３図はビットマーノブメモリａ１！の
Ｒイー：ｊを示すプロ・ツク図である。 １０ ディスプレイ表示 １１〜１２ ウィンドウの内容 ２０１〜２０ｎ第１乃至第ｎビクセルメモリ層２１
服カウントメモリ ３０ 層カウンタメモリの内容 ３１〜３４ 第１乃至第３ピクセルメモリＩＧの内容
９０ マルチプレクサ １００ 制御回路 ２００ ピッＹマ、ツブメモリ９ｆ’１２０１アド
レスバス ２０２ 書込信号線 ２０３ 層ノＪウント ２０４ データ線 ２０５ Ｉ１０バス ２０６ ’Ｉ’Ｖリードアドレスバス３００
人力データ線 ３０１ カウンタアドレスバス ３０２ カウント線 ４００ ナイスプレイコントローラ代戸人雑十内匣
τ 晋 １缶 １ トｄ （ｔ７．ン ’８ ｔ ｍ ｔｂン 四日］■■＝う■ （：Ｎ２３４５４７８９ ヒ・７セ）し第２回 第３図
Claims (1)
- ラスクスキャンディスプレイ用ビットマツプメモリ装置
であって、複数層のビットマツプメモリと、該複数層ビ
ットマツプメモリの第何層を表示データとして使用する
かを示す層カウンタを各ピクセル毎に有することを特徴
とするビットマツプメモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57200576A JPS5990887A (ja) | 1982-11-16 | 1982-11-16 | ビツトマツプメモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57200576A JPS5990887A (ja) | 1982-11-16 | 1982-11-16 | ビツトマツプメモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5990887A true JPS5990887A (ja) | 1984-05-25 |
Family
ID=16426628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57200576A Pending JPS5990887A (ja) | 1982-11-16 | 1982-11-16 | ビツトマツプメモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5990887A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61258289A (ja) * | 1985-05-13 | 1986-11-15 | キヤノン株式会社 | 画像処理装置 |
| JPS6314229A (ja) * | 1986-07-03 | 1988-01-21 | Toshiba Corp | オブジエクト選択方式 |
| JPS6359624A (ja) * | 1986-08-30 | 1988-03-15 | Canon Inc | 表示装置 |
-
1982
- 1982-11-16 JP JP57200576A patent/JPS5990887A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61258289A (ja) * | 1985-05-13 | 1986-11-15 | キヤノン株式会社 | 画像処理装置 |
| JPS6314229A (ja) * | 1986-07-03 | 1988-01-21 | Toshiba Corp | オブジエクト選択方式 |
| JPS6359624A (ja) * | 1986-08-30 | 1988-03-15 | Canon Inc | 表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6318227B2 (ja) | ||
| JPH0431154B2 (ja) | ||
| JP3611333B2 (ja) | メモリアクセス装置 | |
| JPS5952286A (ja) | ビデオｒａｍ書込み制御方式 | |
| JPS5990887A (ja) | ビツトマツプメモリ装置 | |
| JPS5926031B2 (ja) | 記憶素子 | |
| JPS592079A (ja) | 画像記憶装置 | |
| JPS5855584B2 (ja) | 記憶装置 | |
| TW397960B (en) | A memory with optimized memory space and wide data input/output and systems and methods using the same | |
| JPS5960488A (ja) | カラ−グラフイツクメモリのデ−タ書き込み装置 | |
| JPS6037930B2 (ja) | 情報記憶装置 | |
| JPS59136783A (ja) | マルチウインドウビツトマツプデイスプレイ装置 | |
| JPS6067990A (ja) | 密度変換機能を有する画情報処理装置 | |
| JPS6226548A (ja) | メモリ制御装置 | |
| JPS5840755B2 (ja) | 表示制御方式 | |
| JP3077351B2 (ja) | データ表示方法 | |
| JPS5926787A (ja) | ラスタ走査形表示装置の画面メモリ制御方式 | |
| JPS63251864A (ja) | 表示装置 | |
| JPS61219082A (ja) | 表示制御装置 | |
| JPS61143835A (ja) | デ−タ表示方式 | |
| JPH07230553A (ja) | 図形描画方法 | |
| JPS60192988A (ja) | 表示装置 | |
| JP2587415B2 (ja) | メモリバンクの選択が可変なデ−タ処理システム | |
| JPS62272376A (ja) | マルチウインドウ表示方法及びその装置 | |
| JPS59219781A (ja) | グラフイツクデイスプレイ装置 |