JPS5960488A - カラ−グラフイツクメモリのデ−タ書き込み装置 - Google Patents
カラ−グラフイツクメモリのデ−タ書き込み装置Info
- Publication number
- JPS5960488A JPS5960488A JP57172461A JP17246182A JPS5960488A JP S5960488 A JPS5960488 A JP S5960488A JP 57172461 A JP57172461 A JP 57172461A JP 17246182 A JP17246182 A JP 17246182A JP S5960488 A JPS5960488 A JP S5960488A
- Authority
- JP
- Japan
- Prior art keywords
- data
- color graphic
- memory
- address
- memories
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims description 63
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
- G09G5/022—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using memory planes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Generation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、カラーグラフィックディスプレイ装置におけ
るカラーグラフィックメモリのデータ書き込み装置に関
するものである。
るカラーグラフィックメモリのデータ書き込み装置に関
するものである。
従来技術と問題点
カラーグラフィックディスプレイ装置は、画面に対応す
る記憶領域を有する複数個のカラーグラフィックメモリ
を備え、各メモリの同一番地に書き込まれたデータの組
み合わせで着色する色の種類が特定される。例えば、一
般に広く採用されている赤、緑、青の３個のカラーグラ
フィックメモリを有する装置においては、赤用メモリに
のみ書き込まれた領域は赤で表示され、３個のメモリに
重複して書き込まれた領域は白で表示される。従って、
表示色によっては複数のカラーグラフィックメモリの同
一番地に全く同一のデータを書き込む必要がある。しか
るに、従来のカラーグラフィックディスプレイ装置にお
いては、複数のメモリのアドレス空間を異ならせ、その
選択をマイクロコンピュータのアドレス出力をデコード
して行なってｈる為、マイクロコンピュータの１動作サ
イクルでは唯一のカラーグラフィックメモリしがアクセ
スできない。この為、複数のカラーグラフィックメモリ
の同一番地に同一のデータを書き込む場合、非常に多く
の時間を要するという欠点があった。
る記憶領域を有する複数個のカラーグラフィックメモリ
を備え、各メモリの同一番地に書き込まれたデータの組
み合わせで着色する色の種類が特定される。例えば、一
般に広く採用されている赤、緑、青の３個のカラーグラ
フィックメモリを有する装置においては、赤用メモリに
のみ書き込まれた領域は赤で表示され、３個のメモリに
重複して書き込まれた領域は白で表示される。従って、
表示色によっては複数のカラーグラフィックメモリの同
一番地に全く同一のデータを書き込む必要がある。しか
るに、従来のカラーグラフィックディスプレイ装置にお
いては、複数のメモリのアドレス空間を異ならせ、その
選択をマイクロコンピュータのアドレス出力をデコード
して行なってｈる為、マイクロコンピュータの１動作サ
イクルでは唯一のカラーグラフィックメモリしがアクセ
スできない。この為、複数のカラーグラフィックメモリ
の同一番地に同一のデータを書き込む場合、非常に多く
の時間を要するという欠点があった。
発明の目的
本発明はこのような従来の欠点を改善したものであり、
その目的は、カラーグラフィックメモリへのデータの書
き込みを迅速に行なうことができるデータ書き込み装置
を提供することにある。
その目的は、カラーグラフィックメモリへのデータの書
き込みを迅速に行なうことができるデータ書き込み装置
を提供することにある。
そのために本発明は、複数のカラーグラフィックメモリ
に同一のアドレス空間を割υ轟て、どのカラーグラフィ
ックメモリにデータを書き込むかは別途出力されるコン
トロール用のデータで制御するようにしだものである。
に同一のアドレス空間を割υ轟て、どのカラーグラフィ
ックメモリにデータを書き込むかは別途出力されるコン
トロール用のデータで制御するようにしだものである。
以下実施例について詳細に説明する。
発明の実施例
第１図は本発明データ書き込み装置の実施例を表わす要
部ブロック図であり、１はマイクロコンピュータ、２，
３はそのデータバス及びアドレスバス、４〜６はメモリ
部、４１．５１．６１はカラーグラフィックメモＩＪ
、４２．５２．６２はビットオペレーション回路、７は
アドレスデコーダ、８はメモリ選択用データラッチ回路
、８１〜８３はラッチ素子、９はチップセレクト回路、
９１〜９３はアンド回路である。
部ブロック図であり、１はマイクロコンピュータ、２，
３はそのデータバス及びアドレスバス、４〜６はメモリ
部、４１．５１．６１はカラーグラフィックメモＩＪ
、４２．５２．６２はビットオペレーション回路、７は
アドレスデコーダ、８はメモリ選択用データラッチ回路
、８１〜８３はラッチ素子、９はチップセレクト回路、
９１〜９３はアンド回路である。
同図において、カラーグラフィックメモリ４１゜５１
、６１はディスプレイ画面に対応する記憶領域を有し、
書き込まれたデータは図示しないＣＲＴコントローラの
スキャン用アドレスによシサイクリックに読み出されて
ディスプレイ部（図示せず）に入力される。このメモＩ
Ｊ ４１ 、５１ 、６１は、一般に読み出し、書き込
み可能な半導体メモリが用いられる。
、６１はディスプレイ画面に対応する記憶領域を有し、
書き込まれたデータは図示しないＣＲＴコントローラの
スキャン用アドレスによシサイクリックに読み出されて
ディスプレイ部（図示せず）に入力される。このメモＩ
Ｊ ４１ 、５１ 、６１は、一般に読み出し、書き込
み可能な半導体メモリが用いられる。
本発明では、この３個のカラーグラフィックメモ！ｊ
４］ 、５１．６１に同一のアドレス空間を割シ当てて
いる。各メモリに加えられているアドレス信号Ａはメモ
リ内の各番地を指定するためのものである。
４］ 、５１．６１に同一のアドレス空間を割シ当てて
いる。各メモリに加えられているアドレス信号Ａはメモ
リ内の各番地を指定するためのものである。
またチップセレクト信号Ｃ８Ｉ〜Ｃ８３がチップセレク
ト回路９より加えられ、その信号により選択されたメモ
リのみデータの書き込みが可能となる。
ト回路９より加えられ、その信号により選択されたメモ
リのみデータの書き込みが可能となる。
ビットオペレーション回路４２ 、５２ 、６２は、マ
イクロコンピュータ１からの信号によシビット単位の書
き込みか、バイト単位の書き込みかを判別し、バイト単
位の書き込みのときはマイクロコンピュータｌの例えば
８ビツトのデータをそのままカラーグラフィックメモリ
４１ 、５１ 、６１に書き込み、ビット単位の書き込
みのときは該当するアドレスの１バイトのデータをカラ
ーグラフィックメモリ４１゜５１ 、６１から読み出し
、そのデータをマイクロコンピュータ１からの１ビツト
の情報でモディファイ（Ｍｏｄｉｆｙ ） してメモリ
に再書き込みするものである。このビットオペレーショ
ン処理は、ソフトウェア上ではマイクロコンピュータ１
の１動作サイクルで完了するので、微細な画面変更も迅
速に行。
イクロコンピュータ１からの信号によシビット単位の書
き込みか、バイト単位の書き込みかを判別し、バイト単
位の書き込みのときはマイクロコンピュータｌの例えば
８ビツトのデータをそのままカラーグラフィックメモリ
４１ 、５１ 、６１に書き込み、ビット単位の書き込
みのときは該当するアドレスの１バイトのデータをカラ
ーグラフィックメモリ４１゜５１ 、６１から読み出し
、そのデータをマイクロコンピュータ１からの１ビツト
の情報でモディファイ（Ｍｏｄｉｆｙ ） してメモリ
に再書き込みするものである。このビットオペレーショ
ン処理は、ソフトウェア上ではマイクロコンピュータ１
の１動作サイクルで完了するので、微細な画面変更も迅
速に行。
なテことが可能となる。
マイクロコンピュータ１は、カラーグラフィックメモリ
４］ 、 ５１ 、６２のデータ書き込み手段を構成し
、データバス２及びアドレスバス３を介してメモリ部４
〜６に接続されると共に、チップセレクト用アドレス信
号をアドレスデコーダ７に出カシ、メモリ選択用データ
をラッチ回路８に出力する。このメモリ選択用データは
どのカラーグラフィックメモ！Ｊ４１．５１．６１にデ
ータを書き込むかを指定するだめのデータであシ、例え
ば各メモリ毎に１ビツトの情報を割シ当て、その情報が
１″のときデータの書き込み肩、”０＃のときデータの
書き込み無とされる。例えばラッチ素子８１にメモリ４
１の情報が、ラッチ素子８２にメモリ５１の情報が、ラ
ッチ素子８３にメモリ６１の情報がセットされる。
４］ 、 ５１ 、６２のデータ書き込み手段を構成し
、データバス２及びアドレスバス３を介してメモリ部４
〜６に接続されると共に、チップセレクト用アドレス信
号をアドレスデコーダ７に出カシ、メモリ選択用データ
をラッチ回路８に出力する。このメモリ選択用データは
どのカラーグラフィックメモ！Ｊ４１．５１．６１にデ
ータを書き込むかを指定するだめのデータであシ、例え
ば各メモリ毎に１ビツトの情報を割シ当て、その情報が
１″のときデータの書き込み肩、”０＃のときデータの
書き込み無とされる。例えばラッチ素子８１にメモリ４
１の情報が、ラッチ素子８２にメモリ５１の情報が、ラ
ッチ素子８３にメモリ６１の情報がセットされる。
アドレスデコーダ７は、マイクロコンピュータ１のアド
レス信号人以外のアドレス信号をデコードするものであ
る。本発明の場合、カラーグラフィックメモリ４１．５
１．６１は同一のアドレス空間を有するので、カラーグ
ラフィックメモリ４１ 、５１ 、６１のいずれが選択
されてもアドレスデコーダ７の出力は１″となる。
レス信号人以外のアドレス信号をデコードするものであ
る。本発明の場合、カラーグラフィックメモリ４１．５
１．６１は同一のアドレス空間を有するので、カラーグ
ラフィックメモリ４１ 、５１ 、６１のいずれが選択
されてもアドレスデコーダ７の出力は１″となる。
チップセレクト回路９はアドレスデコーダ７の出力とメ
モリ選択用デークラッチ回路８の出力を論理処理してチ
ップセレクト信号を発生するものであり、例えば第１図
に示すように各カラーグラフィックメモリ４１．５１．
６１に対応してアンド回路９１゜９２ 、９３を設け、
それぞれの一方の入力端子に対応するラッチ素子８１
、８２ 、８３の出力を加え、他方の入力端子にアドレ
スデコーダ７の出力を加えるような構成で実現できる。
モリ選択用デークラッチ回路８の出力を論理処理してチ
ップセレクト信号を発生するものであり、例えば第１図
に示すように各カラーグラフィックメモリ４１．５１．
６１に対応してアンド回路９１゜９２ 、９３を設け、
それぞれの一方の入力端子に対応するラッチ素子８１
、８２ 、８３の出力を加え、他方の入力端子にアドレ
スデコーダ７の出力を加えるような構成で実現できる。
第１図の装置において、例えばカラーグラフィックメモ
ＩＪ ４１ 、６１の同一番地に同一データを書き込む
場合、マイクロコンピュータ１はゾーンの書き込みに先
立って（１０１） なる内容のメモリ選択用データを
ラッチ回路８に出力し、ラッチ素子８１゜８３の出力状
態を１′、ラッチ素子８２の出力状態を０＃とする。そ
して、書き込むべき番地を指定するアドレス信号、書き
込みデータ及びライトサイクルを発生させる。この場合
、アンド回路９１ 、９３のみ開かれているので、チッ
プセレクト信号ｃｓｉ。
ＩＪ ４１ 、６１の同一番地に同一データを書き込む
場合、マイクロコンピュータ１はゾーンの書き込みに先
立って（１０１） なる内容のメモリ選択用データを
ラッチ回路８に出力し、ラッチ素子８１゜８３の出力状
態を１′、ラッチ素子８２の出力状態を０＃とする。そ
して、書き込むべき番地を指定するアドレス信号、書き
込みデータ及びライトサイクルを発生させる。この場合
、アンド回路９１ 、９３のみ開かれているので、チッ
プセレクト信号ｃｓｉ。
Ｃ８３がカラーグラフィックメモリ４１ 、６１に出力
され、カラーグラフィックメモリ５１は選択されない。
され、カラーグラフィックメモリ５１は選択されない。
従って、カラーグラフィックメモリ４１ 、６１の同一
番地に同一データが同時に書き込まれることになる。第
２図は上記書き込みがビット単位の書き込みである場合
の各部の信号波形例であシ、ビット書き込みなのでピッ
トオペレーショｙ回に４２ 、６２でマイクロコンピュ
ータ１のアドレス有効期間中にリードサイクルとライト
サイクルが発生されている。なお、マイクロコンピュー
タ１がら出力されるデータの中に、何番目のビットをど
のように書き込むかを示す情報が含まれておシ、ビット
オペレーション回路はその情報に従ってデータの書き込
みを行なう。
番地に同一データが同時に書き込まれることになる。第
２図は上記書き込みがビット単位の書き込みである場合
の各部の信号波形例であシ、ビット書き込みなのでピッ
トオペレーショｙ回に４２ 、６２でマイクロコンピュ
ータ１のアドレス有効期間中にリードサイクルとライト
サイクルが発生されている。なお、マイクロコンピュー
タ１がら出力されるデータの中に、何番目のビットをど
のように書き込むかを示す情報が含まれておシ、ビット
オペレーション回路はその情報に従ってデータの書き込
みを行なう。
上記の例は、カラーグラフィックメモリ４１ 、６１に
データを書き込む場合のものであるが、メモリ選択用デ
ータを変更することにょシ、他の組み合わせの複数のメ
モリに同時にデータを書き込むことができ、また単独の
メモリへの書き込みも可能である。カラーグラフィック
メモリが３個の場合について述べたが、２個或は４個以
上のカラーグラフィックメモリに対しても同様に適用可
能である。
データを書き込む場合のものであるが、メモリ選択用デ
ータを変更することにょシ、他の組み合わせの複数のメ
モリに同時にデータを書き込むことができ、また単独の
メモリへの書き込みも可能である。カラーグラフィック
メモリが３個の場合について述べたが、２個或は４個以
上のカラーグラフィックメモリに対しても同様に適用可
能である。
発明の詳細
な説明したように、本発明に依れば、複数のカラーグラ
フィックメモリに同一のアドレス空間を割シ当て、どの
メモリにデータを書き込むかは別途出力されるメモリ選
択用データで制御するよう構成したので、書き込みデー
タの転送前にメモリ選択用データを出方しておけば、後
の書き込みサイクルにおじでは複数のカラーグラフィッ
クメモリの書き込みが同一サイクルで実施可能となり、
複数のカラーグラフィックメモリの同一番地に同一のデ
ータを書き込む処理を従来よシ短時間で行ない得る利点
がある。
フィックメモリに同一のアドレス空間を割シ当て、どの
メモリにデータを書き込むかは別途出力されるメモリ選
択用データで制御するよう構成したので、書き込みデー
タの転送前にメモリ選択用データを出方しておけば、後
の書き込みサイクルにおじでは複数のカラーグラフィッ
クメモリの書き込みが同一サイクルで実施可能となり、
複数のカラーグラフィックメモリの同一番地に同一のデ
ータを書き込む処理を従来よシ短時間で行ない得る利点
がある。
第１図は本発明のデータ書き込み装置の実施例を表わす
要部ブロック図、第２図は第１図示装置を動作させた場
合における各部の信号波形の一例を示すタイミングチャ
ートである。 １はマイクロコンピュータ、２はデータバス、３はアド
レスバス、４〜６はメモリ部、７はアドレスデコーダ、
８はメモリ選択用データのラッチ回路、９はチップセレ
クト回路、４１．５１．６１はカラーグラフィックメモ
リである。 特許出願人 ファナック株式会社
要部ブロック図、第２図は第１図示装置を動作させた場
合における各部の信号波形の一例を示すタイミングチャ
ートである。 １はマイクロコンピュータ、２はデータバス、３はアド
レスバス、４〜６はメモリ部、７はアドレスデコーダ、
８はメモリ選択用データのラッチ回路、９はチップセレ
クト回路、４１．５１．６１はカラーグラフィックメモ
リである。 特許出願人 ファナック株式会社
Claims (1)
- 同一のアドレス空間を割夛当てられた複数のカラーグラ
フィックメモリと、該カラーグラフィックメモリの各番
地を指定するアドレス信号とチップセレクト用のアドレ
ス信号、書き込む内容に関するデータ及び前記複数のカ
ラーグラフィックメモリの中から書き込み対象となる少
なくとも１個のカラーグラフィックメモリを選択するだ
めのメモリ選択用データを出力するデータ書き込み手段
と、前記メモリ選択用データをラッチするラッチ回路と
、前記チップセレクト用゛のアドレス信号をデコードす
るアドレスデコーダと、該アドレスデコーダの出力及び
前記ラッチ回路の出力を論理処理して前記複数のカラー
グラフィックメモリのチップセレクト信号を発生するチ
ップセレクト回路とを備え、前記データ書き込み手段は
前記メモリ選択用データを出力して後前記アドレス信号
及びデータを出力するものであることを特徴とするカラ
ーグラフィックメモリのデータ書き込み装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57172461A JPS5960488A (ja) | 1982-09-29 | 1982-09-29 | カラ−グラフイツクメモリのデ−タ書き込み装置 |
| DE8383305876T DE3381222D1 (de) | 1982-09-29 | 1983-09-29 | Dateneinschreibeinrichtung fuer eine graphische farbanzeigeeinheit. |
| EP19830305876 EP0105724B1 (en) | 1982-09-29 | 1983-09-29 | Data write arrangement for color graphic display unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57172461A JPS5960488A (ja) | 1982-09-29 | 1982-09-29 | カラ−グラフイツクメモリのデ−タ書き込み装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5960488A true JPS5960488A (ja) | 1984-04-06 |
Family
ID=15942419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57172461A Pending JPS5960488A (ja) | 1982-09-29 | 1982-09-29 | カラ−グラフイツクメモリのデ−タ書き込み装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0105724B1 (ja) |
| JP (1) | JPS5960488A (ja) |
| DE (1) | DE3381222D1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63167393A (ja) * | 1986-12-29 | 1988-07-11 | 横河電機株式会社 | Ｃｒｔ表示装置 |
| JPH05281934A (ja) * | 1984-07-23 | 1993-10-29 | Texas Instr Inc <Ti> | データ処理装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4823119A (en) * | 1982-12-22 | 1989-04-18 | Tokyo Shibaura Denki Kabushiki Kaisha | Pattern write control circuit |
| JPS6066291A (ja) * | 1983-09-21 | 1985-04-16 | 富士通株式会社 | メモリ・プレ−ン書込み制御方式 |
| EP0148564B1 (en) * | 1983-11-29 | 1992-05-06 | Tandy Corporation | High resolution video graphics system |
| US4811007A (en) * | 1983-11-29 | 1989-03-07 | Tandy Corporation | High resolution video graphics system |
| EP0313789B1 (en) * | 1987-10-26 | 1992-11-25 | Tektronix, Inc. | Method and apparatus for representing three-dimensional color data in a one-dimensional reference system |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51844A (ja) * | 1974-06-20 | 1976-01-07 | Tokyo Broadcasting Syst | |
| JPS5368131A (en) * | 1976-11-30 | 1978-06-17 | Rikagaku Kenkyusho | Devive for processing and displaying picture |
| JPS57181589A (en) * | 1981-04-30 | 1982-11-09 | Nippon Electric Co | Color graphic display unit |
| JPS5936291A (ja) * | 1982-08-24 | 1984-02-28 | シャープ株式会社 | Ｃｒｔデイスプレイコントロ−ル装置 |
-
1982
- 1982-09-29 JP JP57172461A patent/JPS5960488A/ja active Pending
-
1983
- 1983-09-29 EP EP19830305876 patent/EP0105724B1/en not_active Expired
- 1983-09-29 DE DE8383305876T patent/DE3381222D1/de not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51844A (ja) * | 1974-06-20 | 1976-01-07 | Tokyo Broadcasting Syst | |
| JPS5368131A (en) * | 1976-11-30 | 1978-06-17 | Rikagaku Kenkyusho | Devive for processing and displaying picture |
| JPS57181589A (en) * | 1981-04-30 | 1982-11-09 | Nippon Electric Co | Color graphic display unit |
| JPS5936291A (ja) * | 1982-08-24 | 1984-02-28 | シャープ株式会社 | Ｃｒｔデイスプレイコントロ−ル装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05281934A (ja) * | 1984-07-23 | 1993-10-29 | Texas Instr Inc <Ti> | データ処理装置 |
| JPS63167393A (ja) * | 1986-12-29 | 1988-07-11 | 横河電機株式会社 | Ｃｒｔ表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3381222D1 (de) | 1990-03-22 |
| EP0105724A2 (en) | 1984-04-18 |
| EP0105724B1 (en) | 1990-02-14 |
| EP0105724A3 (en) | 1986-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6318227B2 (ja) | ||
| JPS5960488A (ja) | カラ−グラフイツクメモリのデ−タ書き込み装置 | |
| JPS59206878A (ja) | グラフイツクメモリのアクセス制御方式 | |
| KR910003527A (ko) | 비디오 그래픽 디스플레이 메모리 스위즐 논리 회로 및 방법 | |
| JPS6048828B2 (ja) | メモリアドレス方式 | |
| KR960001096B1 (ko) | 부팅 드라이브 시스템 | |
| JPH02136921A (ja) | レジスタアクセス方式 | |
| JPS604988A (ja) | 画像表示装置 | |
| JPS6227832A (ja) | コンピユ−タプログラムのアドレス領域識別装置 | |
| JPS60134940A (ja) | 情報処理装置のレジスタ選択方式 | |
| JPS62267793A (ja) | ビツトマツプデイスプレイ装置 | |
| JPS6090387A (ja) | グラフイツクメモリの書込み読出し制御装置 | |
| JPS59157882A (ja) | メモリ回路 | |
| JPS5856176A (ja) | デ−タ識別書き込み制御装置 | |
| JPS59160173A (ja) | フレ−ムメモリ装置 | |
| JPS635758B2 (ja) | ||
| JPH0262591A (ja) | 表示データ記憶装置 | |
| JPS59219780A (ja) | グラフイツクメモリ・アクセス回路 | |
| JPS63170689A (ja) | カラ−デイスプレイ表示制御装置 | |
| JPH0444148A (ja) | アドレス割当て装置 | |
| JPS60202478A (ja) | 文字図形表示装置 | |
| JPS6086589A (ja) | 表示用メモリの書き込み制御回路 | |
| JPS62241059A (ja) | デ−タバツフア回路 | |
| JPS62226345A (ja) | 入出力メモリアクセス用ｌｓｉ | |
| JPS6073583A (ja) | 分割表示装置 |