JPS60202478A - 文字図形表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分骨〕 本発明は、文字図形表示装置に係り、特に処理の高速度
化に好適な表示回路に関する。

〔発明の背景〕

文字や図形などの画像情報をメモリに記憶し、テレビジ
ョンの同期信号に同期して読出し画面上に表示する文字
図形表示装置は、複数の画像メモリプレーンを有するよ
うになり、複数のメモリプレーンに同時に高速で書込む
ことができる高速メモリアクセス方法が使われている。

このような従来技術の一例を杭１図および第２図を用い
て詳細に説明する。第１図は従来の文字図形表示装置の
表示回路の一例を示すブロック図であり、１は表示同期
信号発生回路、２はマイクロプロセッサ、３はアドレス
切換回路、４〜７は表示メモリ、８〜１１はレジスタ回
路、１２は並列直列変換回路、１５〜１５はラッチ回路
、１６は鋏像合成回路、１７はＣＲＴ表示装置、１８は
表示同期信号、１９はＭＰＵのアドレスバスライン、２
０はデータパスラインである。第２図は表示メモリ４〜
７の構成例を示す図であり、表示メモリ４は輝度情報に
関するメモリプレーン、表示メモリ５は表示メモリ４に
記録された輝度情報力い１′のビットの場合の着色を指
定する前景色情報に関するメモリプレーン、表示メモリ
６は、同様に輝度情報が″Ｏ１のピントの場合の着色を
指定する背景色情報に関するメモリプレーン、表示メモ
リ７は、輝度情報を一定周期で１明、滅′させるとか″
″隠蔽させるとかを指定する表示操作情報に関するメモ
リプｌノーンである。

第１図に示す文字図形表示装置の表示回路は第２図に示
す４種のメモリプレーンを持った例であり、それぞれの
プレーンメモリ４〜７には、それぞれレジスタ回路８〜
１１が付加されている。

マイクロプロセッサ２による表示メモリ４〜７へのデー
タ書込みは、まずレジスタ回路８〜１１に表示メモリ４
〜７に書込むべきデータをセットする。すなわち、レジ
スタ回路８には輝度データ、レジスタ回路９には前景色
データ、レジスタ回路１０には背景色データ、レジスタ
回路１１には表示操作データをそれぞれ記録し、その後
ＭＰＵ２によって表示メモリ４〜７の任意のアドレスを
アクセスすることにより、レジスタ回路８〜１１に記録
されているデータがそのまま、表示メモリ４〜７に同時
に書込まれることになる〇 一方、表示メモリ４〜７に書込まれた文字図形の画像デ
ータは、表示同期信号発生回路１からの表示アドレス信
号によって読み出され、メモリプレーン４の輝度情報に
ついては、並列直列変換回路１２により、ドツト単位の
直列データに変換にしその他のメモリプレーン５〜８の
色情報については、ラッチ回路１５〜１５で一時保持す
る。映像合成回路１６ではこれらの出力信号を合成して
、ＣＲＴ表示装置１７に表示すべ（映像信号に変換する
。

以上説明した複数のメモリプレーンを持つ、従来の文字
図形表示装置では、複数のメモリプレーンに同時に書込
みを行なうために、レジスタ回路を設け、レジスタに記
録したデータなそれぞれのブレーンメモリのデータ人力
としている。これによって１回のメモリの書込みによっ
て４つのブレーンに同時に書込むことが可能となり、色
情報のように変化が比較的少ない情報のメモリへの書込
みはソフトウェア処理の軽減、高速化にとって非常に有
利な手段となっている。

しかしながら、このような従来の文字図形表示装置では
、レジスタに記録した画像データを表示メモリに書込む
処理な画人可能（リエントラント）とする。すなわち第
３図に示すように画像データをレジスタに記録して表示
メモリに書込む処理の途中に、割込みが生じ、同様の処
理を行なわせるような場合には割込み処理中にレジスタ
が別の画像データに変えられてしまうため、レジスタを
元の画像データに戻しておくためには、第５図■の部分
にレジスタデータの退避処理と■の部分にレジスタデー
タの復帰処理が必要となる。文字図形表示装置では、表
示処理の途中においてリモコンキー人力などの割込みが
生じ、そのキーモニタ表示もレジスタな使用して書込み
を行なう場合は、このような処理が必要となり、プログ
ラムが増加、複雑化し、ソフトウェア開発効率も低下す
るという問題点があった。また表示速度もこの部分プロ
グラムの増加により低下するといった欠点も有していた
Ｏ 〔発明の目的〕 本発明の目的は、上記したような従来技術の欠点をな（
シ、割込み処理などにおいてレジスタデータの退避、復
帰といった複雑なソフトウェア処理を追加することすく
、表示メモリへの同時、高速書込みを可能とする文字図
形表示装置を提供することにある。　′ 〔発明の概要〕　” 上記目的を達成するために本発明では、画像データを保
持して表示メモリへの書込みデータ人力となる画像デー
タレジスタメモリと、ＭＰＵに生じる割込みレベルによ
り上記画像データレジスタメモリの番地を自動的に選択
する画像データレジスタメモリアドレス指定手段とを設
け、ソフトウェア処理の割込みレベルにより、表示メモ
リへの書込みデータ人力となる画像データレジスタメモ
リの番地を指定して、ソフトウェアによる画像データの
退避、復帰といった複雑な処理をな（したことな特徴と
てる◎〔発明の実施例〕 以下、本発明を一実施詞な用いて詳細に説明する。第４
図は本発明の一実施列を示す文字図形表示装置の表示回
路のブロック図である◎第４図において、第１図と同一
部分には同一符号な記し、この部分についての説明は省
略する。

２１は画像データレジストメモリアドレス指定回路、２
２は画像データレジストメモリ、２３は割込み判別回路
、２４はリセット信号、２５および２６は割込み開始お
よび終了信号である。また第５図は第４図の画像データ
レジストメモリアドレス指定回路２１および画像データ
レジストメモリ２２の詳細な示すブロック図である。

第４図および第５図に示す表示回路において、画像デー
タレジストメモリ２２は４系列よりなり、それぞれの系
列に対して、ＭＰＵ１は、アドレスバスライン１９、デ
ータバスライン２ｏを介して、表示メモリ４〜７に書込
むべき画像データナ一時的に記録させる。画像データレ
ジストメモリ指定回路２１は割込みレベル計数回路３１
およびアドレス選択回路３２により構成され、割込みレ
ベル計数回路５１は、ＭＰＵ　１のアドレスバスに接続
されている割込み判別回路２３の出力信号である割込み
開始信号２５および割込み終了信号２６により、割込み
レベルなカウントする。すなわち割込み開始信号２５に
より割込みレベルカウントを増加し、割込み終了信号２
６により割込みレベルな減少する。但しＭＰＵ１のリセ
ット時にはＭＰＵのリセット信号２４により、割込みレ
ベルカウントはクリアされる。この割込みレベル計数回
路３１の出力はアドレス選択回路３２に供給され、アド
レス選択回路５２では、割込みレベルカウント数に応じ
て、画像データメモリ２２のそれぞれの系列のアドレス
を選択する０すなわち割込みレベルが′０＃の場合は画
像データメモリ２２は全部の系列について（０）列で示
すアドレスのみが選択されることになり、表示メモリ４
〜７へ書込まれる画像データは、この列のアドレスに保
持された画像データとなる０割込みが発生し割込みレベ
ルが１１′となると、画像データメモリ２２は（１）列
で示すアドレスが選択され、表示メモリ４〜７へはこの
列のアドレスのデータが書込まれることになる。同様に
して割込みが重なり、割込みレベルが増えると画像デー
タレジストメモリ２２の選択されるアドレス列も変化し
、割込みレベルに対応する画像データレジストメモリ２
２のアドレスのデータが表示メモリへの書込みデータと
なる。また割込みが終了し、割込みレベルが元に戻ると
画像データレジストメモリ２２は割込み前の画像データ
を記録したアドレス列カ選択されることになるので、表
示メモリ４〜７へは、割込みがない場合と同様に、画像
データレジストメモリ２２に記録されている画像データ
を書込むことができる０したがって本実施例では、割込
み発生、終了時においてソフトウェアによる画像データ
の退避、復帰といった処理を行なう必要がな（なる。

以上述べたように本実施例では、４系列の表示メモリの
書込みであるが、これは何県列であってもよい。また画
像データメモリ２２は系列単位のメモリ構成となってい
るが、時分割書込みを行なうのであれば、画像データメ
モリは１系列でよ（、この場合、回路規模は非常に少な
くなる・なお本発明では割込みレベルについて述べたが
、表示属性の異なるモードの区切りなどでもさしつかえ
ない。

〔発明の効果〕

以上説明したように本発明によれば、割込み発生、およ
び終了時において、ソフトウェアによる表示メモリへの
画像レジストデータの退避、復帰といった処理を行なわ
なくとも割込み前のレシストデータに自動的に変化する
ので、ソフトウェアプロクラム容量が削減でき、これに
よるソフトウェア開発の効率向上、および表示処理の高
速化といった大きな効果がある。

【図面の簡単な説明】

第１図は従来の文字図形表示装置の表示回路のブロック
図、第２図は表示メモリ構成例を示す図、第３図は割込
み処理の７０−の一例を示す図、第４図は本発明の一実
施例を示す文字図形表示装置の表示回路のブロック図、
第５図は第４図の詳細図である０ １・・・表示同期信号発生回路、 ２・・・ＭＰＵ、　３・・・アドレス切換回路、４〜７
・・・表示メモリ、　８〜１１・・・レジスタ回路、１
２〜１５・・・ラッチ回路、 １６・・・訣像合成回路、　１７・・・ＣＲＴ表示装置
、１Ｂ・・・表示同期信号、１９・・・アドレスバス、
２２・・・画像データレジストメモリ、２３・・・割込
み判別回路、 ３１・・・割込みレベル計数回路、 ５２・・・アドレス選択回路。 代理人弁理士　高　橋　明　夫 藁１図 纂Ｚ　図 騨度記 篤　３　図 某　＋　図

Claims (1)

【特許請求の範囲】
1. 複数のプレーン構造よりなる表示メモリと、該表示メモ
   リへの文字図形情報のデータ書込みを演算制御する中央
   演算処理装置と、上記表示メモリに記録された文字図形
   情報を読み出す文字図形情報読み出し手段と、上記表示
   メモリより読み川された文字図形情報を合成して、画像
   信号に変換する画像信号変換手段とな有してなる文字図
   形表示装置において、上記表示メモリのデータ人力に文
   字図形情報を一時記録保持する記録保持メモリと上記中
   央演算処理装置に対して生じる割込みのレベルを判別す
   る割込み判別手段と、該割込み判別手段による割込みレ
   ベルにより上記記録保持メモリのアドレス選択を変化さ
   せるアドレス指定手段とな設けたことな特徴とする文字
   図形表示装置。