JP2001505674A - Ｖｇａと整合性を有するビデオ表示アダプタを用いて効率的なメモリ読み出し動作を行なうための方法及び装置 - Google Patents

Abstract

(57)【要約】 ビデオRAM又はキャッシュメモリから所望の情報を読み出すよりむしろ可能な限りラッチから所望の情報を提供することによって、VGAと整合性を有するアダプタなど表示アダプタのビデオRAMから情報を読み出す効率の改善を図る。ビデオRAMの所定の記憶場所の内容を変更するコマンドがあればそうしたコマンドを実行する前に、その記憶場所に格納された全ての画素の情報を先ず読み出すことによって、ビジュアル画像の移動やサイズ変更などグラフィカルユーザインタフェースを用いてのルーチン動作を改善することができる。

Description

【発明の詳細な説明】 VGAと整合性を有するビデオ表示アダプタを用いて 効率的なメモリ読み出し動作を行なうための方法及び装置 技術分野 本願発明は、一般的にはパーソナルコンピュータなど情報処理装置とカラービ デオモニタなど表示装置との間のインタフェース回路に関する。より具体的には 、本願発明は、グラフィックスコントローララッチの使用法を改善することによ って、ビデオグラフィックスアレイなどインタフェース仕様に準拠した表示アダ プタのランダムアクセスメモリに格納された情報取得の効率の改善に関する。 背景技術 例えば、パーソナルコンピュータなど情報処理システムは多くの場合ビデオモ ニタなどの装置にビジュアル表示される情報を表す信号を生成するが、これらの 信号の電圧及び形状は一般的にそうした表示装置との互換性を有していない。情 報処理システムで生成される信号を本明細書で「表示アダプタ」と称するインタ フェース回路によって表示装置を駆動するのに適した信号に変換することができ る。 表示アダプタは様々なインタフェース仕様と整合性を有するが、インタフェー ス仕様には公知の標準仕様と所有権のある仕様とがある。よく知られた標準仕様 の一つはビデオグラフィックスアレイ（VGA）標準である。これらのインタフェ ース標準仕様の多くは、画像が小さな画素即ち「ピクセル」のマトリックスとし て表されるグラフィックスモードタイプの表示をサポートしている。カラー画像 では、各画素が複数の使用可能な色のどれか一つに対応する。 例えば、VGAと整合性を有するアダプタ内部で、各画素を記述している情報が ランダムアクセスメモリ（RAM）に格納される。他のタイプのランダムアクセス メモリ同様、VGAと整合性を有するアダプタのビデオRAMにある各記憶場所は個々 にアドレス指定可能である。この情報が正確にどのように編成されるかは使用さ れる具体的なグラフィックスモードによって異なる。詰めあり画素モード（パケ ット−ピクセルモード、packed-pixel modes）では、１個以上の画素に関する情 報が各メモリ場所に詰め込まれる。例えば、記憶場所１ヶ所は32ビットを記録す ることができ、そこには256色のうちのどれか１色を表す４画素のそれぞれに関 して８ビットの情報が格納される。平面モード（プレーナーモード、planar mod es）では、ビデオRAMは複数の並列プレーンに編成される。例えば、一つ特定の1 6色グラフィックスモードでは、画素ごとに１ビットのプレーン４個で集合的に ４ビットの値をなすようにすることによって、16色のどれか１色を表す。表示ア ダプタに一つ以上の「パレット」を用いてRAMに格納されている値を特定の色を 定義する具体的な赤、緑、青（RGB）のレベルに変換することができる。 VGAと整合性を有するアダプタにおいては、メモリ読み出し命令が詰めあり画 素モード（パケット−ピクセルモード、packed-pixel modes）で実行されると、 指定アドレスに格納されている全ての情報がアクセスされる。上記の例の場合、 或る一つの画素に関する情報を得るプロセスの結果、４個の画素に関する情報が 読み取られることになる。メモリ読み出しコマンドが平面モード（プレーナーモ ード、planar modes）で実行されると、情報は指定アドレスにある複数のプレー ンから読み出される。例えば、一つ特定の平面モード（プレーナーモード、plan ar modes）では、メモリ読み出し命令で４個のメモリプレーンそれぞれから１バ イトずつ、つまり４バイトの情報を得る。メモリから読み出された情報は要求を 出した装置に直ちに送られず、代わって１個以上のグラフィックスコントローラ ラッチにコピ ーされた後、要求を出している装置に送り返される。 最近の表示アダプタのインプリメンテーションではほとんど全てがRAMを使用 してビデオ表示装置に画像を描画するためのビデオ信号生成のスピードアップを 図っている。カラー画像をより正確に描画するためにグラフィックス表示モード を使用すると共により数多くの色を表示しなければならないことを含め、情報処 理の分野で数多くの開発がなされ、表示アダプタで典型的に使用されるRAMの量 が増大している。例えば、1280ｘ1024画素の画面表示解像度をサポートする機能 を有する及び／又は1,600万以上の異なる色を表示可能な表示アダプタには数メ ガバイトのRAMが用いられている。残念ながら、RAMに格納される情報の量が増え ると、表示されている画像を変更するのに要する時間の量も増える。従って、表 示画像生成の効率改善のためメモリ・キャッシングやデュアルポートRAMなど高 速なメモリ管理の進歩が求められてきた。 これらの進歩にも係わらず、上述のラッチの使用が非効率的なためにVGA標準 仕様などインタフェース仕様に準拠した表示アダプタのメモリ読み出し動作の性 能が低下する。 発明の開示 本願発明の目的は、グラフィックスコントローララッチの使用法を改善するこ とによってビデオグラフィックスアレイ標準などインタフェース仕様との整合性 を有する表示アダプタのランダムアクセスメモリに格納された情報取得の効率の 改善を図ることである。 本願発明の一つの態様によれば、表示アダプタは複数の記憶場所を有するラン ダムアクセスメモリを有し、記憶場所はそれぞれが表示画像の一つ以上の画素の 表示属性を表す複数のビットを格納できるようになっており、この表示アダプタ はさらにコマンド入力及びデータ出力を有する制御回路を有し、その制御回路は 記憶場所にリードアクセスできるようにランダム アクセスメモリに結合されているので、コマンド入力で受け取ったメモリ読み出 しコマンド信号に応答してデータ出力にデータ信号を生成する機能を有し、その データ信号はそれぞれの記憶場所に格納されたディジタル情報を表し、制御回路 はまたそれぞれの記憶場所を表す情報及びディジタル情報をラッチできるように ランダムアクセスメモリに結合されたラッチ回路を有している。この表示アダプ タにおいては、後続のメモリ読み出しコマンド信号に応答して、制御回路は、そ の後続のメモリ読み出しコマンド信号でランダムアクセスメモリのそれぞれの記 憶場所に格納された情報に対する読み出し要求がいつあっても、ランダムアクセ スメモリにアクセスすることなくラッチ回路にラッチされた情報によりデータ信 号を生成することができる。 ランダムアクセスメモリを有する表示アダプタにおける本願発明のもう一つ別 の態様によれば、そのランダムアクセスメモリの各記憶場所はそれぞれに表示画 像の一つ以上の画素の表示属性を表す複数のビットを格納し、メモリ読み出しコ マンドに応答してランダムアクセスメモリのそれぞれの記憶場所に格納されたデ ィジタル情報を表す出力信号を生成するための方法は次の工程を有する。即ち、 コマンド信号を受け取り、その受け取ったコマンド信号はランダムアクセスメモ リから情報を読み出すためのメモリ読み出しコマンドを表しているかどうかを決 める工程；その受け取ったコマンド信号がメモリ読み出しコマンドを表していな い場合、その受け取ったコマンド信号で表されるコマンドを処理することによっ てそのランダムアクセスメモリの内容に影響を及ぼす場合は、保存されたアドレ スをクリアし、その受け取ったコマンド信号が表すコマンドを処理して、以下の 工程を迂回する工程；その受け取ったコマンド信号がメモリ読み出しコマンドを 表している場合、その保存されたアドレスがメモリ読み出しコマンドで指定され たコマンドアドレスと一致するかどうかを決定する工程；その保存されたアドレ スがそのコマンドアドレスと一致しなければ、その コマンドアドレスを新たな保存アドレスとして保存し、その受け取ったコマンド 信号で表されたメモリ読み出しコマンドを処理し、その際その処理はそのコマン ドアドレスで指定されたランダムアクセスメモリの記憶場所に格納された情報を 取得することを含んでおり、さらにその情報をラッチに入れ、その情報により出 力信号を生成して、以下の工程を迂回する工程；そしてその保存されたアドレス がそのコマンドアドレスと一致していれば、そのラッチに既に入っている情報に より出力信号を生成する工程。 本願発明のまた別の態様によれば、ランダムアクセスメモリを有する表示アダ プタで或る方法を実行するために機械で実行可能な命令プログラムを含んだその 機械で読み取り可能な媒体で、それにおいてその方法はこの前の段落で説明した 方法と同等である。 本願発明のさらに別の態様によれば、表示アダプタは複数の記憶場所を有する ランダムアクセスメモリを有し、その記憶場所はそれぞれが表示画像の一つ以上 の画素の表示属性を表す複数のビットを格納できるようになっており、この表示 アダプタはまたそのランダムアクセスメモリの或る記憶場所に格納されたディジ タル情報をラッチする機能を有するようにランダムアクセスメモリに結合された ラッチと、メモリ読み出しコマンドを表すコマンド信号に応答して出力信号を生 成するためにランダムアクセスメモリ及びラッチに結合された制御手段とを有す る。この表示アダプタにおいて、その出力信号はそのメモリ読み出しコマンドで 指定されたランダムアクセスメモリの特定の記憶場所に格納されたディジタル情 報を表し、その制御手段は、メモリ読み出しコマンドによってラッチに入ってい る情報に対応するランダムアクセスメモリの記憶場所にある情報がいつ要求され ても、ランダムアクセスメモリにアクセスすることなくラッチに入っている情報 により出力信号を生成する。 本願発明を組み込んだ表示アダプタは、例えば、個別部品或いはハイレベルの 専用IC（ASIC）を用いて実現することができるし、マイクロプロセ ッサ又はその他の形のプログラム制御型回路を内蔵してもいい。好ましくは、AS ICを用いて実現することである。この方法は、他の技法によって実現するよりも 製造に費用がかからない。しかしながら、本願発明を実施するにあたって決定的 な要因となるようなインプリメンテーションは特にない。 本願発明の様々な特徴並びに様々な実施例は以下に述べる説明及び添付の図面 により理解が一層深まるであろう。図面においては、類似の特徴には類似の参照 番号をつけて示してある。本書で説明すると共に図で示した具体的な実施例は例 として提示してあるだけで、それによって本願発明の範囲を限定するものではな い。 図面の簡単な説明 図１は表示装置とのインタフェース用に表示アダプタを組み込んだ典型的なパ ーソナルコンピュータの機能ブロック図。 図２は表示アダプタの一つの実施例の機能ブロック図。 図３は本願発明による方法の一つの実施例の様々な態様を図で示したフローチ ャート。 発明を実施するための形態 図１は表示装置とインタフェースをとるために表示アダプタを組み込んだ典型 的なパーソナルコンピュータの機能ブロック図である。CPU２は計算資源を提供 する。入出力３はキーボード、マウス、モデム又はプリンタなど入出力装置に対 するインタフェースを表す。記憶装置コントローラ６は磁気テープドライブ又は ディスクドライブなど記憶装置７に対するインタフェースを表す。表示アダプタ ８は表示装置９に対するインタフェースとなる。RAM５はシステムランダムアク セスメモリで、これを表示アダプタ８の中に入っているかもしれないビデオRAM と混同してはいけない。１ つ以上のこれらの構成要素の機能を、個別論理部品、一つ以上のASIC及び／又は プログラム制御型プロセッサなど幅広く様々な方法で実現することができる。 全ての主要なシステム構成要素はバス１に接続するが、バス１は一つ以上の物 理的なバスを表しているかもしれない。例えば、パーソナルコンピュータによっ てはいわゆる業界標準アーキテクチャ（ISA）バスしか組み込まれていない場合 がある。最近のコンピュータはISAバスの他に、VESAローカルバス標準又はPCIロ ーカルバス標準など何らかのバス標準と整合性を有する高帯域幅バスを組み込ん でいる場合が多い。表示スピードの向上を図るために表示アダプタ８が高帯域幅 バスに接続されているのが好ましいが、バスアーキテクチャは本願発明の実施の 必要条件ではない。 本願発明は表示アダプタ８の特徴に関する。従って、本願発明を実施するにあ たって図１に示した構成要素を全て必要とするわけではない。例えば、本願発明 の態様を組み込んだ表示アダプタを、CPU2、スイッチ又はキーパッド等何らかの 入力装置4、RAM5、表示アダプタ８及び表示装置９のみを有する情報処理システ ムに用いることができる。 表示アダプタ 図２は表示アダプタ８の一つの実施例の機能ブロック図である。この実施例に おいて、コントローラ100はいろんなタイプの情報を伝える信号を送信すると共 に受信するためにバス１に接続されている。例えば、コントローラ100はパス11 からコマンドを、パス13からアドレスを、パス15からデータを、そしてパス17か らタイミングを受取る。コントローラ100はパス15でバス１にデータを送る。 パス11から受け取ったコマンドがメモリ読み出しコマンドならば、パス13から 受け取つたアドレスは読み出しの対象となるメモリの記憶場所を示している。そ の読み出しでメモリから得たデータはラッチ102に入れられ、パス15で送られる 。パス11から受け取ったコマンドがメモリ書き込 みコマンドならば、パス13から受け取ったアドレスはパス15から受け取ったデー タを書き込む先のメモリの記憶場所を示す。 コントローラ100はメモリコントローラ104を用いてビデオRAM106をアクセスす る。ビデオRAM106から読み出された情報はメモリコントローラ104を通ってメモ リバス109に送られる。メモリに書き込まれた情報はメモリバス109からメモリコ ントローラ104を通ってビデオRAM106に送られる。図に示すように、メモリバス1 09は32ビットのバスである。この幅は本願発明に不可欠の要素ではなく、他の幅 を用いてもいい。キャッシュ108はオプションだが、ビデオRAM106に格納された 情報をアクセスするのにかかる時間を短縮するために用いることができる。キャ ッシングを使用する、しないにかかわらず、ビデオRAM106の記憶場所から読み出 された情報はラッチ102に入れられる。 ビデオ出力110はビデオRAM106から得た情報によりビデオ出力表示信号を生成 する。本願発明を実施するにあたり何か特定のビデオ出力110のインプリメンテ ーションが不可欠というわけではないが、典型的なインプリメンテーションには ビデオ出力表示信号を生成するのに必要な情報を得るのにかかる時間制約を緩和 するための先入れ先出し（FIFO）バッファや、例えば、色修正やガンマ修正など を行なうためにコントローラ100に設定できる表示属性に従ってビデオRAM106か ら得た情報を修正するためのパレット、画素情報を直列ビットストリームに変換 するためのビデオシフトレジスタ、さらにアナログビデオ信号を生成するための ディジタル・アナログ変換器などがある。コントローラ100は画素あたりのビッ ト数などの情報に従ってシフトレジスタの動作を適応するように変更すると共に ビデオ同期化信号をパス123で送る。 図２に表示した実施例では広範囲の表示アダプタのインプリメンテーションに おける基本的な機能を示して、一般的な例を意図している。本願発明を組み込め る表示アダプタの一例が、カリフォルニア州サンノゼ市所在 のS MOS Systems社製造のモデルSPC8110F0Aである。図２に示した実施例では、 多くの実際のインプリメンテーションで見られるバッファやクロック、スプライ ト管理、バスマスタリング、コ・プロセッシング、パイプライン化、パワーマネ ージメントなど幾つかの要素を省略して、単純にしようとした。この図から省略 した特徴は広範囲な組み合わせで用いることができるし、また、いろいろな方法 でインプリメントすることができるが、これらの特徴は本願発明にとって不可欠 な要素ではない。本願発明は図２に示した実施例を含み特定の実施例に従ってイ ンプリメントされた表示アダプタだけに限られるものではない。不可欠の特徴は 以下に説明するラッチ制御機能であり、それはコントローラ100及び、ラッチ102 などグラフィックスコントローララッチ、ビデオRAM106などランダムアクセスメ モリによって提供される。 ラッチ制御 図３は、本願発明によるラッチ制御機能の一つの方法における機能工程を示す フローチャートである。この制御法の動作を図２に示した表示アダプタの実施例 を参照しながら説明する。 工程202では必要に応じて初期化を行なう。工程204ではパス11から受け取った コマンドがメモリ読み出しコマンドかどうかを決定する。そうならば、工程208 でそのコマンドで指定された読み出しアドレスが先に保存されているアドレスと 一致するかどうかの決定を行なう。その２つのアドレスが一致していれば、ラッ チ102に先に入れられたデータがパス15に供給される。その２つのアドレスが一 致していなければ、そのコマンドで指定された読み出しアドレスは保存され、そ のコマンドは処理されて、可能ならキャッシュ108から要求されている情報を得 るようにし、可能でなければビデオRAM106から得るようにする。パス11から受け 取ったコマンドがメモリ読み出しコマンドではない場合は、工程216においてそ のコマンドを実行した場合ビデオRAM106の内容に影響を及ぼすかどうかの決 定を行なう。影響するようなら、工程218でその保存されているアドレスをクリ アし、工程212でそのコマンドの処理を行なう。工程214では所望する様々なハウ スキーピング機能を実行することができる。 以上に説明したラッチ制御法の不可欠な特徴は順序を替えて類似の工程からな る同等の方法で実現できることは明白である。これらのバリエーションは本願発 明の範囲から逸脱するものではない。 プログラミング 本願発明によって得られる利点を示すグラフィカルユーザインタフェースを用 いた２つのよく知られている動作はウインドウなど表示オブジェクトの移動及び サイズ変更である。こうした動作は、ビデオRAMからデータを読み出し、そのデ ータを変更して、その変更したデータをビデオRAMに書き込むコマンドを何回も 繰り返す原因となる。先行技術では、後続のメモリ読み出しコマンドによって、 所望の情報がラッチ102にあった場合でも、インプリメントされていればキャッ シュメモリ108が、さもなければビデオRAM106のどちらかがアクセスされてしま う。 例えば、ビデオRAM106に格納された情報は、各記憶場所に２つ以上の画素を表 す情報が格納されるように、詰めあり画素モード(パケット−ピクセルモード、p acked-pixel modes)か平面モード(プレーナーモード、planar modes)のいずれか に応じて編成される。所定の記憶場所に格納された、変更を要する全ての画素に 対するメモリ読み出しコマンドを先ず実行することによって、一層効率的に移動 やサイズ変更の動作を行なうことができる。その所定の記憶場所に対する最初の メモリ読み出しコマンドでキャッシュ108かビデオRAM106のどちらかから所望の 情報を得て、その記憶場所に格納されている情報がラッチ102に入れられる。そ の記憶場所に格納されている画素情報を求める後続のメモリ読み出しコマンドで ラッチ102からその所望の情報を得る。その記憶場所に対する全ての必要な読み 出しの後に、そうしたければその変更された画素情報をビデオRAMに書き込 むことができる。 他のタイプのコマンドに対するメモリ読み出しコマンド実行の適切な順序は、 例えば、アプリケーション或いはオペレーティングシステムの構成要素など情報 を要求する装置のロジックで指定することができるし、さもなければ、その要求 を出している装置の「デバイスドライバ」と呼ばれる特別なインタフェースか或 いはコマンド順を調べてその順序を正しく並べ替える表示アダプタ自体のロジッ クかのどちらかで対応することができる。 本願発明によって、移動やサイズ変更の他に、ビデオRAMの同じ記憶場所に繰 り返してアクセスしなければならない他のタイプの動作の効率改善を図ることが できる。本願発明はビデオRAMの記憶場所に複数の画素情報を格納する状況にお いて最大のメリットを発揮すると考えられるけれども、ビデオメモリの内容に影 響を与えるコマンドの介在なしに所定の記憶場所に繰り返して読み出しアクセス が行われる、各記憶場所に画素１つ分の情報しか格納しないグラフィックスモー ドの場合でも、メリットを生かすことができる。

Claims (1)

1. 【特許請求の範囲】 １．それぞれが表示画像の一つ以上の画素の表示属性を表す複数のビットを格納 する複数の記憶場所を有するランダムアクセスメモリと、 コマンド入力及びデータ出力を有する制御回路とを備え、この制御回路 は、前記記憶場所にリードアクセスするために前記ランダムアクセスメモリに結 合され、それにより前記コマンド入力で受け取ったメモリ読み出しコマンド信号 に応答して前記データ出力でデータ信号を生成するものとなっており、このデー タ信号はそれぞれの記憶場所に格納されたディジタル情報を表しており、前記制 御回路は、前記それぞれの記憶場所を表す情報及び前記ディジタル情報をラッチ するように、前記ランダムアクセスメモリに結合されたラッチ回路をさらに有し ており、 後続のメモリ読み出しコマンド信号に応答して、前記制御回路は、前記 後続のメモリ読み出しコマンド信号によって前記それぞれの記憶場所に格納され た前記ランダムアクセスメモリの情報を読み出す要求がいつあっても、前記ラン ダムアクセスメモリにアクセスすることなく、前記ラッチ回路にラッチされた情 報により前記データ信号を生成するものと構成されていることを特徴とする表示 アダプタ。 ２．請求項１に記載の表示アダプタにおいて、前記ランダムアクセスメモリは複 数のプレーンに編成されており、かつ各記憶場所は前記表示画像のそれぞれの画 素の表示属性を表す情報を格納しており、それぞれの記憶場所の各プレーンは１ ビット以上を格納するものとなっていることを特徴とする。 ３．請求項１に記載の表示アダプタにおいて、前記ランダムアクセスメモリと前 記制御回路との間に配置されたメモリキャッシュをさらに有してい ることを特徴とする。 ４．表示アダプタにおける、メモリ読み出しコマンドを表すコマンド信号に応答 して出力信号を生成する方法であって、その出力信号は前記メモリ読み出しコマ ンドで指定されたランダムアクセスメモリのそれぞれの記憶場所に格納されたデ ィジタル情報を表しており、前記ランダムアクセスメモリのそれぞれの記憶場所 は各々が表示画像の一つ以上の画素の表示属性を表す複数のビットを格納してお り、その方法は、 (a)コマンド信号を受け取り、その受け取ったコマンド信号が前記ランダ ムアクセスメモリから情報を読み出すためのメモリ読み出しコマンドを表すかど うかを決定する工程と、 (b)その受け取ったコマンド信号がメモリ読み出しコマンドを表していな ければ、その受け取ったコマンド信号で表されるコマンドを処理することによっ て前記ランダムアクセスメモリの内容に影響が生じる場合は、保存されているア ドレスをクリアし、その受け取ったコマンド信号で表されるコマンドを処理して 、下記の工程を迂回する工程と、 (c)その受け取ったコマンド信号がメモリ読み出しコマンドを表していれ ば、前記保存されたアドレスがそのメモリ読み出しコマンドで指定されたコマン ドアドレスと一致するかどうかを決定する工程と、 (d)前記保存されたアドレスが前記コマンドアドレスと一致しなければ、 そのコマンドアドレスを新たな保存アドレスとして保存し、その受け取ったコマ ンド信号で表されるメモリ読み出しコマンドを処理し、その際、前記処理は、前 記コマンドアドレスで指定された記憶場所で前記ランダムアクセスメモリに格納 された情報を取得し、その情報をラッチに入れ、前記情報により前記出力信号を 生成することを有しており、そして下記の工程を迂回する工程と、 (e)前記保存されたアドレスが前記コマンドアドレスと一致すれば、前記 ラッチに先に入れられた情報により前記出力信号を生成する工程と、 を有することを特徴とする。 ５．表示アダプタにおける、請求項４に記載の方法において、前記ランダムアク セスメモリは複数のプレーンに編成されており、かつ各記憶場所は前記表示画像 のそれぞれの画素の表示属性を表す情報を格納しており、それぞれの記憶場所の 各プレーンは１ビット以上を格納していることを特徴とする。 ６．前記ランダムアクセスメモリに結合されたメモリキャッシュを有する表示ア ダプタにおける、請求項４に記載の方法において、前記保存されたアドレスと一 致しないコマンドアドレスを有するメモリ読み出しコマンドの処理は、前記メモ リキャッシュから前記情報を取得することを含んでいることを特徴とする。 ７．ランダムアクセスメモリを有する表示アダプタにおいて或る方法を実行する ために機械で実行可能な命令プログラムが入った、その機械で判読可能な媒体に おいて、その方法はメモリ読み出しコマンドを表すコマンド信号に応答して出力 信号を生成するための方法であって、その出力信号は前記メモリ読み出しコマン ドで指定された前記ランダムアクセスメモリのそれぞれの記憶場所に格納された ディジタル情報を表しており、前記ランダムアクセスメモリのそれぞれの記憶場 所は、各々が表示画像の一つ以上の画素の表示属性を表す複数のビットを格納し ており、前記方法は、 (a)コマンド信号を受け取り、その受け取ったコマンド信号が前記ランダム アクセスメモリから情報を読み出すためのメモリ読み出しコマンドを表すかどう かを決定する工程と、 (b)その受け取ったコマンド信号がメモリ読み出しコマンドを表していなけ れば、その受け取ったコマンド信号で表されるコマンドを処理することによって 前記ランダムアクセスメモリの内容に影響が生じる場合は、 保存されているアドレスをクリアし、その受け取ったコマンド信号で表されるコ マンドを処理して、下記の工程を迂回する工程と、 (c)その受け取ったコマンド信号がメモリ読み出しコマンドを表していれば 、前記保存されたアドレスがそのメモリ読み出しコマンドで指定されたコマンド アドレスと一致するかどうかを決定する工程と、 (d)前記保存されたアドレスが前記コマンドアドレスと一致しなければ、そ のコマンドアドレスを新たな保存アドレスとして保存し、その受け取ったコマン ド信号で表されるメモリ読み出しコマンドを処理し、その際、前記処理は、前記 コマンドアドレスで指定された記憶場所で前記ランダムアクセスメモリに格納さ れた情報を取得し、その情報をラッチに入れ、前記情報により前記出力信号を生 成することを有しており、そして下記の工程を迂回する工程と、 (e)前記保存されたアドレスが前記コマンドアドレスと一致すれば、前記ラ ッチに先に入れられた情報により前記出力信号を生成する工程と、を有すること を特徴とする。 ８．請求項７に記載の媒体において、前記ランダムアクセスメモリは複数のプレ ーンに編成されており、かつ各記憶場所は前記表示画像のそれぞれの画素の表示 属性を表す情報を格納しており、それぞれの記憶場所の各プレーンは１ビット以 上を格納していることを特徴とする。 ９．請求項７に記載の媒体において、前記表示アダプタは前記ランダムアクセス メモリに結合されたメモリキャッシュをさらに有し、前記保存されたアドレスと 一致しないコマンドアドレスを有するメモリ読み出しコマンドの処理は、前記メ モリキャッシュから前記情報を取得することを含んでいることを特徴とする。 １０．それぞれが表示画像の一つ以上の画素の表示属性を表す複数のビットを格 納する複数の記憶場所を有するランダムアクセスメモリと、 前記ランダムアクセスメモリの記憶場所に格納されたディジタル情報をラッ チするように、ランダムアクセスメモリに結合されたラッチと、 メモリ読み出しコマンドを表すコマンド信号に応答して出力信号を生成する ために、前記ランダムアクセスメモリ及び前記ラッチに結合された制御手段とを 有しており、その出力信号は前記メモリ読み出しコマンドで指定された前記ラン ダムアクセスメモリの特定の記憶場所に格納されたディジタル情報を表しており 、前記制御手段は前記メモリ読み出しコマンドによって前記ラッチに入っている 情報に対応する記憶場所にある前記ランダムアクセスメモリの情報を読み出す要 求がいつあっても、前記ランダムアクセスメモリにアクセスすることなく、前記 ラッチの情報により前記出力信号を生成するものと構成されていることを特徴と する表示アダプタ。 １１．請求項１０に記載の表示アダプタにおいて、前記ランダムアクセスメモリ は複数のプレーンに編成されており、かつ各記憶場所は前記表示画像のそれぞれ の画素の表示属性を表す情報を格納しており、それぞれの記憶場所の各プレーン は１ビット以上を格納するものとなっていることを特徴とする。 １２．請求項１０に記載の表示アダプタにおいて、前記ランダムアクセスメモリ 及び前記制御手段に結合されたメモリキャッシュを有しており、前記制御手段は 、前記メモリ読み出しコマンドによって前記ラッチに入っている情報に対応する 記憶場所にある前記ランダムアクセスメモリの情報を読み出す要求がいつあって も、前記メモリキャッシュにアクセスすることなく、前記ラッチの情報により出 力信号を生成するものとなっていることを特徴とする。 １３．情報処理装置と、 コマンド入力、データ入力、データ出力、及び画像出力を有する表示アダプ タであって、ここで、そのコマンド入力、データ入力、及びデータ出力は前記情 報処理装置に結合されており、 前記表示アダプタの前記画像出力に結合された表示装置とを備え、前記表示 アダプタは、 それぞれが前記表示装置に表示される画像の一つ以上の画素の表示属性を表 す複数のビットを格納する複数の記憶場所を有するランダムアクセスメモリと、 前記記憶場所にリードアクセスするために前記ランダムアクセスメモリに結 合され、それにより前記コマンド入力で受け取ったメモリ読み出しコマンド信号 に応答して前記データ出力でデータ信号を生成する制御回路を有しており、この データ信号はそれぞれの記憶場所に格納されたディジタル情報を表しており、前 記制御回路は、前記ディジタル情報をラッチするように、前記ランダムアクセス メモリに結合されたラッチ回路をさらに有しており、これにより前記制御回路は 、前記コマンド入力で受け取った後続のメモリ読み出しコマンド信号に応答して 、前記後続のメモリ読み出しコマンド信号によって前記記憶場所に格納された前 記ランダムアクセスメモリの情報を読み出す要求がいつあっても、前記ランダム アクセスメモリにアクセスすることなく、前記ラッチ回路にラッチされた情報に より前記データ信号を生成するものと構成されていることを特徴とする情報表示 システム。 １４．請求項１３に記載の情報処理システムにおいて、前記ランダムアクセスメ モリは複数のプレーンに編成されており、かつ各記憶場所は前記表示画像のそれ ぞれの画素の表示属性を表す情報を格納しており、それぞれ の記憶場所の各プレーンは１ビット以上を格納するものとなっていることを特徴 とする。 １５．請求項１３に記載の情報処理システムにおいて、前記ランダムアクセスメ モリと前記制御回路との間に配置されたメモリキャッシュをさらに有しているこ とを特徴とする。