JP2837461B2 - 外字メモリのアクセス方法 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、通常使用されるJIS C6226で規定された第
１水準および第２水準の文字とは別にユーザにより作成
された外字を外字メモリに対して登録あるいは読出す際
の外字メモリのアクセス方法に関するものである。

［従来の技術］ 文字、数字、記号等のキャラクタのうち、ユーザが作
成した外字をメモリに登録あるいはメモリから読出しを
するフォントメモリ装置では、キャラクタを画面表示す
るにあたって、CRTコントローラからコードバッファに
アドレス信号を送出し、このアドレス信号によってコー
ドバッファから出力されるデータを外字メモリへのアド
レス信号とし、さらに、この外字メモリの出力がドット
データとなって画面に表示されるようになっている。

第６図はこの種の従来のフォントメモリ装置を示して
いる。この装置ではコードバッファ20と外字メモリ21の
間にCPU23には直結していないバス22が使用され、CPU23
と外字メモリ21との間は、外字アドレス用レジスタ25、
書込み用レジスタ26および読出し用レジスタ27を介して
接続されている。

そして、外字メモリ21に外字を登録する場合には、外
字アドレス用レジスタ25はCPU23からのアドレス書込み
信号S2によってCPU23から送られた外字メモリ21のアド
レスをラッチし、書込み用レジスタ26はCPU23からの書
込み信号S4によってユーザの作成したドットデータをラ
ッチする。次に、外字アドレス用レジスタ25および書込
み用レジスタ26はCPU23からのイネーブル信号S3およびS
7によってイネーブル状態になり、CPU23からの書込み信
号S5によって外字メモリ21の所定のアドレスに外字のド
ットデータが８ビット単位で書込まれる。

また、外字メモリ21に記憶された外字を読出す場合に
は、外字アドレス用レジスタ25はCPU23からのアドレス
書込み信号S2によりCPU23から送られた外字メモリ21の
アドレスをラッチし、CPU23からのイネーブル信号S3に
よってイネーブル状態になる。次に、外字メモリ21はCP
U23からの読出し信号S6によって外字のドットデータを
出力する。読出し用レジスタ27はCPU23からの読出し信
号S8によって外字メモリ21から出力された外字のドット
データをラッチし、CPU23からのイネーブル信号S9によ
ってラッチした外字のドットデータを出力する。

［発明が解決しようとする課題］ しかしながら、上述した従来のアクセス方法では、外
字の登録および読出し時にCPU23のマシンサイクルとし
て外字メモリ21のアドレスの書込みS2、ドットデータの
書込みS4あるいは読出しS6、外字書込みS5あるいは読出
しS8の最低３サイクルを必要とするため、１文字当たり
の外字のアクセスに時間がかかり、別の処理を行なうに
当たって支障を来し、能率的な処理を行なうことができ
なかった。

また、この種の一般の漢字表示を行なう装置では、漢
字フォントのドット構成が全角で22ないしは24ドットで
あり、外字メモリを構成するには８ビット幅のメモリお
よび外字データ用のレジスタが書込み用、読出し用とそ
れぞれが最低でも３つずつ必要であった。従って、必要
以上にメモリ容量が大きくなり、部品点数が多くコスト
高の原因になるとともに、装置に対する占有面積が増し
て装置小型化の妨げになっていた。

そこで、本発明は上述した問題点に鑑みてなされたも
のであって、その目的は、外字の登録および読出しにか
かるアクセス時間の短縮が図れ、メモリ容量を減少して
コストの低減およびスペースファクタの向上が図れる外
字メモリのアクセス方法を提供することにある。

［課題を解決するための手段］ 上記目的を達成するため、本発明による外字メモリの
アクセス方法は、１キャラクタの外字データが複数のビ
ット群に分けられて記憶される外字メモリをCPUのメモ
リマップ上に配置し、前記CPUのアドレスの一部に割り
当てられた外字コードにラインカウントアドレスと前記
各ビット群の読出し順序を規定するコードを付加したも
のを前記外字メモリのアドレスとして、前記外字メモリ
に対する外字データの登録および読出しを行なうことを
特徴としている。

［作用］ １キャラクタの外字データが複数のビット群に分けら
れて記憶される外字メモリに対する外字データの登録ま
たは読出しを行なう場合には、外字メモリをCPUのメモ
リマップ上に配置してCPUのアドレスの一部に割り当て
られた外字コードにラインカウントアドレスと各ビット
群の読出し順序を規定するコードを付加したものを外字
メモリのアドレスとする。そして、このアドレスに基づ
いて外字メモリに外字データの登録または読出しを行な
う。

［実施例］ 第１図は本発明による外字メモリのアクセス方法が適
用されるフォントメモリ装置の一実施例を示すブロック
構成図である。

この実施例によるフォントメモリ装置は、外字をフォ
ント幅に応じて複数のビット群のデータに分け、CPU5の
アドレスの一部を使用し、ユーザによって設定される外
字コードにラインカウントアドレスと読出し順序コード
を付加したものを外字メモリ４のアドレスとして入力す
ることで、CPUのメモリマップ上で外字の登録あるいは
読出しを行なっており、CRTコントローラ１、コードバ
ッファ２、タイミング発生手段３、外字メモリ４、CPU
5、レジスタ６を備えて概略構成されている。

CRTコントローラ１はユーザによって作成された外字
を外字メモリ４からCRTに表示するために読出すにあた
って、外字の読出しの順序を記憶したコードバッファ２
に対して外字を読出す順番毎のアドレスA1を出力してい
る。また、外字メモリ４に対してラインカウントアドレ
スA3を出力し、かつ１ライン毎にこのラインカウントア
ドレスA3を更新している。

なお、ラインカウントアドレスA3は表示画面上のドッ
トラインを走査するためのアドレスである。

コードバッファ２はCRTコントローラ１からのアドレ
スA1によって後に詳述する外字アクセスアドレスA2、外
字コードC1の揃ったデータを第１のディスプレイバス７
に出力している。

ここで、外字アクセスアドレスA2とはCPU5のメモリマ
ップ上に配置された外字メモリ４をアクセスするための
アドレスであり、外字コードC1が示す１文字の外字が幾
つのビット群データよりなっているかの情報も含んでい
る。また、外字コードC1とはユーザが作成した外字を外
字メモリ４に登録するために任意に設定されて入力され
るコードである。

タイミング発生手段３はドットクロックカウンタ3aと
セレクタ3bによって構成され、ドットクロックカウンタ
3aはドットクロックを８ドットカウントする毎に１パル
スをセレクタ3bに出力しており、セレクタ3bはドットク
ロックカウンタ3aからのパルスに基づいて第１のディス
プレイバス７上のデータのうちの外字アクセスアドレス
A2から読出し順序コードC2を作り外字メモリ４に出力し
ている。また、レジスタ６に対して同期用のクロック信
号CK（CK1〜CK3）およびイネーブル信号Ｅ（E1〜E3）を
出力している。

なお、読出し順序コードC2は複数に分割されて各アド
レスに記憶された８ドット単位の各ビット群データの読
出し順序を規定するコードであり、これによって外字メ
モリ４の読出しアドレスが変更される。

外字メモリ４はCPU5のメモリマップ上に配置され、ユ
ーザによって作成される外字をフォント幅、つまりドッ
ト数に応じて複数のビット群のデータに分けて記憶して
いる。すなわち、、通常使用される外字のドット数は、
16ドットあるいは24ドットであるため、８ドット単位で
各アドレスに記憶しており、例えば24ドットの外字の場
合には、第２図に示すように３つのビット群データD1,D
2,D3に分けられて各アドレス毎に記憶されている。従っ
て、この実施例では１キャラクタの外字が24ドットであ
れば３つのビット群データD1,D2,D3に、また16ドットで
あれば２つのビット群データD1,D2にそれぞれ分けて各
アドレスに記憶している。

CPU5は外字を外字メモリ４に登録あるいは外字メモリ
４から読出すにあたり、外字メモリ４のアドレスを指定
するCPUアドレスを、アドレスバス８上に出力してお
り、このCPUアドレスはバッファ９を介して第１のディ
スプレイバス７等に出力されて外字メモリ４に供給され
る。このCPUアドレスは第３図（ａ）に示すように最上
位ビットMSB側より外字アクセスアドレスA2、外字コー
ドC1、ラインカウントアドレスA3、読出し順序コードC2
で構成されている。

また、CPU5はCPUアドレスの出力と同時に外字コードC
1、ラインカウントアドレスA3および読出し順序コードC
2に対応するドットデータをデータバス10上に出力して
おり、このデータはバッファ11を介して第２のディスプ
レイバス13上に出力される。

レジスタ６は表示される外字のフォント幅に応じて複
数設けられるもので、ここでは24ドットの外字の表示に
対応できるように３つ設けられている。各レジスタ6a,6
b,6cはコードバッファ２およびセレクタ3bからのアドレ
ス（C1＋A3＋C2）の指定により第２のディスプレイバス
13上に外字メモリ４から出力されたドットデータを、タ
イミング発生手段３からのクロック信号CKのタイミング
に基づいて外字メモリ４の読出し順序コードC2の変更毎
にラッチしており、各レジスタ6a,6b,6cがデータをラッ
チして１キャラクタの１ライン分のデータが揃うと、タ
イミング発生手段３からのイネーブル信号Ｅによって各
データを一斉に第３のディスプレイバス14上に出力して
いる。

次に、上記のように構成されるフォントメモリ装置に
よる外字の登録および読出しの動作を第４図および第５
図の動作チャート図に基づいて説明する。

まず、ユーザの作成した外字を外字メモリ４に登録す
る場合には、登録する外字の外字コードC1にラインカウ
ントアドレスA3と読出し順序コードC2を付加してCPU5か
ら外字メモリ４へのCPUアドレスとして揃える（ST1）。
プログラムされたCPUアドレスに基づいて８ビットのド
ットデータを外字メモリ４に書込む（ST2）。続いて、
ドットデータのビット幅に従い、読出し順序コードC2を
インクリメントして８ビットのドットデータを外字メモ
リに書込むことにより、１つの外字コードに対する１つ
のラインカウントアドレスのデータが揃う（ST3）。次
に、ラインカウントアドレスをインクリメントしてST1
〜ST3の動作を繰り返して行ない、すべてのラインカウ
ントアドレスにデータを書込み、外字の登録を終了する
（ST4）。

次に、外字メモリ４に登録された外字を読出してCRT
に表示する場合には、CRTコントローラ１から出力され
たラインカウントアドレスA3と、コードバッファ２から
出力された外字アクセスアドレスA2と外字コードC1のう
ちのC1と、またA2からセレクタ3bで生成されたC2とが外
字メモリ４に入力される（ST6）。次に、このA3,C1,C2
で指定されたアドレスのドットデータが外部メモリ４か
ら出力される。まず、最初に１ライン目の１番目のビッ
ト群データD1が出力され、セレクタ3bからレジスタ6aへ
クロック信号CK1が出力されることによってレジスタ6a
へラッチされる。続いて、セレクタ3bにおいて読出し順
序コードC2がインクリメントされて読出しアドレスの変
更がなされると（ST7）、外字メモリ４から２番目のビ
ット群データD2が出力され、セレクタ3bからレジスタ6b
へクロック信号CKが出力されラッチされる。同様にして
３番目のビット群データがレジスタ6cにラッチされる
（ST8）。この動作はコードバッファ２から１読出しサ
イクル（外字のフォント幅に応じて複数に分けられたデ
ータ全てを読出すのに要する時間）内に予め決められた
読出しの数分だけ行なわれる。そして、全てのビット群
データが各レジスタ6a,6b,6cにラッチされて揃うと（ST
9）、各レジスタ6a,6b,6cをイネーブルにして第３のデ
ィスプレイバス14上にデータを出力する（ST10）。この
結果、出力されたデータが図示しない後段の回路におい
てビデオ信号に変換されて対応する外字の１ライン目が
ディスプレイ画面上に表示位される（ST11）。この動作
が２ライン目、３ライン目と繰り返されて、対応する外
字がディスプレイ画面上に表示される。

従って、この実施例では、CPU5からのアドレスの一部
分を外字のコードとして使用し、CPU5から外字メモリ４
へのCPUアドレスの出力時に、外字のドットデータをデ
ータバス10上に出力する構成なので、従来のようにCPU
データバスから外字専用のレジスタを介してディスプレ
イバスから間接的に外字メモリをアクセスすることな
く、CPU5から直接外字メモリ４を１マシンサイクルでア
クセスすることができ、従来に比べて外字の登録および
読出しにかかるアクセス時間の短縮が図れ、また外字登
録に必要な部品点数が減少する。また、１キャラクタの
外字を８ビット単位に分け、コードバッファ２から読出
した外字メモリ４に入力する外字コードに８ビット単位
で読出す順序を規定した読出し順序コードC2を付加した
ので、この読出し順序コードC2を１読出しサイクル内で
変化させることによってディスプレイバスが８ビットバ
スのみの構成においても、１キャラクタの外字毎に外字
メモリ４から８ドット以上のフォントパターンを読出す
ことができる。また、これにより、外字データは共通の
外字メモリ４に複数のアドレスに分けて記憶されるの
で、従来に比べてメモリの数を減少してコストの低減が
図れるとともに、装置に対するメモリの占有面積を小さ
くしてスペースファクタの向上が図れ、装置の小型化に
対応することができる。

ところで、上述した実施例では、１つの外字を８ドッ
ト単位で３つに分け、これに対応して３つのレジスタ6
a,6b,6cを備えて16ドットおよび24ドットによる外字の
登録および読出しに対応できる構成としたが、24ドット
以上の外字を登録あるいは読出す場合には、ドット数に
応じてその外字を８ドット単位で複数に分け、この数に
対応する数のレジスタを設ければよい。

なお、外字を複数の単位に分ける場合には、８ビット
に限ることなく、CPUやバスのビット数に応じて変えて
もよい。

［発明の効果］ 以上説明したように、本発明の外字メモリのアクセス
方法によれば、外字データは従来のようにディスプレイ
バスを介さずに直接CPUからアドレスバスを介してアク
セスできるので、外字の登録および読出しにかかるアク
セス時間の短縮が図れる。また、外字のドットデータは
共通のメモリに対し、複数のビット群に分けられて記憶
されるので、従来に比べてメモリの数を減少してコスト
の低減が図れるとともに、装置に対するメモリの占有面
積を小さくしてスペースファクタの向上が図れ、装置の
小型化に対応することができる。

【図面の簡単な説明】

第１図は本発明による外字メモリのアクセス方法が適用
されるフォントメモリ装置の一実施例を示すブロック構
成図、第２図は外字メモリに記憶される外字の表示フォ
ーマットを示す図、第３図は同装置におけるCPUのアド
レス構成を示す図、第４図は同装置による外字の登録動
作を示す動作チャート図、第５図は同装置による外字の
読出し動作を示す動作チャート図、第６図は従来のフォ
ントメモリ装置の一例を示すブロック構成図である。 １……CRTコントローラ、２……コードバッファ、３…
…タイミング発生手段、４……外字メモリ、５……CP
U、６……レジスタ、10……データバス、A2……外字ア
クセスアドレス、A3……ラインカウントアドレス、C1…
…外字コード、C2……読出し順序コード。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】１キャラクタの外字データが複数のビット
   群に分けられて記憶される外字メモリをCPUのメモリマ
   ップ上に配置し、前記CPUのアドレスの一部に割り当て
   られた外字コードにラインカウントアドレスと前記各ビ
   ット群の読出し順序を規定するコードを付加したものを
   前記外字メモリのアドレスとして、前記外字メモリに対
   する外字データの登録および読出しを行なうことを特徴
   とする外字メモリのアクセス方法。