JPH08115072A - ドット表示装置 - Google Patents

Abstract

(57)【要約】 【目的】 本願発明に係るドット表示装置は、ＣＰＵの
処理のオーバーヘッドを減少させる。 【構成】 本願発明に係るドット表示装置は、データを
表示するための表示手段７と、この表示手段７により表
示される１フレーム分のデータに対応するドットデータ
が記憶されるフレームメモリ６と、キャラクタデータに
対応する文字のドットパターンが記憶されたフォントメ
モリ５と、前記表示手段７に表示させる文字のキャラク
タコードを受けて前記フォントメモリ５の対応ドットパ
ターンのアドレスを発生するアドレス発生手段３と、こ
のアドレス発生手段３からアドレスを受け取り、前記フ
ォントメモリ５から対応のドットパターンを取り出し、
前記フレームメモリ６の所要アドレスから１文字分のド
ットパターンをドット対応に連続書き込みする描画手段
４とを備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＣＲＴディスプレイ
装置等を用いて、文字をドット表示するドット表示装置
に関するものである。

【０００２】

【従来の技術】従来のこの種の装置は、図１０に示され
るように構成されていた。即ち、ＣＲＴディスプレイ装
置９５には、フレームメモリ９４が接続されており、マ
イクロプロセッサ等より構成されるＣＰＵ９１が表示す
べき文字コードを発生し、この文字コードに対応するド
ットパターンのフォントメモリ９３におけるアドレス
を、内部において求める。更に、この求めたアドレスを
用いてＣＰＵ９１は、バス９２を介してフォントメモリ
９３から対応のドットパターンを読み出し、更に、フレ
ームメモリ９４の所要アドレスに書き込みを行う。

【０００３】

【発明が解決しようとする課題】しかしながら、上記の
従来のドット表示装置によると、ＣＰＵ９１が１文字ず
つキャラクタコードについてアドレスを求め、フレーム
メモリ９４に対するドットの書き込みまで行うため、処
理のオーバヘッドが極めて大きいという問題点が生じて
いた。

【０００４】本発明は上記の如き問題点を解決せんとし
てなされたもので、その目的は、ドット表示を行う場合
の処理のオーバヘッドを減少させ、ドットの描画を高速
に行うことのできるドット表示装置を提供することであ
る。

【０００５】

【課題を解決するための手段】そこで本願の請求項１に
記載のドット表示装置では、データを表示するための表
示手段と、この表示手段により表示される１フレーム分
のデータに対応するドットデータが記憶されるフレーム
メモリと、キャラクタデータに対応する文字のドットパ
ターンが記憶されたフォントメモリと、前記表示手段に
表示させる文字のキャラクタコードを受けて前記フォン
トメモリの対応ドットパターンのアドレスを発生するア
ドレス発生手段と、このアドレス発生手段からアドレス
を受け取り、前記フォントメモリから対応のドットパタ
ーンを取り出し、前記フレームメモリの所要アドレスか
ら１文字分のドットパターンをドット対応に連続書き込
みする描画手段とを備えることを特徴とする。

【０００６】また、本願の請求項２に記載のドット表示
装置は、上記請求項１に記載のドット表示装置の構成に
対し、表示手段に表示させる文字のキャラクタコードが
表示順に書き込まれるＦＩＦＯバッファを有し、アドレ
ス発生手段は、このＦＩＦＯバッファから順次に出力さ
れるキャラクタコードを受けて前記フォントメモリの対
応ドットパターンのアドレスを発生することを特徴とす
る。

【０００７】また、本願の請求項３に記載のドット表示
装置では、描画手段が、フォントメモリから読み出した
ドットパターンを行方向へ所定ドット書き込むと、次行
のドットパターンを行方向へ所定ドット書き込む様にし
て、最下行まで繰り返して書き込みを行い、最下行へ至
ると、所定ドットシフトしたアドレスの最上行から再び
上記と同様に、ドットパターンを行方向へ所定ドット書
き込む動作を繰り返して、ドット単位の書き込みを実行
することを特徴とする。

【０００８】

【作用】上記請求項１に記載のドット表示装置によれ
ば、アドレス発生手段に対してキャラクタコードを与え
るだけで、フォントメモリの対応ドットパターンのアド
レスが発生され、これが描画手段に送られて、この描画
手段においてフォントメモリからの対応のドットパター
ンの取り出しおよび、フレームメモリの所要アドレスか
ら、１文字分のドットパターンのドット対応の連続書き
込みが行われる。

【０００９】上記請求項２に記載のドット表示装置によ
れば、ＦＩＦＯバッファにキャラクタコードが書き込ま
れ表示順にアドレス発生手段へ送られることになり、描
画手段へ表示順にアドレスが与えられ、そのまま連続的
に表示順でのドットパターンの取り出しおよび書き込み
が行われる。

【００１０】上記請求項３に記載のドット表示装置によ
れば、ドットパターンの書き込みが、ドット毎に線スキ
ャンされる如く、上方から下方へ更に上方から下方へと
進み、行方向にドットパターンが連続的に書き込まれる
ことになる。

【００１１】

【実施例】以下、添付図面を参照して本発明の実施例に
係るドット表示装置を説明する。なお、図面の説明にお
いて、同一の構成要素には同一の符号を付して重複する
説明を省略する。図１には、本発明の実施例に係るドッ
ト表示装置の構成が示されている。このドット表示装置
では、ＣＰＵ１が、表示すべき文字のキャラクタコード
を発生し、ＦＩＦＯバッファ２へ書き込む構成を採って
いる。例えば、１画面に表示すべき文字を、画面の表示
の先頭の文字からキャラクタコードとして行方向へ順に
ＦＩＦＯバッファ２へ書き込む。ＦＩＦＯバッファ２は
書き込まれたキャラクタデータを書き込み順にアドレス
生成回路３へ出力する。この実施例では、キャラクタコ
ードは、例えば、図９に示すように、８ビットのコード
であり、これを受けたアドレス生成回路３は、同図に示
すように、これを上位４ビットＹ３〜Ｙ０と下位４ビッ
トＸ３〜Ｘ０とに分割し、更にそれぞれを４ビットずつ
シフトして８ビットのアドレスとして描画回路４へ送出
する。また、ＣＰＵ１は描画回路４に対して、表示すべ
き文字列の先頭の文字について、表示アドレスを与え
る。例えば、図３に示すように、フレームメモリ６に表
示画面に対応してドットが書き込まれるものとすると、
上記表示アドレスは、同図の如く（Ｐｘ，Ｐｙ）であ
り、これがＣＰＵ１から与えられることになる。描画回
路４には、図２に示されるようなドットパターンが記憶
されたフォントメモリ５が接続されている。つまり、各
文字のドットパターンは１６ドット×１６ドットであ
り、このドットパターンをそれぞれ８ビットのアドレス
により８ドットずつ（８ドットを１ブロックとして）読
み出すことができるように構成されている。

【００１２】描画回路４は、上記図９のようなアドレス
を受け取り、この上位４ビットずつは（Ｙ３〜Ｙ０、Ｘ
３〜Ｘ０）、そのまま、下位４ビットずつについては、
図４に示すような回路により、発生してフォントメモリ
５へ出力する。つまり、図４は描画回路４の要部を示し
ており、制御部１０は描画速度に対応したクロックをＹ
カウンタ１３へ出力する。Ｙカウンタ１３は１６進数を
４ビットで出力し、Ｙ下位側アドレスとする。また、Ｙ
カウンタ１３の出力はコンパレータ１２へ与えられてい
る。また、コンパレータ１２には、レジスタ１１にセッ
トされたＹアドレスの最大値（ここでは、１５）が与え
られ、両入力が一致すると、コンパレータ１２からパル
スが出力される。このパルスはＹカウンタ１３のリセッ
ト端子に与えられると共に、Ｘカウンタ１４へ与えられ
ている。Ｘカウンタ１４は２進カウンタであり、初期化
の当初は「００００」を出力し、１つ目のパルスが与え
られると「０００１」となり、次のパルスで再び「００
００」となる。この出力はＸ下位側アドレスとなる。

【００１３】従って、フォントメモリ５の１文字分のド
ットパターンが図７のようであると、アドレス生成回路
３から出力された上位４ビットずつのアドレス（Ｙ３〜
Ｙ０、Ｘ３〜Ｘ０）により、フォントメモリ５内の１文
字が特定され、図４の回路のＸ下位側アドレスで１ライ
ン１６ドットの内、前半の８ドットを読み出すか、後半
の８ドットを読み出すのかが特定され、図４のＹ下位側
アドレスで第１ラインから第１６ラインの内の１ライン
が特定される。この様なアドレッシングにより８ドット
ずつのドットパターンが読み出される。

【００１４】描画回路４にはＣＲＴディスプレイ装置７
の１画面分の画素に対応したドットを記憶可能な容量の
フレームメモリ６が接続されている。描画回路４は図５
に示されるような要部構成を有しており、この回路によ
り上記フレームメモリ６へのドットパターンの書き込み
を行う。つまり、描画回路４の制御部１０Ａは、ＣＰＵ
１から送出された表示すべき文字列の先頭の文字につい
ての表示アドレス（Ｐｘ，Ｐｙ）を受け取り、この内の
ＸアドレスＰｘをＸ初期値レジスタ２４にセットし、一
方、ＹアドレスＰｙをＹ初期値レジスタ２６にセットす
る。レジスタ２５はＹアドレスの最大変化値（ここで
は、１５ライン）をセットするレジスタである。この最
大変化値は、制御部１０により初期設定される。

【００１５】データバッファ２９Ａには、フォントメモ
リ５から読み出した８ドットのドットパターンが格納さ
れる。制御部１０Ａは、描画速度に応じて、つまり、フ
ォントメモリ５からの８ドットの読み出しに同期して、
Ｙカウンタ２７へクロックを与え、データバッファ２９
Ａのドットパターンを出力し、Ｙカウンタ２７を歩進さ
せる。レジスタ２５の出力とＹカウンタ２７のカウント
値（歩進値）とがコンパレータ２８に与えられており、
両者が一致すると、コンパレータ２８からパルスが出力
される。Ｙカウンタ２７はＹ初期値レジスタ２６の出力
を受けて、この出力にカウント値を加えた値をフレーム
メモリ６に対するドットパターンの書き込み用のＹアド
レスとして出力する。

【００１６】コンパレータ２８から出力されるパルス
は、Ｙ初期値レジスタ２６の出力指示端子とＸレジスタ
２２Ａのクロック端子とに与えられている。Ｙ初期値レ
ジスタ２６は出力指示端子にパルスが与えられると、セ
ットされているＹ初期値をＹカウンタ２８へロードす
る。Ｘカウンタ２２ＡはＸ初期値レジスタ２４にセット
されたＸ初期値を出力し、パルスが与えられると「１」
歩進して図８に示す右側ブロックのＸアドレスを出力す
る。つまり、当初は、図８の斜線で示されている８ドッ
ト分のエリアを指定して、８ドットを１度に書き込み、
Ｙアドレスの歩進に伴って図の矢印のようにアドレス指
定がなされ、１６ライン分の書き込みが終了すると、Ｘ
アドレスの歩進が生じて、今度は、図８の斜線で示され
ている８ドット分のエリアの右隣の８ドット分のエリア
を指定して、８ドットを１度に書き込むようにアドレス
を出力する。

【００１７】以上のように構成されたドット表示装置
は、以下のように動作する。ＣＰＵ１では、図３に示す
ように、Ａｂ・・・の文字列を、ＣＲＴ７の画面のアド
レス（Ｐｘ，Ｐｙ）から表示すべく、Ａｂ・・・の文字
列に対応したキャラクタコードをＦＩＦＯバッファ２へ
書き込むと共に、描画回路４へ表示開始のアドレス（Ｐ
ｘ，Ｐｙ）を与える。すると、ＦＩＦＯバッファ２から
のキャラクタデータの出力により、アドレス生成回路３
が図９において説明した如くのコードの分離とシフトを
行って、ＸＹそれぞれ８ビットのアドレスを作成し、描
画回路４へ送出する。このＸＹそれぞれ８ビットのアド
レスについては、描画回路４の図４に示した構成部分
が、下位アドレスを生成し、１文字のドットパターンに
対し、８ドット単位での読み出しが行われる。

【００１８】つまり、１文字分のドットパターンを示す
図７のフォントメモリ５の一部については、初期化の当
初は、Ｙカウンタ１３から第１ラインを示す「０００
０」が出力され、Ｘカウンタ１４から左側ブロックを示
す「００００」が出力され、左側ブロックの第１ライン
の８ドット分のドットが読み出され、図６に示すデータ
バッファ２９Ａへパラレルに送られてセットされる。

【００１９】そこで、制御部１０は各レジスタに必要値
をセットしており、Ｘカウンタ２２からはＸアドレスＰ
ｘが出力され、Ｙカウンタ２７からはＹアドレスＰｙが
出力されており、データバッファ２９Ａからは図７の左
側ブロックの第１ラインの８ドットが出力される。従っ
て、フレームメモリ６のＸアドレスＰｘ、ＹアドレスＰ
ｙＤＥ指定される１ブロック（図８の斜線のブロック）
には、図７の左側ブロックの第１ラインの８ドットが書
き込まれる。次に、Ｙカウンタ２７及びデータバッファ
２９Ａにクロックが与えられ、（この時同時に、図４の
Ｙカウンタ１３にもパルスが与えられ、歩進が生じる。
これは、以下でも同様である。）Ｙカウンタ２７からは
Ｙアドレス（Ｐｙ＋１）が出力され、データバッファ２
９Ａからは図７の左側ブロックの第２ラインの８ドット
が出力される。従って、フレームメモリ６のＸアドレス
（Ｐｘ）、Ｙアドレス（Ｐｙに＋１）で示される１ブロ
ックには、図７の左側ブロックの第２ラインの８ドット
が書き込まれる。以下、クロック到来毎に、Ｙカウンタ
２７の歩進及びデータバッファ２９Ａのデータ出力が生
じ、図７の左側ブロックの第３ライン以降の各８ドット
が書き込まれてゆくことになる。このようにして、Ｙカ
ウンタ２７が８歩進したとき、コンパレータ２８では両
入力が一致し、コンパレータ２８からパルスが出力され
る。

【００２０】上記のパルスによりＹ初期値レジスタ２４
の設定値がＹカウンタ２７にＰｙがロードされ、Ｘカウ
ンタ２２は歩進により（Ｐｘ＋１）を出力する。一方、
図４のＸカウンタ１４からは「０００１」が出力される
ようになり、今度は右側ブロックの各ラインのリードが
行われ、これがフレームメモリ６に書き込まれる。この
ときの動作は、上記と同様であるので、その説明を省略
する。

【００２１】このため、本実施例では、図７のフォント
メモリ５の１ブロック（８ドット）毎の読み出しと同期
して、フレームメモリ６において、図８に示される如
く、所定表示位置（Ｐｘ，Ｐｙ）から１ブロック（８ド
ット）毎の描画が行われることになる。つまり、読み出
しも書き込みも８ドットずつ行われ、しかも、いずれの
アドレス発生及びアクセスがハードウエアにより行われ
る。

【００２２】なお、本実施例では、描画を８ドット単位
（ブロック）で行うようにしたが、他の実施例では、描
画を１ドット単位で行う。例えば、本発明の他の実施例
の描画回路４は図６に示されるような要部構成を有して
おり、この回路により上記フレームメモリ６へのドット
パターンの書き込みを行う。つまり、描画回路４の制御
部１０は、ＣＰＵ１から送出された表示すべき文字列の
先頭の文字についての表示アドレス（Ｐｘ，Ｐｙ）を受
け取り、この内のＸアドレスＰｘをＸ初期値レジスタ２
４にセットし、一方、ＹアドレスＰｙをＹ初期値レジス
タ２６にセットする。また、レジスタ２１はＸアドレス
の最大変化値（ここでは、８ドット）をセットするレジ
スタであり、レジスタ２５はＹアドレスの最大変化値
（ここでは、１５ライン）をセットするレジスタであ
る。各最大変化値は、制御部１０により初期設定され
る。

【００２３】制御部１０は描画速度に対応するクロック
をＸカウンタ２２とデータシフタ２９へ与え、Ｘカウン
タ２２の歩進とデータシフタ２９内のデータのシフト動
作とを発生させる。レジスタ２１の出力とＸカウンタ２
２の出力とは、コンパレータ２３へ与えられ、両者が一
致したときコンパレータ２３からパルスが出力される。
なお、Ｘカウンタ２２はＸ初期値レジスタ２４の出力を
受けて、この出力にカウント値を加えた値をフレームメ
モリ６に対するドットパターンの書き込み用のＸアドレ
スとして出力する。Ｘカウンタ２２からコンパレータ２
３へ出力される値は、クロックにより歩進された値だけ
である。

【００２４】コンパレータ２３から出力されるパルスは
Ｘ初期値レジスタ２４の出力指示端子及びＹカウンタ２
７のクロック端子に与えられている。Ｘ初期値レジスタ
２４は上記出力指示端子にパルスを与えられると、セッ
トされているＸ初期値をＸカウンタ２２へロードする。

【００２５】一方コンパレータ２８の一方の入力端子に
は、レジスタ２５よりＹアドレスの最大値が与えられて
おり、他方の入力端子には、Ｙカウンタ２７よりカウン
ト値が与えられている。Ｙカウンタ２７はコンパレータ
２３の出力パルスにより歩進されるカウント値をコンパ
レータ２８に与える。コンパレータ２８は両入力が一致
すると、パルスをＸ初期値レジスタ２４に付設された固
定値加算部２４Ａの出力指示端子及びＹ初期値レジスタ
２６の出力指示端子へ送出する。この結果、Ｘ初期値レ
ジスタ２４は上記出力指示端子にパルスを与えられる
と、セットされているＸ初期値に固定値（ここでは、
８）を加えてＸカウンタ２２へロードし、Ｙ初期値レジ
スタ２６は上記出力指示端子にパルスを与えられると、
セットされているＹ初期値をＹカウンタ２７へロードす
る。Ｙカウンタ２７はＹ初期値レジスタ２６の出力を受
けて、この出力にカウント値を加えた値をフレームメモ
リ６に対するドットパターンの書き込み用のＹアドレス
としてフレームメモリ６へ出力する。

【００２６】つまり、１文字分のドットパターンを示す
図７のフォントメモリ５の一部については、初期化の当
初は、Ｙカウンタ１３から第１ラインを示す「０００
０」が出力され、Ｘカウンタ１４から左側ブロックを示
す「００００」が出力され、左側ブロックの第１ライン
の８ドット分のドットが読み出され、図６に示すデータ
シフタ２９へパラレルに送られてセットされる。

【００２７】そこで、制御部１０は各レジスタに必要値
をセットしており、Ｘカウンタ２２からはＸアドレスＰ
ｘが出力され、Ｙカウンタ２７からはＹアドレスＰｙが
出力されており、データシフタ２９からは図７の左側ブ
ロックの第１ラインの第１ビット目のドットが出力され
る。従って、フレームメモリ６のＸアドレスＰｘ、Ｙア
ドレスＰｙには、図７の左側ブロックの第１ラインの第
１ビット目のドットが書き込まれる。つまり、この実施
例では、前述の実施例と異なり、フレームメモリ６がア
ドレス指定により、１ドット分の領域が指定されるよう
になっている。次に、Ｘカウンタ２２及びデータシフタ
２９にクロックが与えられ、Ｘカウンタ２２からはＸア
ドレス（Ｐｘ＋１）が出力され、データシフタ２９から
は図７の左側ブロックの第１ラインの第２ビット目のド
ットが出力される。従って、フレームメモリ６のＸアド
レス（Ｐｘ＋１）、ＹアドレスＰｙには、図７の左側ブ
ロックの第１ラインの第２ビット目のドットが書き込ま
れる。以下、クロック到来毎に、Ｘカウンタ２２の歩進
及びデータシフタ２９のシフトが生じ、図７の左側ブロ
ックの第１ラインの各ビットのドットが書き込まれてゆ
くことになる。このようにして、Ｘカウンタ２２が８歩
進したとき、コンパレータ２３では両入力が一致し、コ
ンパレータ２３からパルスが出力される。この時同時
に、図４のＹカウンタ１３にもパルスが与えられ、歩進
が生じる。

【００２８】上記により、図７のフォントメモリ５から
は左側ブロックの第２ラインの読み出しが行われ、これ
がデータシフタ２９へセットされる。一方、コンパレー
タ２３から出力されたパルスによりＹカウンタ２７の歩
進と、Ｘカウンタ２２にはＸ初期値レジスタ２４のＸ初
期値（Ｐｘ）がロードされる。この結果、今度は左側の
第２ラインのドットが（Ｐｘ，Ｐｙ＋１）から図の右方
向へ順次に書き込まれる。以下同様にして、左側ブロッ
クのドットの書き込みが続き、（Ｐｘ，Ｐｙ＋１５）か
ら図の右方向へ順次に書き込が行われて、このブロック
のドットの描画が終了する。この終了時に、コンパレー
タ２３及びコンパレータ２８からパルスが出力され、Ｘ
初期値レジスタ２４には（＋８）が固定値加算部２４Ａ
から与えられ、Ｘカウンタ２２には（Ｐｘ＋８）がロー
ドされ、Ｙカウンタ２７にはＰｙがロードされる。

【００２９】一方、図４のＸカウンタからは「０００
１」が出力されるようになり、今度は右側ブロックの各
ラインのリードが行われ、これがフレームメモリ６に書
き込まれる。このときの動作は、上記と同様であるの
で、その説明を省略する。このようにして、フレームメ
モリ６に記憶されたドットパターンはＣＲＴディスプレ
イ装置７により読み出され、これに基づく表示がなされ
る。

【００３０】斯して、本実施例では、ハードウエアによ
る自動的なフォントメモリ５のアクセスのためのアドレ
スの生成と、フレームメモリ６への描画が行われ、ＣＰ
Ｕ１の描画処理のためのオーバーヘッドを減少させ、か
つ、フレームメモリ６への高速な描画とが実行される。

【００３１】なお、他の実施例では描画及び読み出しの
単位についても、８ビット或いは１ビットに限らず、所
定ビットを採用する。このようにして、装置の制限に合
わせて読み出し及び描画を行うことが可能である。

【００３２】

【発明の効果】以上説明したように請求項１に記載のド
ット表示装置によれば、アドレス発生手段に対してキャ
ラクタコードを与えるだけで、フォントメモリの対応ド
ットパターンのアドレスが発生され、フォントメモリか
らの対応のドットパターンの取り出しおよび、フレーム
メモリの所要アドレスから、１文字分のドットパターン
のドット対応の連続書き込みが行われるので、ＣＰＵの
関与を少なくし処理のオーバーヘッドの減少と、高速な
描画とが確保される。

【００３３】また、上記請求項２に記載のドット表示装
置によれば、ＦＩＦＯバッファにキャラクタコードが書
き込まれ表示順にアドレス発生手段へ送られることにな
り、描画手段へ表示順にアドレスが与えられ、そのまま
連続的に表示順でのドットパターンの取り出しおよび書
き込みが行われるので、ＣＰＵは表示順にキャラクタデ
ータと、表示開始アドレスとを出力するだけで良く、更
に、ＣＰＵの関与を少なくし処理のオーバーヘッドの減
少を図ることが可能である。

【００３４】更に、上記請求項３に記載のドット表示装
置によれば、ドットパターンの書き込みが、ドット毎に
線スキャンされる如く、上方から下方へ更に上方から下
方へと進み、行方向にドットパターンが連続的に書き込
まれることになるので、描画を１行単位で連続的に実行
でき、表示順でのキャラクタデータ出力に合わせた高速
描画ができる効果がある。

【図面の簡単な説明】

【図１】本発明の実施例に係るドット表示装置のブロッ
ク図。

【図２】本発明の実施例に係るドット表示装置で用いら
れるフォントメモリの構成図。

【図３】本発明の実施例に係るドット表示装置で行われ
るドットパターンの描画動作を示す図。

【図４】本発明の実施例に係るドット表示装置の要部詳
細ブロック図。

【図５】本発明の実施例に係るドット表示装置の要部詳
細ブロック図。

【図６】本発明の他の実施例に係るドット表示装置の要
部詳細ブロック図。

【図７】本発明の実施例に係るドット表示装置で用いら
れるフォントメモリの１文字分の構成図。

【図８】本発明の実施例に係るドット表示装置で行われ
るドットパターンの１文字分の描画動作を示す図。

【図９】本発明の実施例に係るドット表示装置で行われ
るアドレス生成動作の説明図。

【図１０】従来のドット表示装置の構成例のブロック
図。

【符号の説明】

１ ＣＰＵ ２ ＦＩＦＯ
バッファ ３ アドレス生成回路 ４ 描画回路 ５ フォントメモリ ６ フレーム
メモリ ７ ＣＲＴ １０、１０Ａ
制御部

Claims (3)

【特許請求の範囲】
1. 【請求項１】 データを表示するための表示手段と、 この表示手段により表示される１フレーム分のデータに
   対応するドットデータが記憶されるフレームメモリと、 キャラクタデータに対応する文字のドットパターンが記
   憶されたフォントメモリと、 前記表示手段に表示させる文字のキャラクタコードを受
   けて前記フォントメモリの対応ドットパターンのアドレ
   スを発生するアドレス発生手段と、 このアドレス発生手段からアドレスを受け取り、前記フ
   ォントメモリから対応のドットパターンを取り出し、前
   記フレームメモリの所要アドレスから１文字分のドット
   パターンをドット対応に連続書き込みする描画手段とを
   備えることを特徴とするドット表示装置。
2. 【請求項２】 表示手段に表示させる文字のキャラクタ
   コードが表示順に書き込まれるＦＩＦＯバッファを有
   し、 アドレス発生手段は、このＦＩＦＯバッファから順次に
   出力されるキャラクタコードを受けて前記フォントメモ
   リの対応ドットパターンのアドレスを発生することを特
   徴とする請求項１記載のドット表示装置。
3. 【請求項３】 描画手段は、フォントメモリから読み出
   したドットパターンを行方向へ所定ドット書き込むと、
   次行のドットパターンを行方向へ所定ドット書き込む様
   にして、最下行まで繰り返して書き込みを行い、最下行
   へ至ると、所定ドットシフトしたアドレスの最上行から
   再び上記と同様に、ドットパターンを行方向へ所定ドッ
   ト書き込む動作を繰り返して、ドット単位の書き込みを
   実行することを特徴とする請求項１または請求項２に記
   載のドット表示装置。