JPH05250489A - 描画装置 - Google Patents

Abstract

(57)【要約】 【目的】 塗りつぶしパターンを記憶するレジスタファ
イルを持つコンピュータ等の描画装置において、ハード
ウエアが持つレジスタファイルの中のレジスタを任意に
選べる手段と、ピクセルデータを伸張する手段とを用
い、高速な描画装置を提供する。 【構成】 塗りつぶしパターンサイズを記憶するレジス
タ１０を持ち、レジスタ１０の内容からデータ変換回路
８０によりピクセルデータを伸張し、レジスタファイル
１２へ書き込み、またレジスタ１０の内容からレジスタ
セレクト回路６１により、レジスタファイル１２の中の
レジスタを適宜選択する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータ等の演算
結果の表示に用いられるラスタースキャン型の表示装置
に対して表示データを発生させる描画装置に関するもの
である。

【０００２】

【従来の技術】描画する多角形を視覚的に分離するため
にパターンを用いた多角形の塗りつぶしが行なわれる。
近年描画速度を向上させるため、描画装置にパターンデ
ータを蓄えるレジスタファイルが利用されている。以下
に従来用いられてきた描画装置について説明する。図２
に従来の描画装置のブロック図を示す。図２において、
２０はレジスタファイル、２１は水平線発生回路、２２
は画像メモリ、２３は表示装置、２４はレジスタファイ
ル２０へデータを書き込むための入力ポートである。

【０００３】以上の様に構成された描画装置において、
８ビットx８ワード矩形領域のパターンで四角形を塗り
つぶす場合について以下動作説明する。簡単のためレジ
スタファイル２０のサイズを８ビットx８ワード、画像
メモリ２２のワードサイズを８ビットとする。ワードサ
イズはメモリにおいてあるアドレスでアクセスしたとき
に同時に読みだしまたは書き込みできるデータのビット
数を示す。表示装置２３の１画素と画像メモリ２２のデ
ータ１ビットはそれぞれ一対一に対応する。本例では表
示装置２３の解像度を256画素Ｘ256画素とし、表示装置
２３の左上点は画像メモリ２２においてアドレス0x0、
ビット7に対応し、また表示装置２３の右下点は画像メ
モリ２２においてアドレス0x1ff、ビット0に対応する。
以下0xで始まる数値は全て16進数表現である。

【０００４】あらかじめレジスタファイル２０にパター
ンデータを入力ポート２４より登録しておく。図３(a)
にパターンデータの一例を示す。右に書いてある数値は
パターンデータの16進数表現である。塗りつぶす四角形
の一例としてｘ座標、ｙ座標それぞれ(7,0),(1,6),(19,
8),(15,0)の４点で表される四角形とする。

【０００５】まず四角形に対応するｙ座標での描画する
水平線の開始点、及び終点を演算する。ｙ座標の下位３
ビットを使ってレジスタファイル２０から対応するパタ
ーンデータを選択し、書き込みデータとして出力する。
また水平線発生回路２１により、開始点,終点の座標か
ら画像メモリ２２のワードにあわせてアドレスとマスク
データを出力し、画像メモリ２２にデータを書き込む。
本従来例ではマスクデータの値が１の時マスク、０の時
書き込み許可とする。たとえばｙ座標0に対して、開始
点7、終点15が演算される。レジスタファイル２０から
パターンデータ0xffが出力され、水平線発生回路２１か
らｘ方向アドレス0x0、マスクデータ0xfe、及び、ｘ方
向アドレス0x1、マスクデータ0x00が出力され、画像メ
モリ２２のメモリアドレス0x0に0x01、及びメモリアド
レス0x1に0xffが書き込まれる。

【０００６】またｙ座標1に対しては、開始点6,終点15
が演算され、レジスタファイル２０からパターンデータ
0xe1が出力され、水平線発生回路２１からｘ方向アドレ
ス0x0、マスクデータ0xfc、及び、ｘ方向アドレス0x1、
マスクデータ0x00が出力され、画像メモリ２２のメモリ
アドレス0x20に0x01及びメモリアドレス0x21に0xe1が書
き込まれる。同様に３から８のｙ座標に対して行なう。
画像メモリ２２から水平線方向にデータを読みだし表示
装置２３に出力する。出力結果を四角形塗りつぶしの一
例として図３(b)に示す。

【０００７】

【発明が解決しようとする課題】塗りつぶしに使用され
るパターンのサイズは、アプリケーションにより任意に
決められる。より詳細なパターンをハードウエアでサポ
ートしようとすると、従来例で示したレジスタファイル
のサイズを大きくする必要がある。しかしながら上記の
従来例の構成では、実際にアプリケーションが使用する
パターンサイズに依存しないでレジスタファイルを全て
書き込んでからでないと塗りつぶしが行なえないため、
描画装置の持つレジスタファイルのサイズが使用するパ
ターンサイズに比べて大きい場合、ソフトウェアで描画
装置の持つレジスタファイルの大きさに伸張し、描画装
置の持つレジスタファイル分のデータ転送が必要であ
る。このためレジスタファイルのサイズをむやみに大き
くすると、塗りつぶしサイズの大きさによってはかえっ
て描画速度がおちるという問題点を有していた。

【０００８】本発明は上記問題点を解決するものでパタ
ーンデータのサイズがレジスタファイルのサイズよりも
小さいときにも描画速度をおとさない描画装置を容易に
提供することを目的としている。

【０００９】

【課題を解決するための手段】この目的を達成するため
に本発明の請求項１記載の描画装置は、矩形領域の塗り
つぶしパターンを記憶するｍビットｘｎワードからなる
レジスタファイルを有し、あらかじめ与えられた塗りつ
ぶしパターンで多角形を塗りつぶす機能を有する描画装
置において、塗りつぶしパターンサイズを記憶するレジ
スタと、前記レジスタの内容から前記レジスタファイル
の複数ワードの中から選択的に読みだしまたは書き込み
を制御する手段を有するものである。

【００１０】また本発明の請求項２記載の描画装置は、
矩形領域の塗りつぶしパターンを記憶するｍビットｘｎ
ワードからなるレジスタファイルを有し、あらかじめ与
えられた塗りつぶしパターンで多角形を塗りつぶす機能
を有する描画装置において、塗りつぶしパターンサイズ
を記憶するレジスタと、前記レジスタの内容から与えら
れるデータを伸張して前記レジスタファイルへ書き込む
手段を有するものである。

【００１１】

【作用】この構成により、使用するパターンサイズに比
べて描画装置の持つレジスタファイルのサイズが大きい
場合、使用するパターンサイズと、使用するパターンサ
イズのデータを描画装置に供給するだけで、データ変換
回路によりデータを伸張し、レジスタセレクト発生回路
によりレジスタファイルの中から選択的に読みだしまた
は書き込みを行なうことで、実質上レジスタファイルの
全てのワードに対してデータを供給した場合と同じ処理
をさせることができる。

【００１２】

【実施例】

（実施例１）以下本発明一実施例について図面を参照し
ながら説明する。図１は本発明の第１の実施例の描画装
置のブロック図、図４は図１のレジスタセレクト回路と
レジスタファイルの詳細回路図である。図１及び図４に
おいて、１０はパターンサイズを記憶するレジスタ、１
１はレジスタセレクト回路、４０,４１,４２はそれぞれ
ｙ方向アドレスの下位ビット、４３はレジスタファイル
１２の書き込みまたは読みだしを示す制御信号（Ｒ／
Ｗ）、４４,４５はレジスタ１０に蓄えられたデータ、
４６〜５３はそれぞれレジスタで、制御信号４３により
読みだしまたは書き込みを決定し、レジスタセレクト回
路１１からのイネーブル信号によって読みだしまたは書
き込みを行なう。なお図１に示す本発明実施例の各回路
は、基本的に図２に示した従来例の各回路と同じ動作を
行なうので、同一構成要素に対しては同一番号を付し、
説明を省略する。

【００１３】説明を簡単にするため従来例と同様、レジ
スタファイル１２のサイズを８ビットx８ワード、画像
メモリ２２のワードサイズを８ビットとする。また本実
施例では２ビットx２ワードのとき１を、また４ビットx
４ワードのとき２を、また８ビットx８ワードのとき０
が、パターンサイズを登録するレジスタ１０に登録され
るとする。また本実施例では制御信号４３は、１の時レ
ジスタファイルからの読みだしを示し、０の時書き込み
を示している。

【００１４】以上の様に構成された描画装置において、
２ビットx２ワード矩形領域のパターンで四角形を塗り
つぶす場合を例にして以下動作説明する。あらかじめパ
ターンサイズを登録するレジスタ１０に２ビットx２ワ
ードを示す１を登録する。レジスタファイル１２にパタ
ーンデータを登録するために８ビットx２ワードに伸張
して書き込み動作を行なったときに、レジスタセレクト
回路１１によりレジスタファイル１２のレジスタ(0)４
６、レジスタ(2)４８、レジスタ(4)５０、レジスタ(6)
５２の各レジスタに対してイネーブルすることで対応す
るレジスタに書き込みを行なう。同様に次段のパターン
データに対しても、同様の書き込み動作を行ないレジス
タセレクト回路１１により、レジスタファイル１２のレ
ジスタ(1)４７、レジスタ(3)４９、レジスタ(5)５１、
レジスタ(7)５３の各レジスタに対してイネーブルする
ことで対応するレジスタに書き込みを行なう。図５(a)
に２ビットx２ワードパターンデータの一例を示し、図
５(b)に８ビットx２ワードに伸張したパターンデータが
レジスタファイル１２に登録されている状態を示す。右
に書いてある数値はパターンデータの16進数表現であ
る。塗りつぶす四角形の一例として従来例と同様ｘ座
標、ｙ座標それぞれ(7,0),(1,6),(19,8),(15,0)の４点
で表される四角形とする。

【００１５】まず四角形に対応するｙ座標での描画する
水平線の開始点、及び終点を演算する。ｙ座標の下位３
ビットからレジスタセレクト回路１１により、レジスタ
ファイル１２から対応するマスクデータを選択し書き込
みデータとして出力する。また水平線発生回路２１によ
り、開始点, 終点の座標から画像メモリ２２のワードに
あわせてアドレスとマスクデータを出力し、画像メモリ
２２にデータを書き込む。本実施例でもマスクデータの
値が１の時マスク、０の時書き込み許可とする。

【００１６】たとえばｙ座標0に対して、開始点7,終点1
5が演算される。レジスタファイル１２からパターンデ
ータ0x55が出力され、水平線発生回路２１からｘ方向ア
ドレス0x0、マスクデータ0xfe、及び、ｘ方向アドレス0
x1、マスクデータ0x00が出力され画像メモリ２２のメモ
リアドレス0x0に0x01及びメモリアドレス0x1に0x55が書
き込まれる。

【００１７】またｙ座標1に対しては、開始点6,終点15
が演算され、レジスタファイル１２からパターンデータ
0xaaが出力され、水平線発生回路２１からｘ方向アドレ
ス0x0、マスクデータ0xfc、及び、ｘ方向アドレス0x1、
マスクデータ0x00が出力され、画像メモリ２２のメモリ
アドレス0x20に0x02、及びメモリアドレス0x21に0xaaが
書き込まれる。同様に２から８のｙ座標に対して行なっ
た出力結果を四角形塗りつぶしの一例として図３(c)に
示す。

【００１８】以上の様に本発明の実施例によれば、パタ
ーンサイズがレジスタファイル１２のサイズより小さい
ときに、パターンサイズを登録するレジスタ１０の内容
によりレジスタセレクト回路１１が書き込み時にレジス
タファイル１２の中から複数のレジスタを選択すること
で、パターンサイズのワード数の転送で描画装置のレジ
スタファイル１２のサイズに依存しないでパターンの塗
りつぶしを実現できる。

【００１９】（実施例２）以下本発明第２の実施例につ
いて図面を参照しながら説明する。図６は本発明第２の
実施例の描画装置のブロック図、図７は図６のレジスタ
セレクト回路とレジスタファイルの詳細回路図である。
図６及び図７において、６１はレジスタセレクト発生回
路である。なお図６、図７に示す本発明第２の実施例の
各回路は、基本的に図１、図４に示した従来例及び本発
明第１の実施例の各回路と同じ動作を行なうので、同一
構成要素に対しては同一番号を付し、説明を省略する。
説明を簡単にするため本発明第１の実施例と同様、レジ
スタファイル１２のサイズを８ビットx８ワード、画像
メモリ２２のワードサイズを８ビットとする。

【００２０】以上の様に構成された描画装置において、
２ビットx２ワード矩形領域のパターンで四角形を塗り
つぶす場合を例にして以下動作説明する。あらかじめパ
ターンサイズを登録するレジスタに２ビットx２ワード
を示す１を登録する。レジスタファイル１２にパターン
データを登録するために８ビットx２ワードに伸張して
書き込み動作を行なう。パターンデータの一例として図
５(a)に２ビットx２ワードパターンデータの一例を示
し、図５(d)に８ビットx２ワードに伸張したパターンデ
ータが１２に登録されている状態を示す。右に書いてあ
る数値はパターンデータの16進数表現であり、”unknow
n”は不定を示している。塗りつぶす四角形の一例とし
て従来例と同様ｘ座標、ｙ座標それぞれ(7,0),(1,6),(1
9,8),(15,0)の４点で表される四角形とする。

【００２１】まず四角形に対応するｙ座標での描画する
水平線の開始点、及び終点を演算する。ｙ座標の下位３
ビットからレジスタセレクト回路６１により上位２ビッ
トにマスクをかけ、そのデータを使ってレジスタファイ
ル１２から対応するパターンデータを選択し書き込みデ
ータとして出力する。また水平線発生回路２１により、
開始点,終点の座標から画像メモリ２２のワードにあわ
せてアドレスとマスクデータを出力し、画像メモリ２２
にデータを書き込む。本実施例でもマスクデータの価が
１の時マスク、０の時書き込み許可とする。たとえばｙ
座標0に対して、開始点7,終点15が演算される。レジス
タファイル１２からパターンデータ0xaaが出力され、水
平線発生回路２１からｘ方向アドレス0x0、マスクデー
タ0xfe、及び、ｘ方向アドレス0x1、マスクデータ0x00
が出力され、画像メモリ２２のメモリアドレス0x0に0x0
1、及びメモリアドレス0x1に0x55が書き込まれる。

【００２２】またｙ座標1に対しては、開始点6,終点15
が演算され、レジスタファイル１２からパターンデータ
0xaaが出力され、水平線発生回路２１からｘ方向アドレ
ス0x0、マスクデータ0xfc、及び、ｘ方向アドレス0x1、
マスクデータ0x00が出力され、画像メモリ２２のメモリ
アドレス0x20に0x02及びメモリアドレス0x21に0xaaが書
き込まれる。

【００２３】ｙ座標2に対して、開始点6,終点16 が演算
される。レジスタセレクト回路６１によりレジスタ(0)
４６が選択されてレジスタファイル１２からパターンデ
ータ0x55が出力され、水平線発生回路２１からｘ方向ア
ドレス0x0、マスクデータ0xf8、ｘ方向アドレス0x1、マ
スクデータ0x00及び、ｘ方向アドレス0x2、マスクデー
タ0x7fが出力され、画像メモリ２２のメモリアドレス0x
40に0x01、及びメモリアドレス0x41に0xaaが書き込まれ
る。同様に３から８のｙ座標に対して行なった出力結果
は本発明第１の実施例の出力結果として示した図３(c)
と同じ結果となる。

【００２４】以上の様に本発明の実施例によれば、パタ
ーンサイズがレジスタファイル１２のサイズより小さい
ときに、パターンサイズの分だけレジスタファイル１２
に登録しておき、レジスタセレクト回路６１がレジスタ
ファイル１２の中から読みだし時にレジスタを選択する
ことで、パターンの塗りつぶしを実現でき、パターンデ
ータの転送回数を削減できると共に、一時に動作するパ
ターンレジスタを１つにできるので半導体回路で実現し
た場合、消費電流を減少させることができる。

【００２５】（実施例３）以下本発明第３の実施例につ
いて図面を参照しながら説明する。図８は本発明第３の
実施例の描画装置のブロック図、図９は図８のデータ変
換回路の詳細回路図である。図８及び図９において、８
０はデータ変換回路である。なお図８,図９に示す本発
明第３の実施例の各回路は、基本的に図６,図７に示し
た従来例及び本発明第２の実施例の各回路と同じ動作を
行なうので、同一構成要素に対しては同一番号を付し、
説明を省略する。説明を簡単にするため本発明第１の実
施例と同様レジスタファイル１２のサイズを８ビットx
８ワード、画像メモリ２２のワードサイズを８ビットと
する。図９に示す入力ポート２４及び書き込みデータ８
１の数字はそれぞれ何番目のビットかを示し、またマル
チプレクサの上数字はセレクト信号によってセレクトさ
れるデータを示す。

【００２６】以上の様に構成された描画装置において、
２ビットx２ワード矩形領域のパターンで四角形を塗り
つぶす場合を例にして以下動作説明する。あらかじめパ
ターンサイズを記憶するレジスタ１０に対してパターン
サイズ（２ビットx２ワード）を示す１を登録してお
く。レジスタ１０の内容から、データ変換回路８０によ
り入力ポート２４のビット７のデータが、書き込みデー
タ８１のビット７、５、３、１に、また入力ポート２４
のビット６のデータが、書き込みデータ８１のビット
６、４、２、０に出力されレジスタファイル１２にパタ
ーンデータとして書き込みが行なわれる。図１０(a)に
２ビットx２ワードパターンデータの一例を示し、図１
０(b)に８ビットx２ワードに伸張されたパターンデータ
がレジスタファイル１２に登録されている状態を示す。
右に書いてある数値はパターンデータの16進数表現であ
る。以下本発明第２の実施例と全くおなじ動作を行なう
ことで同様のパターン塗りつぶしを行なう。同様に４ビ
ットｘ４ワードのパターンの一例を図１０(c)にまた８
ビットx４ワードに伸張されたパターンデータがレジス
タファイル１２に登録されている状態を図１０(d)に示
す。

【００２７】以上の様に本発明の実施例によれば、パタ
ーンサイズがレジスタファイル１２のサイズより小さい
ときに、パターンデータの伸張をソフトウエァで行なう
ことなく描画装置にデータの書き込み動作を行ない、パ
ターンサイズを記憶するレジスタの内容から、データ変
換回路８０により伸張したデータをレジスタファイル１
２の書き込みを行なうことで、描画装置にパターンデー
タを転送できる。

【００２８】なお本発明ではデータ変換回路８０をレジ
スタファイル１２の入力段におき書き込み時のパターン
データの伸張に用いたが、レジスタファイル１２の出力
段におき読みだし時に用いてもよい。

【００２９】

【発明の効果】以上説明してきた様に本発明によれば、
パターンサイズを記憶するレジスタと、パターンを記憶
するレジスタファイルのうちどのレジスタを選択するレ
ジスタ選択回路とデータを伸張するデータ変換回路によ
り、パターンサイズがレジスタファイルのサイズより小
さいときに、レジスタファイルのサイズに依存しないで
パターンサイズの分だけデータを描画装置に転送するこ
とでパターンの塗りつぶしを実行することができ、描画
装置の速度向上に大きく役立つものである。

【図面の簡単な説明】

【図１】本発明の第１の実施例の描画装置のブロック図

【図２】従来例の描画装置のブロック図

【図３】(a)は従来例で用いたパターンデータの一例を
示す概要説明図 (b)は従来例によって発生させた四角形塗りつぶしの一
例を示す概要説明図

【図４】図１のレジスタセレクト回路とレジスタファイ
ルの詳細回路図

【図５】(a)は本発明第１,第２の実施例で用いたパター
ンデータの一例を示す概要説明図 (b)は本発明第１の実施例におけるレジスタファイルの
内容を示す概要説明図 (c)は本発明第１,第２の実施例によって発生させた四角
形塗りつぶしの一例を示す概要説明図 (d)は本発明第２の実施例におけるレジスタファイルの
内容を示す概要説明図

【図６】本発明第２の実施例の描画装置のブロック図

【図７】図６のレジスタセレクト回路とレジスタファイ
ルの詳細回路図

【図８】本発明第３の実施例の描画装置のブロック図

【図９】図８のデータ変換回路の詳細回路図

【図１０】(a)は本発明第３の実施例で用いたパターン
データの一例を示す概要説明図 (b)は本発明第３の実施例におけるレジスタファイルの
内容を示す概要説明図 (c)は本発明第３の実施例で用いたパターンデータの一
例を示す概要説明図 (d)は本発明第３の実施例におけるレジスタファイルの
内容を示す概要説明図

【符号の説明】

１０ レジスタ １１ レジスタセレクト回路 １２ レジスタファイル ２０ レジスタファイル ２１ 水平線発生回路 ２２ 画像メモリ ２３ 表示装置 ２４ 入力ポート ４０ ｙアドレスのビット２の信号 ４１ ｙアドレスのビット１の信号 ４２ ｙアドレスのビット０の信号 ４３ 読みだし書き込み制御信号 ４４ レジスタ１０に蓄えられたデータのビット１の信
号 ４５ レジスタ１０に蓄えられたデータのビット１の信
号 ４６、４７、４８、４９、５０、５１、５２、５３ レ
ジスタ ６１ レジスタセレクト回路 ８０ データ変換回路 ８１ 書き込みデータ

Claims (2)

【特許請求の範囲】
1. 【請求項１】矩形領域の塗りつぶしパターンを記憶する
   ｍビットｘｎワードからなるレジスタファイルを有し、
   あらかじめ与えられた塗りつぶしパターンで多角形を塗
   りつぶす機能を有する描画装置において、塗りつぶしパ
   ターンサイズを記憶するレジスタと、前記レジスタの内
   容から前記レジスタファイルの複数ワードの中から選択
   的に読みだしまたは書き込みを制御する手段を有するこ
   とを特徴とする描画装置。
2. 【請求項２】矩形領域の塗りつぶしパターンを記憶する
   ｍビットｘｎワードからなるレジスタファイルを有し、
   あらかじめ与えられた塗りつぶしパターンで多角形を塗
   りつぶす機能を有する描画装置において、塗りつぶしパ
   ターンサイズを記憶するレジスタと、前記レジスタの内
   容から与えられるデータを伸張して前記レジスタファイ
   ルへ書き込む手段を有することを特徴とする描画装置。