JPS6261092A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPS6261092A JPS6261092A JP61168228A JP16822886A JPS6261092A JP S6261092 A JPS6261092 A JP S6261092A JP 61168228 A JP61168228 A JP 61168228A JP 16822886 A JP16822886 A JP 16822886A JP S6261092 A JPS6261092 A JP S6261092A
- Authority
- JP
- Japan
- Prior art keywords
- display
- bit
- buffer
- storage
- character
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/40—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which both a pattern determined by character code and another pattern are displayed simultaneously, or either pattern is displayed selectively, e.g. with character code memory and APA, i.e. all-points-addressable, memory
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は、ビット・バッファと文字図形記憶装置の組合
せを有する表示装置に関する。
せを有する表示装置に関する。
Ｂ、従来技術
ＩＢＭ（登録商標）３２７７．３２７８．３２７９など
従来の英数字陰極線管表示装置では、うスタ走査式陰極
管表示装置で表示される文字又は記号を表わすコードを
記憶する表示バッファ（リフレッシュ・バッファ）が使
用されている。表示バッファからコードを定期的に読み
取り、読み取ったコードを使って、文字または記号を表
示するのに必要なビット・パターンを含む記憶装置を有
する文字発生機構にアクセスすることによって、表示が
再生される０文字発生機構内の記憶装置は、ある文字が
何度表示されようとも、特定の文字または記号に対する
ビット・パターンを一度記憶するだけでよい。文字発生
機構内の記憶装置がＩＢＭ３２７９や８７７５表示装置
の場合のような書込み可能な記憶装置であるならば（た
とえば、欧州特許ＥＰ−Ａ−９５９３号および９５９４
号参照）、所謂文字図形表示技術を用いて図形を表示で
きる。この技術では１図形は多数の文字または記号から
構成されている。これらの文字を表わすコードが表示バ
ッファに記憶されており、それに対応するビット・パタ
ーンが文字発生機構の書込み可能記憶装置に記憶されて
いる。適当なコードならびにビット・パターンを表示バ
ッファおよび文字発生機構に一度ロードしておけば、操
作は従来の英数字表示装置と同様である。したがって。
従来の英数字陰極線管表示装置では、うスタ走査式陰極
管表示装置で表示される文字又は記号を表わすコードを
記憶する表示バッファ（リフレッシュ・バッファ）が使
用されている。表示バッファからコードを定期的に読み
取り、読み取ったコードを使って、文字または記号を表
示するのに必要なビット・パターンを含む記憶装置を有
する文字発生機構にアクセスすることによって、表示が
再生される０文字発生機構内の記憶装置は、ある文字が
何度表示されようとも、特定の文字または記号に対する
ビット・パターンを一度記憶するだけでよい。文字発生
機構内の記憶装置がＩＢＭ３２７９や８７７５表示装置
の場合のような書込み可能な記憶装置であるならば（た
とえば、欧州特許ＥＰ−Ａ−９５９３号および９５９４
号参照）、所謂文字図形表示技術を用いて図形を表示で
きる。この技術では１図形は多数の文字または記号から
構成されている。これらの文字を表わすコードが表示バ
ッファに記憶されており、それに対応するビット・パタ
ーンが文字発生機構の書込み可能記憶装置に記憶されて
いる。適当なコードならびにビット・パターンを表示バ
ッファおよび文字発生機構に一度ロードしておけば、操
作は従来の英数字表示装置と同様である。したがって。
表示バッファに記憶されたコードは、必要とされるビッ
ト・パターンを指すポインタの役割を果していることが
ねかる。
ト・パターンを指すポインタの役割を果していることが
ねかる。
別の型式の図形表示装置（たとえば、欧州特許出願第８
４３０４３０３５号参照）では、所謂ビット・バッファ
による方法が採用されている。この構成では、表示画面
上の各画素（ｐａｌまたはｐｉｘｅｌ）が、黒白では少
なくとも１ビツトまたカラーでは少なくとも３ビツトの
最小必要記憶容量と関連している。したがって１０００
ｘｌＯＯＯ画素を表示できる表示装置では、黒白では少
なくとも１メガビツト、カラーでは少なくとも３メガビ
ツトのバッファが必要となる。そのような典型的な画素
ビット・バッファ型図形表示装置としては、１８Ｍ５０
８０．３２７０ＰＣ−ＧＸならびに３２７０ＰＣ−ＡＴ
／ＧＸが挙げられる。
４３０４３０３５号参照）では、所謂ビット・バッファ
による方法が採用されている。この構成では、表示画面
上の各画素（ｐａｌまたはｐｉｘｅｌ）が、黒白では少
なくとも１ビツトまたカラーでは少なくとも３ビツトの
最小必要記憶容量と関連している。したがって１０００
ｘｌＯＯＯ画素を表示できる表示装置では、黒白では少
なくとも１メガビツト、カラーでは少なくとも３メガビ
ツトのバッファが必要となる。そのような典型的な画素
ビット・バッファ型図形表示装置としては、１８Ｍ５０
８０．３２７０ＰＣ−ＧＸならびに３２７０ＰＣ−ＡＴ
／ＧＸが挙げられる。
よりＭ３２７０ＰＣ−Ｇや３２７０ＰＣ−ＡＴ／Ｇ表示
装置などいくつかの新型の表示装置では。
装置などいくつかの新型の表示装置では。
図形を表示するための画素ビット・バッファならびに英
数字を表示するためのコード表示バッファおよび文字発
生機構が用いられている。この場合。
数字を表示するためのコード表示バッファおよび文字発
生機構が用いられている。この場合。
文字発生機構内の記憶装置はただ標準文字または記号を
表示するのに用いられるだけなので、書込み可能記憶装
置を用いる必要はない。欧州特許出願第８４３０１４９
７８号には、図形および英数字データを混合させる方法
が記載されている。
表示するのに用いられるだけなので、書込み可能記憶装
置を用いる必要はない。欧州特許出願第８４３０１４９
７８号には、図形および英数字データを混合させる方法
が記載されている。
図形イメージを表示するプログラム式記号図形表示技術
は、ランダム・アクセス記憶装置（ＲＡＭ）を使用する
と非常に効率がいいものの、三つの欠点がある。第１に
、高画質カラー表示のためには、ＲＡＭが通常２７０ナ
ノ秒の文字表示速度で循環できなくてはならない。第２
に、図形処理ルーチンが表示バッファ中のプログラム式
記号セルを予め割り振るのに、６０％もの時間をかけて
しまう可能性がある。第３に、複雑な細部の表示が、利
用可能なプログラム式記号の数によって制限される。す
なわち１表示処理装置が文字発生機構内の記憶装置の空
間を使い果してしまう可能性がある。
は、ランダム・アクセス記憶装置（ＲＡＭ）を使用する
と非常に効率がいいものの、三つの欠点がある。第１に
、高画質カラー表示のためには、ＲＡＭが通常２７０ナ
ノ秒の文字表示速度で循環できなくてはならない。第２
に、図形処理ルーチンが表示バッファ中のプログラム式
記号セルを予め割り振るのに、６０％もの時間をかけて
しまう可能性がある。第３に、複雑な細部の表示が、利
用可能なプログラム式記号の数によって制限される。す
なわち１表示処理装置が文字発生機構内の記憶装置の空
間を使い果してしまう可能性がある。
欧州特許ＥＰ−Ａ−１２７９３号には、様々な図形表示
技術の利点と欠点の要約と文字発生機構内の記憶装置が
一杯になった場合の図形表示装置に関する問題点の解決
法の提案が行われている。
技術の利点と欠点の要約と文字発生機構内の記憶装置が
一杯になった場合の図形表示装置に関する問題点の解決
法の提案が行われている。
即ち、文字発生機構内の記憶装置が一杯になった場合、
図形セルをより低い解像度で表示して１文字発生機構内
に自由空間をつくり出すように提案している。いくつか
の帯域幅制限を避けるため、文字発生機構を偶数セル発
生機構および奇数セル発生機構と呼ばれる二つのセクシ
ョンに分割することをも提案している。奇数セル発生機
構には奇数番号の付いた画素列に対応するビット・パタ
ーンが含まれており、偶数セル発生機構には偶数番号の
付いた画素列に対応するビット・パターンが含まれてい
る０通常、奇数セルおよび偶数セル発生機構の出力はイ
ンターリーブされるが、低解像度で表示する場合は、そ
の内の一方の出力のみを使用する。
図形セルをより低い解像度で表示して１文字発生機構内
に自由空間をつくり出すように提案している。いくつか
の帯域幅制限を避けるため、文字発生機構を偶数セル発
生機構および奇数セル発生機構と呼ばれる二つのセクシ
ョンに分割することをも提案している。奇数セル発生機
構には奇数番号の付いた画素列に対応するビット・パタ
ーンが含まれており、偶数セル発生機構には偶数番号の
付いた画素列に対応するビット・パターンが含まれてい
る０通常、奇数セルおよび偶数セル発生機構の出力はイ
ンターリーブされるが、低解像度で表示する場合は、そ
の内の一方の出力のみを使用する。
Ｃ１発明が解決しようとする問題点
前述の様に、従来のプログラム式記号図形表示技術に従
った表示装置においては、ビット・パターンの記憶のた
めに比較的高速の記憶装置が必要であるため、装置全体
がかなり高価なものになる。
った表示装置においては、ビット・パターンの記憶のた
めに比較的高速の記憶装置が必要であるため、装置全体
がかなり高価なものになる。
従って、本発明は低速で安価な記憶装置の使用を可能な
らしめると共に記憶装置の使用について融通性をもたせ
ることを意図している。
らしめると共に記憶装置の使用について融通性をもたせ
ることを意図している。
Ｄ９問題点を解決するための手段
本発明の対象としての表示装置は、ラスタ走査式陰極線
管表示手段と９種々の文字や記号に対応する複数のビッ
ト・パターンを記憶するための書込み可能な記憶手段と
９種々の文字や記号を表わし且つ記憶手段内の複数のビ
ット・パターンを指定するポインタとして用いられる複
数のコードを記憶するための表示バッファと、記憶手段
にビット・パターンをロードし且つ表示バッファにコー
ドをロードする制御手段と、表示手段のリフレッシュ中
に表示バッファから任意のコードを取り出し、そのコー
ドを用いて記憶手段から対応するビット・パターンを取
り出すアドレス手段とを有し、文字や図形を表示するも
のである。
管表示手段と９種々の文字や記号に対応する複数のビッ
ト・パターンを記憶するための書込み可能な記憶手段と
９種々の文字や記号を表わし且つ記憶手段内の複数のビ
ット・パターンを指定するポインタとして用いられる複
数のコードを記憶するための表示バッファと、記憶手段
にビット・パターンをロードし且つ表示バッファにコー
ドをロードする制御手段と、表示手段のリフレッシュ中
に表示バッファから任意のコードを取り出し、そのコー
ドを用いて記憶手段から対応するビット・パターンを取
り出すアドレス手段とを有し、文字や図形を表示するも
のである。
本発明の表示装置の特徴は、複数のビット・パターンを
記憶するための記憶手段が、表示面における奇数文字セ
ル列に表示すべきビット・パターンを記憶するための第
１手段と１表示面における偶数文字セル列に表示すべき
ビット・パターンを記憶するための第２手段とを有する
ことと、アドレス手段が記憶手段の第１手段及び第２手
段のいずれか一方を選択する手段を有することである。
記憶するための記憶手段が、表示面における奇数文字セ
ル列に表示すべきビット・パターンを記憶するための第
１手段と１表示面における偶数文字セル列に表示すべき
ビット・パターンを記憶するための第２手段とを有する
ことと、アドレス手段が記憶手段の第１手段及び第２手
段のいずれか一方を選択する手段を有することである。
なお、前述の欧州特許第１２７９３号の技術と違って、
ビット・パターンの奇数／偶数配分は、画素列ではなく
文字セル列に基いて行われている。
ビット・パターンの奇数／偶数配分は、画素列ではなく
文字セル列に基いて行われている。
Ｅ、実施例
第３図において、ＩＢＭ３２７９や８７７５など既知の
表示装置は、図示されてないラスター走査式陰極線管の
表示面に表示すべき文字または他の記号のコードを含む
ように構成された表示バッファ１を含んでいる０表示バ
ッファ１中のコードは１文字発生機構としてのランダム
・アクセス記憶装置２に記憶されているビット・パター
ンを指すポインタとしての働きをする。表示制御回路３
は、線４を介してランダム・アクセス記憶装置２にビッ
ト・パターンをロードし、線５に沿って表示バッファ１
にポインタとしてのコードをロードする。ＣＲＴ上に表
示バッファ１の内容を表示するためには、表示バッファ
１、ひいては記憶装置２を定期的にアドレスしてＣＲＴ
をリフレッシュする必要がある。この定期的なアドレッ
シングは、線７を介して表示バッファ１中の一行のコー
ド化文字にアクセスするラスタ・アドレス発生器６を使
って行なう。ｓ８上のスライス信号は線９上の表示バッ
ファ１の出力と共に記憶装置２をアドレスして、線１０
上にビット・パターンを引き出す。
表示装置は、図示されてないラスター走査式陰極線管の
表示面に表示すべき文字または他の記号のコードを含む
ように構成された表示バッファ１を含んでいる０表示バ
ッファ１中のコードは１文字発生機構としてのランダム
・アクセス記憶装置２に記憶されているビット・パター
ンを指すポインタとしての働きをする。表示制御回路３
は、線４を介してランダム・アクセス記憶装置２にビッ
ト・パターンをロードし、線５に沿って表示バッファ１
にポインタとしてのコードをロードする。ＣＲＴ上に表
示バッファ１の内容を表示するためには、表示バッファ
１、ひいては記憶装置２を定期的にアドレスしてＣＲＴ
をリフレッシュする必要がある。この定期的なアドレッ
シングは、線７を介して表示バッファ１中の一行のコー
ド化文字にアクセスするラスタ・アドレス発生器６を使
って行なう。ｓ８上のスライス信号は線９上の表示バッ
ファ１の出力と共に記憶装置２をアドレスして、線１０
上にビット・パターンを引き出す。
このビット・パターンが、後で図示してないシリアライ
ザで直列化されてから、ＣＲＴのビデオ回路に伝達され
る。なお１文字または記号の各行は多数のスライスから
構成されており、各スライスはＣＲＴのラスタ走査線に
対応する。
ザで直列化されてから、ＣＲＴのビデオ回路に伝達され
る。なお１文字または記号の各行は多数のスライスから
構成されており、各スライスはＣＲＴのラスタ走査線に
対応する。
上述したように、文字ならびに記号を表示するかかる技
術は、所謂文字図形を使って図形イメージを表示するプ
ログラム式記号（ｐｓ）技術としてよく知られている。
術は、所謂文字図形を使って図形イメージを表示するプ
ログラム式記号（ｐｓ）技術としてよく知られている。
ＰＳ技術では、たとえばＩＢＭ図形データ表示管理（Ｇ
Ｄ Ｄ Ｍ）計算機プログラムをロードされた上位演
算処理装置が特定の図形イメージを表示するのに特殊文
字が必要かどうかを決定すると共に、これらの特殊文字
に対応するビット・パターンを表示装置！（たとえば上
記の３２７９または８７７５表示装置）に伝送する。
Ｄ Ｄ Ｍ）計算機プログラムをロードされた上位演
算処理装置が特定の図形イメージを表示するのに特殊文
字が必要かどうかを決定すると共に、これらの特殊文字
に対応するビット・パターンを表示装置！（たとえば上
記の３２７９または８７７５表示装置）に伝送する。
上記のビット・パターンは、そこで上記のように文字発
生機構としての記憶装置１１２にロードされる。
生機構としての記憶装置１１２にロードされる。
通常、記憶装置２は２にビットでの記憶容量を有し、約
１２８個の異なるＰＳ文字が記憶できる。
１２８個の異なるＰＳ文字が記憶できる。
上記のように、図形イメージを表示するＰＳ技術は、ラ
ンダム・アクセス記憶装置を用いると非常に効率がいい
が、前述の欠点がある。本発明の目的は、既存のプログ
ラム式記号技術との互換性を保ちながら、前述の欠点を
軽減する構成を提供することである。
ンダム・アクセス記憶装置を用いると非常に効率がいい
が、前述の欠点がある。本発明の目的は、既存のプログ
ラム式記号技術との互換性を保ちながら、前述の欠点を
軽減する構成を提供することである。
第４図は、タイミング要件を図示したタイミング図であ
る。波形１１は、記憶装置のサイクル・タイムを表わし
、通常２７０ナノ秒である。波形１２は１文字発生機構
にアドレスするのに要する時間を表わし、波形１３は、
文字発生機構から文字データを得るのに利用できる時間
を表わす。許容された設計で文字スライスを２７０ナノ
秒毎に供給するには、２００ナノ秒の動作速度を有する
ＲＡＭを用いるのが理想的である。しかしながら、かか
る記憶装置は入手可能であるが、比較的高価であり密度
は低くなる。
る。波形１１は、記憶装置のサイクル・タイムを表わし
、通常２７０ナノ秒である。波形１２は１文字発生機構
にアドレスするのに要する時間を表わし、波形１３は、
文字発生機構から文字データを得るのに利用できる時間
を表わす。許容された設計で文字スライスを２７０ナノ
秒毎に供給するには、２００ナノ秒の動作速度を有する
ＲＡＭを用いるのが理想的である。しかしながら、かか
る記憶装置は入手可能であるが、比較的高価であり密度
は低くなる。
本発明で使用しているのは、周知のＰＳ技術と互換性を
もつインターリーブ記憶装置としての第１の動作モード
およびビット・バッファとしての第２の動作モードで動
作するいく分天型だが低速のランダム・アクセス記憶装
置である。第１図に、本発明の実施例を示す。第３図に
示しているものと同じ部品は同じ参照番号で示してあり
、これ以後説明は行わない。両者の最も著しい相違点は
、文字発生機構としてのランダム・アクセス記憶袋［２
が大容量であり、奇数記憶装置１４と偶数記憶装置１５
から成ることである。第１の動作モードでは、第１図の
装置と同様にＰＳビット・パターンを線４に沿って記憶
装置２にロードする。ただし記憶装置１４および１５は
、それぞれ同じデータを含んでいる。（Ｒ７表示面のリ
フレッシュ中に、奇数記憶袋［１４は表示の奇数文字セ
ル列にビット・パターンを供給し、偶数記憶装置１５は
偶数文字セル列にビット・パターンを供給する。
もつインターリーブ記憶装置としての第１の動作モード
およびビット・バッファとしての第２の動作モードで動
作するいく分天型だが低速のランダム・アクセス記憶装
置である。第１図に、本発明の実施例を示す。第３図に
示しているものと同じ部品は同じ参照番号で示してあり
、これ以後説明は行わない。両者の最も著しい相違点は
、文字発生機構としてのランダム・アクセス記憶袋［２
が大容量であり、奇数記憶装置１４と偶数記憶装置１５
から成ることである。第１の動作モードでは、第１図の
装置と同様にＰＳビット・パターンを線４に沿って記憶
装置２にロードする。ただし記憶装置１４および１５は
、それぞれ同じデータを含んでいる。（Ｒ７表示面のリ
フレッシュ中に、奇数記憶袋［１４は表示の奇数文字セ
ル列にビット・パターンを供給し、偶数記憶装置１５は
偶数文字セル列にビット・パターンを供給する。
１２８個のＰＳ文字を記憶するには、記憶装置１４およ
び１５はそれぞれ２にビットの大きさでなくてはならな
い。しかしながら、記憶装置１４および１５は各々文字
速度の半分の速度、すなわち５４０ナノ秒で循環するの
で、この記憶装置のコストは、２７０ナノ秒の記憶装置
の半分より著しく安くすることができる。線１６および
１７上の奇数選択および偶数選択信号は該当する奇数ま
たは偶数記憶装置を選択し、その出力がそれぞれ線２０
および２１上の奇数列および偶数列ゲート信号の制御下
でそれぞれトライステート・バッファ１８および１９を
介して転送される。
び１５はそれぞれ２にビットの大きさでなくてはならな
い。しかしながら、記憶装置１４および１５は各々文字
速度の半分の速度、すなわち５４０ナノ秒で循環するの
で、この記憶装置のコストは、２７０ナノ秒の記憶装置
の半分より著しく安くすることができる。線１６および
１７上の奇数選択および偶数選択信号は該当する奇数ま
たは偶数記憶装置を選択し、その出力がそれぞれ線２０
および２１上の奇数列および偶数列ゲート信号の制御下
でそれぞれトライステート・バッファ１８および１９を
介して転送される。
第２図は、第４図のアドレス波形１２とデータ波形１３
に対応する奇数および偶数アドレス波形１２−１および
１２−２と奇数および偶数データ波形１３−１および１
３−２を例示し、低速の記憶装置を使って、いかに２７
０ナノ秒のタイミング要件を満たすかを例示したもので
ある。
に対応する奇数および偶数アドレス波形１２−１および
１２−２と奇数および偶数データ波形１３−１および１
３−２を例示し、低速の記憶装置を使って、いかに２７
０ナノ秒のタイミング要件を満たすかを例示したもので
ある。
タイミング問題を解決することとは別に、ＰＳ技術を実
施するこの方法を使うと、上述の他の２つの問題も解決
できる。より大型の記憶装置を使用するので、ビット・
バッファとしても使用できる。この第２の動作モードを
、第５図に示す。
施するこの方法を使うと、上述の他の２つの問題も解決
できる。より大型の記憶装置を使用するので、ビット・
バッファとしても使用できる。この第２の動作モードを
、第５図に示す。
第５図に示すように、（奇数および偶数記憶装置１４お
よび１５から構成されている）記憶装置２は、プログラ
ム制御下でＰＳフォント記憶域２２とビット・バッファ
域２３に区分される。フォント記憶セクション２２は、
奇数部分２２−１と偶数部分２２−２から構成されてい
る。プログラム式の記号および他の文字は、これらの文
字が画面上で表示される位置に対応する表示バッファ１
の位置にポインタＡ１、Ａ２、Ａ３等をロードすること
によって表示される。ポインタは記憶装置２のフォント
記憶域部分２２−１および２２−２を指示している。一
方、図形イメージをビット・バッファ域２３を使って表
示する場合は、ポインタＢ１、Ｂ２．８３等が表示バッ
ファ１にロードされる。この良好な実施例の重要な特徴
は、同じポインタ（コード）が表示バッファ１の隣接し
た奇数／偶数セルにロードされるが、ポインタの意味の
暖味さくポインタは奇数および偶数列の両方を指示して
いる。）は偶数／奇数選択信号を使って解決されること
である。
よび１５から構成されている）記憶装置２は、プログラ
ム制御下でＰＳフォント記憶域２２とビット・バッファ
域２３に区分される。フォント記憶セクション２２は、
奇数部分２２−１と偶数部分２２−２から構成されてい
る。プログラム式の記号および他の文字は、これらの文
字が画面上で表示される位置に対応する表示バッファ１
の位置にポインタＡ１、Ａ２、Ａ３等をロードすること
によって表示される。ポインタは記憶装置２のフォント
記憶域部分２２−１および２２−２を指示している。一
方、図形イメージをビット・バッファ域２３を使って表
示する場合は、ポインタＢ１、Ｂ２．８３等が表示バッ
ファ１にロードされる。この良好な実施例の重要な特徴
は、同じポインタ（コード）が表示バッファ１の隣接し
た奇数／偶数セルにロードされるが、ポインタの意味の
暖味さくポインタは奇数および偶数列の両方を指示して
いる。）は偶数／奇数選択信号を使って解決されること
である。
表示バッファ１のＡおよびＢポインタの順序を調整する
ことにより、画面をビット・バッファ区画とＰＳ文字区
画に分割することができる。この混合モードでは、画面
上の区画の数は各区画が文字境界に来なくてはならない
という特徴によってのみ制限される。
ことにより、画面をビット・バッファ区画とＰＳ文字区
画に分割することができる。この混合モードでは、画面
上の区画の数は各区画が文字境界に来なくてはならない
という特徴によってのみ制限される。
一例として、Ｂ１、Ｂ２、Ｂ３、Ａ２、Ａ３、Ａ２、Ａ
１、Ｂ８、Ｂ９．ＢＩＯ等の順序で表示バッファ１が書
込まれたと仮定してみる。言い換えると、文字ストリン
グＡ２．Ａ３、Ａ２、Ａ１（小区画）が、ビット・バッ
ファ・セルＢ４．Ｂ５、Ｂ６、Ｂ７の代りにビット・バ
ッファ内に埋め込まれている。（特定のビット・バッフ
ァ・アドレスは常に表示バッファ１の同じセルに記憶さ
れるが、そのアドレスが指示するビット・バッファ域２
３のビット・パターンは変動することが了解できるはず
である。）この技術により文字が非常に効率的に作成さ
れ移動される。たとえば、例示した文字を２つの位置だ
け移動させるには、上記の表示バッファ１内の順序を、
Ｂｌ、Ｂ２、Ｂ３、Ｂ４．Ｂ５、Ａ２、Ａ３．Ａ２．Ａ
１．ＡｌＯ等に修正しなければならない。そのためには
比較的高速の表示バッファ１中で丁度１０回の記憶アク
セスが必要である。純粋なビット・バッファによる方法
では、（カラーの場合、９Ｘ１６画素文字で１画素当り
３ビツトであると仮定して）低素ビット・バッファ記憶
装置中で１０Ｘ１６Ｘ３＝４８０回のアクセスが必要と
なるはずである。
１、Ｂ８、Ｂ９．ＢＩＯ等の順序で表示バッファ１が書
込まれたと仮定してみる。言い換えると、文字ストリン
グＡ２．Ａ３、Ａ２、Ａ１（小区画）が、ビット・バッ
ファ・セルＢ４．Ｂ５、Ｂ６、Ｂ７の代りにビット・バ
ッファ内に埋め込まれている。（特定のビット・バッフ
ァ・アドレスは常に表示バッファ１の同じセルに記憶さ
れるが、そのアドレスが指示するビット・バッファ域２
３のビット・パターンは変動することが了解できるはず
である。）この技術により文字が非常に効率的に作成さ
れ移動される。たとえば、例示した文字を２つの位置だ
け移動させるには、上記の表示バッファ１内の順序を、
Ｂｌ、Ｂ２、Ｂ３、Ｂ４．Ｂ５、Ａ２、Ａ３．Ａ２．Ａ
１．ＡｌＯ等に修正しなければならない。そのためには
比較的高速の表示バッファ１中で丁度１０回の記憶アク
セスが必要である。純粋なビット・バッファによる方法
では、（カラーの場合、９Ｘ１６画素文字で１画素当り
３ビツトであると仮定して）低素ビット・バッファ記憶
装置中で１０Ｘ１６Ｘ３＝４８０回のアクセスが必要と
なるはずである。
ランダム・アクセス方式のビット・バッファは、通常、
表示バッファの半分の速さであり、上記の実施例を従来
のこの種のデータ操作用ビット・バッファの約９６倍の
速さで作動させる。
表示バッファの半分の速さであり、上記の実施例を従来
のこの種のデータ操作用ビット・バッファの約９６倍の
速さで作動させる。
第２の動作モードでも、従来のビット・バッファ方法を
用いた場合よりも画面をずっと迅速にクリアできる１画
面をクリアするには１表示制御回路３が約３００回の書
込みサイクルで高速表示バッファ１のすべての文字位置
に空白ポインタを書込む、（後に、プログラム式記号が
再び必要となった場合には、個別に作成することができ
る。）比較のために示すと、同等の従来のビット・バッ
ファをクリアする場合、低速記憶装置に対して４ｓｏｏ
ｏ回程度の書込みサイクルが必要なことになる。
用いた場合よりも画面をずっと迅速にクリアできる１画
面をクリアするには１表示制御回路３が約３００回の書
込みサイクルで高速表示バッファ１のすべての文字位置
に空白ポインタを書込む、（後に、プログラム式記号が
再び必要となった場合には、個別に作成することができ
る。）比較のために示すと、同等の従来のビット・バッ
ファをクリアする場合、低速記憶装置に対して４ｓｏｏ
ｏ回程度の書込みサイクルが必要なことになる。
従来のコード化表示バッファ構成の場合と同様に、表示
バッファ１はそれと関連するアトリビュート記憶装置２
４を有することができることに注意すべきである。アト
リビュート記憶装置２４は、各文字に対して少なくとも
１つのアトリビュート・バイトを有しており、アトリビ
ュート・バイトは表示バッファ１と同時に読み取られ、
カラーや明滅など関連する文字がどう表示されるかを、
線２５上のビデオ制御信号によって決定する。純粋なビ
ット・バッファなら、明滅を制御するために特別な記憶
プレーンが必要となるはずである。
バッファ１はそれと関連するアトリビュート記憶装置２
４を有することができることに注意すべきである。アト
リビュート記憶装置２４は、各文字に対して少なくとも
１つのアトリビュート・バイトを有しており、アトリビ
ュート・バイトは表示バッファ１と同時に読み取られ、
カラーや明滅など関連する文字がどう表示されるかを、
線２５上のビデオ制御信号によって決定する。純粋なビ
ット・バッファなら、明滅を制御するために特別な記憶
プレーンが必要となるはずである。
第６図は、４つの図形文字又は文字セル２６−１．２６
−２．２６−３および２６−４から成る図形イメージ２
６が第１の動作モードにおいてプログラム式記号として
表示され、第２の動作モードにおいて“ビット・バッフ
ァ″イメージとして表示される様子を図示したものであ
る。表示面上の各文字セル位置は成るアドレスをもち、
奇数列または偶数列に属する。すなわち、文字セル２６
−１および２６−２はそれぞれアドレスｎ（奇数）およ
びｎ（偶数）において表示され、文字セル２６−３およ
び２６−４はそれぞれアドレスＰ（奇数）およびｐ（偶
数）において表示される。
−２．２６−３および２６−４から成る図形イメージ２
６が第１の動作モードにおいてプログラム式記号として
表示され、第２の動作モードにおいて“ビット・バッフ
ァ″イメージとして表示される様子を図示したものであ
る。表示面上の各文字セル位置は成るアドレスをもち、
奇数列または偶数列に属する。すなわち、文字セル２６
−１および２６−２はそれぞれアドレスｎ（奇数）およ
びｎ（偶数）において表示され、文字セル２６−３およ
び２６−４はそれぞれアドレスＰ（奇数）およびｐ（偶
数）において表示される。
第１の動作モードでは、文字セル２６−１に対応するビ
ット・パターン２７−１が、奇数および偶数記憶装置の
両方（１４および１５、第３図）に同じアドレスで記憶
される。同様に、文字セル２６−２．２６−３および２
６−４の各々に対するビット・パターン２７−２．２７
−３および２７−４が、奇数および偶数記憶装置内に記
憶される。記憶装置内のビット・パターン２７−１ない
し、２７−４の位置は、互いにいかなる関係もないこと
が了解できるはずである。該当するビット・パターンが
表示バッファ１内のポインタによって引き出される。
ット・パターン２７−１が、奇数および偶数記憶装置の
両方（１４および１５、第３図）に同じアドレスで記憶
される。同様に、文字セル２６−２．２６−３および２
６−４の各々に対するビット・パターン２７−２．２７
−３および２７−４が、奇数および偶数記憶装置内に記
憶される。記憶装置内のビット・パターン２７−１ない
し、２７−４の位置は、互いにいかなる関係もないこと
が了解できるはずである。該当するビット・パターンが
表示バッファ１内のポインタによって引き出される。
第２の動作モードでは１文字発生機構としての記憶装置
が区分され、ビット・バッファ域２３が表示上の文字セ
ルに対応するセルに分割される。
が区分され、ビット・バッファ域２３が表示上の文字セ
ルに対応するセルに分割される。
この方式では、ビット・パターン２７−１ないし２７−
４は、図のようにアドレスｎおよびｐ（奇数および偶数
）のセルに記憶される。したがって、記憶装置２３は、
従来のビット・バッファと全く同じビット・マップを有
することになる。ただし、表示バッファ１中のポインタ
Ｂ１、Ｂ２．８３等、線８上のスライス・カウントおよ
び奇数／偶数選択信号を使って、ビット・パターンがセ
ル上でアドレスされる。表示バッファ１中に記憶されて
いるポインタは隣接するセルに対するものと同じである
が、奇数（偶数列選択を行うため不明瞭さは解消される
。従って、セルｎに対するバッファ１中のポインタは同
じであるが、それらのポインタはビット・バッファ域２
３がら異なるパターンを引き出す（但し、セルは同じア
ドレスを有している）。
４は、図のようにアドレスｎおよびｐ（奇数および偶数
）のセルに記憶される。したがって、記憶装置２３は、
従来のビット・バッファと全く同じビット・マップを有
することになる。ただし、表示バッファ１中のポインタ
Ｂ１、Ｂ２．８３等、線８上のスライス・カウントおよ
び奇数／偶数選択信号を使って、ビット・パターンがセ
ル上でアドレスされる。表示バッファ１中に記憶されて
いるポインタは隣接するセルに対するものと同じである
が、奇数（偶数列選択を行うため不明瞭さは解消される
。従って、セルｎに対するバッファ１中のポインタは同
じであるが、それらのポインタはビット・バッファ域２
３がら異なるパターンを引き出す（但し、セルは同じア
ドレスを有している）。
１つの変形例として、第５図のフォント記憶域２２をア
ドレスする間に偶数／奇数選択信号を使わないようにし
て特定のフォントに合わせてフォント記憶域２２の容量
を減らすことができる。ただし、そうすると、記憶装置
ｔ２のアドレス可能度が複雑になり、また現行のＰＳ体
系との互換性が失われる。
ドレスする間に偶数／奇数選択信号を使わないようにし
て特定のフォントに合わせてフォント記憶域２２の容量
を減らすことができる。ただし、そうすると、記憶装置
ｔ２のアドレス可能度が複雑になり、また現行のＰＳ体
系との互換性が失われる。
典型的な従来型ビット・バッファは、７２０画素×５１
２画素を表示できる。これは横８０文字Ｘ縦３２文字、
すなわち２５６０個のセルに相当する。別にフォント記
憶域２２用に２５６個のセルを割当てると（好ましい実
施例では１２８種までの異なる文字を与える）、合計容
量が２８１６個のセル、すなわち４０５，５０４ビツト
となる。
２画素を表示できる。これは横８０文字Ｘ縦３２文字、
すなわち２５６０個のセルに相当する。別にフォント記
憶域２２用に２５６個のセルを割当てると（好ましい実
施例では１２８種までの異なる文字を与える）、合計容
量が２８１６個のセル、すなわち４０５，５０４ビツト
となる。
一方、従来型ビット・バッファによる方法では、少なく
とも３Ｘ７２０Ｘ５１２＝１１０５９２０ビツトの容量
の高速記憶装置が必要となる。
とも３Ｘ７２０Ｘ５１２＝１１０５９２０ビツトの容量
の高速記憶装置が必要となる。
以上、現行のプログラム式記号構成と互換性のある第１
の動作モードならびに従来のビット・バッファの方法よ
りも低速で小型の記憶装置を使ってビット・バッファの
特性をもたらす第２の動作モードで動くフレキシブルな
構成について説明してきた。第２の動作モードには、従
来のビット・バッファ方法に勝るいくつかのパフォーマ
ンス上の利点がある。欠点は、′透明な”英数字は図形
イメージ上にオーバーレーできない（ただし図形／英数
字複合セルを作成して記憶装置に記憶し、表示すること
ができる）ことである。ビット・バッファを１つだけ有
する構成（たとえば、ＩＢＭ３２７０ＰＣ−ＧＸとか３
２７０ ＰＣ−ＧＸ／ＡＴ）に劣る欠点は、コード化表
示バッファ／文字発生機構ならびに“ビット・バッファ
”が必要なことである。しかし、既存の多くの従来型ビ
ット・バッファ表示装置もコード化表示バッファおよび
文字発生機構を有している。（たとえば、ＩＢＭ３２７
０ ＰＣ−Ｇとか３２７０ＰＣ−Ｇ／ＡＴ）表示制御回
路３ならびに他の制御論理回路は。
の動作モードならびに従来のビット・バッファの方法よ
りも低速で小型の記憶装置を使ってビット・バッファの
特性をもたらす第２の動作モードで動くフレキシブルな
構成について説明してきた。第２の動作モードには、従
来のビット・バッファ方法に勝るいくつかのパフォーマ
ンス上の利点がある。欠点は、′透明な”英数字は図形
イメージ上にオーバーレーできない（ただし図形／英数
字複合セルを作成して記憶装置に記憶し、表示すること
ができる）ことである。ビット・バッファを１つだけ有
する構成（たとえば、ＩＢＭ３２７０ＰＣ−ＧＸとか３
２７０ ＰＣ−ＧＸ／ＡＴ）に劣る欠点は、コード化表
示バッファ／文字発生機構ならびに“ビット・バッファ
”が必要なことである。しかし、既存の多くの従来型ビ
ット・バッファ表示装置もコード化表示バッファおよび
文字発生機構を有している。（たとえば、ＩＢＭ３２７
０ ＰＣ−Ｇとか３２７０ＰＣ−Ｇ／ＡＴ）表示制御回
路３ならびに他の制御論理回路は。
配線式論理回路、プログラム記憶式マイクロプロセッサ
またはプログラム式論理アレイから形成できる。上述の
表示装置を作動するためにこれらの制御手段をどのよう
に適合させるがは通常の論理回路設計者には自明なので
、詳細な説明は省略する。
またはプログラム式論理アレイから形成できる。上述の
表示装置を作動するためにこれらの制御手段をどのよう
に適合させるがは通常の論理回路設計者には自明なので
、詳細な説明は省略する。
Ｆ０発明の効果
本発明に従った表示装置においては、ビット・パターン
の記憶のために低速で安価な記憶装置を用いることがで
きる。又、この表示装置は、従来のプログラム記号式図
形表示技術及びビット・マップ式図形表示技術のいずれ
にも適合可能である。
の記憶のために低速で安価な記憶装置を用いることがで
きる。又、この表示装置は、従来のプログラム記号式図
形表示技術及びビット・マップ式図形表示技術のいずれ
にも適合可能である。
第１図は、プログラム式記号を表示する働きをする本発
明の良好な実施例の一部分を示すブロック図である。 第２図は、第１図に関連するタイミング図である。 第３図は従来の表示装置の一部分を示すブロック図であ
る。 第４図は、第３図に関連するタイミング図である。 第５図は、第１図の実施例において記憶装置内にビット
・バッファ域を設定した例を示すブロック図である。 第６図は、図形イメージがプログラム式記号としてまた
はビット・バッファ中のイメージとして表示される場合
の文字セル及びビット・パターンを示す図である。 １・・・・表示バッファ、２・・・・ランダム・アクセ
ス記憶装置、３・・・・表示制御装置、６・・・・ラス
タ・アドレス発生器、１４・・・・奇数記憶装置、１５
・・・・偶数記憶装置。 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人 弁理士 岡 １） 次 生（外１名） 未発用の表元装置 第５図
明の良好な実施例の一部分を示すブロック図である。 第２図は、第１図に関連するタイミング図である。 第３図は従来の表示装置の一部分を示すブロック図であ
る。 第４図は、第３図に関連するタイミング図である。 第５図は、第１図の実施例において記憶装置内にビット
・バッファ域を設定した例を示すブロック図である。 第６図は、図形イメージがプログラム式記号としてまた
はビット・バッファ中のイメージとして表示される場合
の文字セル及びビット・パターンを示す図である。 １・・・・表示バッファ、２・・・・ランダム・アクセ
ス記憶装置、３・・・・表示制御装置、６・・・・ラス
タ・アドレス発生器、１４・・・・奇数記憶装置、１５
・・・・偶数記憶装置。 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人 弁理士 岡 １） 次 生（外１名） 未発用の表元装置 第５図
Claims (2)
- （１）ラスタ走査式陰極線管表示手段と、種々の文字や
記号に対応する複数のビット・パターンを記憶するため
の書込み可能な記憶手段と、種々の文字や記号を表わし
且つ上記記憶手段内の複数のビット・パターンを指定す
るポインタとして用いられる複数のコードを記憶するた
めの表示バッファと、上記記憶手段に上記ビット・パタ
ーンをロードし且つ上記表示バッファに上記コードをロ
ードする制御手段と、上記表示手段のリフレッシュ中に
上記表示バッファから任意のコードを取り出し、そのコ
ードを用いて上記記憶手段から対応するビット・パター
ンを取り出すアドレス手段とを有し、文字や図形を表示
する装置において、上記記憶手段が上記表示手段の表示
面における奇数文字セル列に表示すべきビット・パター
ンを記憶するための第１手段と、上記表示手段の表示面
における偶数文字セル列に表示すべきビット・パターン
を記憶するための第２手段とを有し、上記アドレス手段
が上記第１手段及び第２手段のいずれか一方を選択する
手段を有することを特徴とする表示装置。 - （２）上記制御手段及び上記アドレス手段が、第１の動
作モードにおいて同一のビット・パターンを上記記憶手
段の第１手段及び第２手段における対応する位置にロー
ドし、第２動作モードにおいて上記記憶手段の特定の部
分にビット・マップをロードし且つ該ビット・マップに
含まれる複数の文字セルを指定する複数のポインタを上
記表示バッファにロードすることを特徴とする特許請求
の範囲第（１）項記載の表示装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP85306404A EP0215984B1 (en) | 1985-09-10 | 1985-09-10 | Graphic display apparatus with combined bit buffer and character graphics store |
| EP85306404.6 | 1985-09-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6261092A true JPS6261092A (ja) | 1987-03-17 |
| JPH06100958B2 JPH06100958B2 (ja) | 1994-12-12 |
Family
ID=8194357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61168228A Expired - Lifetime JPH06100958B2 (ja) | 1985-09-10 | 1986-07-18 | 表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4910505A (ja) |
| EP (1) | EP0215984B1 (ja) |
| JP (1) | JPH06100958B2 (ja) |
| DE (1) | DE3578470D1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5021974A (en) * | 1988-09-13 | 1991-06-04 | Microsoft Corporation | Method for updating a display bitmap with a character string or the like |
| US5261046A (en) * | 1988-12-27 | 1993-11-09 | Eastman Kodak Company | Resequencing line store device |
| DE4042503C2 (de) * | 1989-02-23 | 1995-12-21 | Minolta Camera Kk | Bilderzeugende Einrichtung mit einem kleindimensionierten Speicher mit einem Bitkarten-Zuweisungssystem |
| US5248964A (en) * | 1989-04-12 | 1993-09-28 | Compaq Computer Corporation | Separate font and attribute display system |
| JPH03238990A (ja) * | 1990-02-15 | 1991-10-24 | Canon Inc | メモリ制御回路 |
| US5410679A (en) * | 1990-05-01 | 1995-04-25 | International Business Machines Corporation | Method and apparatus for concurrently supporting multiple levels of keyboard display terminal functionality on a single physical input/output controller interface in an information handling system |
| EP0492938B1 (en) * | 1990-12-21 | 1995-11-22 | Sun Microsystems, Inc. | Method and apparatus for increasing the speed of operation of a double buffered display system |
| US5457482A (en) * | 1991-03-15 | 1995-10-10 | Hewlett Packard Company | Method and apparatus for utilizing off-screen memory as a simultaneously displayable channel |
| JPH0530250A (ja) * | 1991-07-22 | 1993-02-05 | Fujitsu Ltd | ミクストモード通信装置 |
| KR940003390B1 (ko) * | 1991-12-28 | 1994-04-21 | 현대전자산업 주식회사 | 저주파수 발진기를 이용한 고해상도 비디오신호 처리장치 |
| US5930466A (en) * | 1997-03-11 | 1999-07-27 | Lexmark International Inc | Method and apparatus for data compression of bitmaps using rows and columns of bit-mapped printer data divided into vertical slices |
| KR100573119B1 (ko) * | 2003-10-30 | 2006-04-24 | 삼성에스디아이 주식회사 | 패널구동장치 |
| US7206962B2 (en) * | 2003-11-25 | 2007-04-17 | International Business Machines Corporation | High reliability memory subsystem using data error correcting code symbol sliced command repowering |
| DE102015115118A1 (de) * | 2015-09-09 | 2017-03-09 | Robert Bosch Automotive Steering Gmbh | Vorrichtung zum betreiben eines lenksystems, lenksystem, verfahren |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6057374A (ja) * | 1983-09-07 | 1985-04-03 | 松下電器産業株式会社 | 文字表示制御方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3918038A (en) * | 1971-05-26 | 1975-11-04 | Westinghouse Canada Ltd | Alpha numeric raster display system |
| US3821730A (en) * | 1973-06-14 | 1974-06-28 | Lektromedia Ltd | Method and apparatus for displaying information on the screen of a monitor |
| US4094000A (en) * | 1976-12-16 | 1978-06-06 | Atex, Incorporated | Graphics display unit |
| DE2922540C2 (de) * | 1978-06-02 | 1985-10-24 | Hitachi, Ltd., Tokio/Tokyo | Datenverarbeitungsanlage |
| GB2030827B (en) * | 1978-10-02 | 1982-06-16 | Ibm | Video display terminal with partitioned screen |
| GB2030741B (en) * | 1978-10-02 | 1982-11-17 | Ibm | Data processing terminal with addressable characterising store |
| GB2038596B (en) * | 1978-12-20 | 1982-12-08 | Ibm | Raster display apparatus |
| GB2068699B (en) * | 1980-02-04 | 1983-10-19 | Philips Electronic Associated | Character display using two rom-stored character patterns for each character |
| JPS56111884A (en) * | 1980-02-08 | 1981-09-03 | Hitachi Ltd | Refreshing system for display picture |
| US4667190A (en) * | 1982-07-30 | 1987-05-19 | Honeywell Inc. | Two axis fast access memory |
| EP0154067A1 (en) * | 1984-03-07 | 1985-09-11 | International Business Machines Corporation | Display apparatus with mixed alphanumeric and graphic image |
-
1985
- 1985-09-10 DE DE8585306404T patent/DE3578470D1/de not_active Expired - Fee Related
- 1985-09-10 EP EP85306404A patent/EP0215984B1/en not_active Expired
-
1986
- 1986-07-18 JP JP61168228A patent/JPH06100958B2/ja not_active Expired - Lifetime
-
1988
- 1988-07-07 US US07/217,094 patent/US4910505A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6057374A (ja) * | 1983-09-07 | 1985-04-03 | 松下電器産業株式会社 | 文字表示制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0215984B1 (en) | 1990-06-27 |
| EP0215984A1 (en) | 1987-04-01 |
| US4910505A (en) | 1990-03-20 |
| DE3578470D1 (de) | 1990-08-02 |
| JPH06100958B2 (ja) | 1994-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950010570B1 (ko) | 멀티포오트메모리 | |
| US4075620A (en) | Video display system | |
| EP0398511A2 (en) | Video random access memory | |
| JPS58147789A (ja) | 表示メモリおよびそのアドレス方法 | |
| US6753872B2 (en) | Rendering processing apparatus requiring less storage capacity for memory and method therefor | |
| EP0398510B1 (en) | Video random access memory | |
| US4570161A (en) | Raster scan digital display system | |
| JPS6261092A (ja) | 表示装置 | |
| JPH0141994B2 (ja) | ||
| EP0525986B1 (en) | Apparatus for fast copying between frame buffers in a double buffered output display system | |
| JPS5952286A (ja) | ビデオｒａｍ書込み制御方式 | |
| US4937565A (en) | Character generator-based graphics apparatus | |
| US4769637A (en) | Video display control circuit arrangement | |
| US5376949A (en) | Display system with graphics cursor | |
| US5097256A (en) | Method of generating a cursor | |
| EP0279662A2 (en) | Video memory interface circuit | |
| KR950008023B1 (ko) | 래스터 주사 표시 시스템 | |
| JPH0361199B2 (ja) | ||
| JPS597115B2 (ja) | アドレス作成方法 | |
| JP2708841B2 (ja) | ビットマップメモリの書き込み方法 | |
| JPH0316037B2 (ja) | ||
| KR880001082B1 (ko) | 저급 crtc의 리셋트 기능을 이용한 로우 테이블 어드레싱 방법 | |
| JPS6055388A (ja) | 文字図形表示装置 | |
| JPH10161638A (ja) | 画像表示装置 | |
| JPS60159788A (ja) | 表示メモリ制御方式 |