KR940003390B1 - 저주파수 발진기를 이용한 고해상도 비디오신호 처리장치 - Google Patents

저주파수 발진기를 이용한 고해상도 비디오신호 처리장치 Download PDF

Info

Publication number
KR940003390B1
KR940003390B1 KR1019910024826A KR910024826A KR940003390B1 KR 940003390 B1 KR940003390 B1 KR 940003390B1 KR 1019910024826 A KR1019910024826 A KR 1019910024826A KR 910024826 A KR910024826 A KR 910024826A KR 940003390 B1 KR940003390 B1 KR 940003390B1
Authority
KR
South Korea
Prior art keywords
video
video signal
clock
shift register
odd
Prior art date
Application number
KR1019910024826A
Other languages
English (en)
Other versions
KR930014509A (ko
Inventor
현운혁
Original Assignee
현대전자산업 주식회사
정몽헌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 정몽헌 filed Critical 현대전자산업 주식회사
Priority to KR1019910024826A priority Critical patent/KR940003390B1/ko
Priority to JP4342510A priority patent/JP2970976B2/ja
Priority to US07/995,779 priority patent/US5276514A/en
Publication of KR930014509A publication Critical patent/KR930014509A/ko
Application granted granted Critical
Publication of KR940003390B1 publication Critical patent/KR940003390B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/22—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing distortions
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
    • G09G5/24—Generation of individual character patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Television Signal Processing For Recording (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

내용 없음.

Description

저주파수 발진기를 이용한 고해상도 비디오신호 처리장치
제1도는 종래의 고해상도 비디오 신호 처리장치의 구성도.
제2도는 본 발명에 의한 고해상도 비디오 신호 처리장치의 구성도.
제3도는 제2도의 동작을 나타내는 신호파형도.
* 도면의 주요부분에 대한 부호의 설명
1,11 : CRTC 2 : 비디오 메모리
3,13,15 : 쉬프트 레지스터 4,17 : OSC
5,16 : 카운터 6,20 : 모니터
12 : 이븐 비디오 RAM 14 : 오드 비디오 RAM
18 : 인버터 19 : OR 게이트
본 발명은 저주파수 발진기를 이용하여 고해상도의 비디오 신호를 처리하는 고해상도 비디오 신호 처리장치에 관한 것이다.
제1도는 종래의 고해상도 비디오 신호 처리장치의 구성도로, 1은 CRTC(Cathode Ray Tube Controller), 2는 비디오 메모리, 3은 쉬프트 레지스터, 4는 OSC(Oscillator), 5는 카운터, 6은 모니터를 각각 나타낸다.
종래의 고해상도 비디오 신호 처리장치는 제1도에 도시한 바와 같이 CRTC(1), 다수(3)의 비디오 메모리(2), 쉬프트 레지스터(3), OSC(4), 및 카운터(5)로 구성된다.
상기 CRTC(1)는 모니터(6)로 부터 입력되는 수직동기신호(Vsync)와 수평동기신호(Hsync)를 입력으로 스캔로오 어드레스(RA0 내지 RAn)와 메모리 어드레스(MA0 내지 RAn)를 상기 비디오 메모리(2)로 출력한다. 로오 어드레스(RA0 내지 RAn)는 상기 카운터(5)로 부터 입력되는 클럭(CCLK)에 따라 하나의 로오당 화소를 구성하는 스캔라인의 수가 카운트되며 상기 메모리 어드레스(MA0 내지 MAn)도 상기 클럭(CCLK)에 따라 카운트된다. 즉, 하나의 화소는 40도트×32스캔 라인으로 구성되므로 한 화면에 표시할 수 있는 최대 글자수는 32×32, 즉 1024자이다. 따라서, 1024자를 표시할 수 있는 메모리 어드레스(MA0 내지 MAn)는 매 수평 동기신호(Hsync) 주기마다 1024글자를 표시할 수 있도록 카운트 되어야 한다.
따라서 상기 CRTC(1)의 메모리 어드레스(MA0 내지 MAn)와 로오 어드레스(RA0 내지 RAn)에 따라 상기 비디오 메모리(2)에 쓰여진 데이타는 비디오 메모리 데이타 출력단자(D0 내지 Dn)를 통해 병렬로 상기 쉬프트 레지스터(3)로 매 클럭마다 로드되며 매 도트 클럭 주기마다 병렬 스트립(Parallel Stream) 메모리 데이타가 직렬 스트림(Serial Stream) 비디오 데이타로 변환되어 모니터(6)로 출력된다. 따라서, 1280×1024의 고해상도를 얻기 위해서는 쉬프트 레지스터(3)의 클럭 입력단에 그에 상응하는 고주파 클럭을 공급해야 한다.
따라서, 고해상도 비디오 신호를 얻기 위해서는 해상도에 따라 높은 주파수의 발진회로가 필요하다. 즉 1280도트×1024스캔 해상도의 경우 100 내지 120MHz 정도의 고주파 발진회로가 요구되며 해상도가 높아질수록 요구되는 주파수가 커진다.
또한 상기 발진 주파수가 높아짐에 따라 빠른 속도로 처리될 수 있는 주변장치가 필요할 뿐아니라 불요전자파의 발생으로 문제가 발생된다.
상기 문제점을 개선하기 위해 안출된 본 발명은 저주파 발진기를 이용하여 억세스 시간이 트린 장치를 사용할 수 있고 고해상도로 디스플레이할 수 있도록 하는 고해상도 비디오 신호 처리장치를 제공함에 그 목적이 있다.
상기 목적을 달성하기 위해 본 발명은 CRTC를 포함하여 구성되며 저주파수를 이용하여 고해상도의 비디오 신호를 처리하는 고해상도 비디오 신호처리장치에 있어서, 상기 CRTC에 연결되어 상기 CRTC에 클럭을 공급하고 로드 클럭을 발생하는 디바이드 카운터 수단, 상기 디바이드 카운터 수단에 연결되어 상기 디바이드 카운터 수단으로 클럭을 공급하고 도트클럭을 발생하는 OSC, 상기 CRTC에 연결되어 2개의 부분으로 나누어진 비디오 신호중 이븐 비디오 신호를 저장하는 이븐 비디오 메모리 수단, 상기 CRTC에 연결되고 2개의 부분으로 나뉘어진 비디오 신호중 오드 비디오 신호를 저장하는 오드 비디오 메모리 수단, 상기 이븐 비디오 메모리 수단과 디바이드 카운터 수단과 OSC에 연결되어 상기 이븐 비디오 메모리 수단으로 부터 입력되는 이븐 비디오 신호를 상기 OSC로 부터 입력되는 도트에 따라 직렬로 변환하는 제1쉬프트 레지스터 수단, 상기 OSC에 연결되어 상기 OSC로 부터 출력되는 도트 클럭을 반전시켜 반전된 도트클럭을 발생하는 반전 수단, 상기 오드 비디오 메모리 수단과 디바이드 카운터 수단과 반전 수단에 연결되어 상기 오드 비디오 메모리 수단으로 부터 입력되는 오드 비디오 신호를 상기 반전 수단으로 부터 출력되는 반전된 도트클럭에 따라 직렬로 변환하는 제2쉬프트 레지스터 수단, 및 상기 제1 및 제2쉬프트 레지스터 수단에 연결되어 상기 제1 및 제2쉬프트 레지스터 수단으로 부터 출력되는 직렬 비디오 신호를 논리합하는 논리합 수단으로 구성되는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.
제2도는 본 발명에 의한 고해상도 비디오 신호 처리장치의 구성도로 11은 CRTC, 12는 이븐 비디오 RAM, 13, 15는 쉬프트 레지스터, 14는 오드 비디오 RAM, 16은 디바이드 카운터, 17은 OSC, 18은 인버터, 19는 OR 게이트, 20은 모니터를 각각 나타낸다.
본 발명에 의한 고해상도 비디오 신호 처리장치는 제2도에 도시한 바와 같이 CRTC(11), 이븐 비디오 RAM(12), 쉬프트 레지스터(13, 15), 오드 비디오 RAM(14), 디바이드 카운터(16), OSC(17), 인버터(18), 및 OR게이트(19)로 구성된다.
상기 OSC(17)는 도트클럭(Td) 및 로드클럭(LD)을 발생시키기 위한 클럭을 발생하며, 상기 디바이드 카운터(16)는 상기 OSC(17)로 부터 발생된 클럭을 이용하여 문자클럭(CCLK*)과 로드클럭(LD*)을 발생한다.
상기 CRTC(11)는 상기 디바이드 카운터(16)로 부터 문자클럭(CCLK*)을 받고 모니터(20)로 부터 수평 동기신호(Hsync)와 수직 동기신호(Vsync)를 받아 메모리 어드레스 신호(MA0 내지 MAn)와 로오 어드레스 신호(RA0 내지 RAn)를 발생하여 상기 이븐 비디오 RAM(12)과 오드 비디오 RAM(14)으로 출력된다.
상기 이븐 비디오 RAM(12)은 이븐(Even) 및 오드(Odd)로 나누어 저장된 비디오 신호중 이븐 비디오 신호를 저장하고 있으며 상기 CRTC(11)로 부터 출력되는 메모리 어드레스 신호(MA0 내지 MAn)와 로오 어드레스 신호(RA0 내지 RAn)에 따라 해당 이븐 비디오 신호를 상기 쉬프트 레지스터(13)로 출력한다.
상기 오드 비디오 RAM(14)은 상기 비디오 신호중 모드 비디오 신호를 저장하고 있으며 상기 CRTC(11)로 부터 출력되는 메모리 어드레스 신호(MA0 내지 MAn)와 로오 어드레스 신호(RA0 내지 RMn)에 따라 해당 모드 비디오 신호를 상기 쉬프트 레지스터(15)로 출력한다.
상기 쉬프트 레지스터(13)는 상기 디바이드 카운터(16)로 부터 로드 클럭(LD*)을 받고 상기 OSC(17)로 부터 도트클럭(Td)을 받아 상기 클럭신호(LD*, Td)에 따라 직렬로 변환하여 상기 OR게이트(19)로 출력한다.
상기 쉬프트 레지스터(15)는 상기 디바이드 카운터(16)로 부터 로드클럭(LD*)을 받고 상기 OSC(17)로 부터 출력되는 도트클럭(Td)을 상기 인버터(18)를 통해 반전시켜 반전된 도트클럭(Td*)이 상기 클럭신호(LD*, Td*)에 따라 직렬로 변환하여 상기 OR게이트(19)로 출력한다.
상기 OR게이트(19)는 상기 쉬프트 레지스터(13, 14)로 부터 출력되는 직렬 비디오 신호를 논리합하여 상기 모니터(20)로 출력한다.
제3도는 제2도의 동작을 나타내는 신호파형도이다.
상기와 같이 구성된 고해상도 비디오 신호 처리장치의 동작을 제3도를 참조하여 세부적으로 살펴보면 다음과 같다.
상기 비디오 메모리(12, 14)가 이븐 및 오드로 비디오 신호 데이타를 저장하며 상기 이븐 비디오 메모리(12)에 저장된 비디오 신호 데이타는 이븐 도트클럭(Td)의 1/2주기에 상기 쉬프트 레지스터(13)에서 직렬 데이타로 변환되고 상기 오드 비디오 메모리(14)에 저장된 비디오 신호 데이타는 반전된 오드 도트클럭(Td)의 1/2주기에 상기 쉬프트 레지스터(15)에서 직렬 데이타로 변환된다.
즉, 이븐 비디오 메모리(12)에 저장된 비디오 신호의 경우 상기 쉬프트 레지스터(13)에서 상기 이븐 도트클럭(Td)의 상승에지(A, B, C)에서 직렬 비디오 신호로 변환되어 상기 OR게이트(19)로 출력되고, 오드 비디오 메모리(14)에 저장된 신호의 경우 상기 쉬프트 레지스터(15)에서 상기 반전된 오드 도트클럭(Td*)의 상승에지(D, E, F)에서 직렬 비디오 신호로 변환되어 상기 OR게이트(19)로 출력된다. 따라서, 상기 이븐 비디오 메모리(12)에 저장된 비디오 신호는(A), (B), (C)시점에서 출력되고 상기 오드 비디오 메모리(14)에 저장된 비디오 신호는 (D), (E), (F)시점에서 출력되어 최종적으로 상기 OR게이트(19)에서 합쳐져 원하는 비디오 신호의 출력을 얻게 된다.
따라서 상기 비디오 신호를 직렬로 변환하여 상기 모니터(20)로 전송하기 위한 도트클럭(Td)은 동일한 해상도를 갖도록 하기 위한 종래의 클럭의 주파수의 1/2이 된다.
상기와 같이 구성되어 동작하는 본 발명은 낮은 주파수로 고해상도의 그래픽 회로 구현이 가능하며, 낮은 주파수의 클럭이 필요하므로 고주파 발생회로를 사용하므로써 발생되는 메모리 간섭이나 불요전자파의 발생을 감소시킬 수 있는 적용효과 뿐만아니라 비디오 메모리, 주변 쉬프트 레지스터, 기타 게이트 회로에서 비교적 저속 응답 특성을 가지는 소자를 사용할 수 있으므로 시스템을 경제적으로 설계할 수 있는 효과가 있다.

Claims (1)

  1. CRTC(11)를 포함하여 구성되며 저주파수를 이용하여 고해상도의 비디오 신호를 처리하는 고해상도 비디오 신호처리장치에 있어서 ; 상기 CRTC에 연결되어 상기 CRTC(11)에 클럭(CCLK)을 공급하고 로드 클럭(LD*)을 발생하는 디바이드 카운터 수단(16), 상기 디바이드 카운터 수단(6)에 연결되어 상기 디바이드 카운터 수단(6)으로 클럭을 공급하고 도트클럭(Td)을 발생하는 OSC(Oscillator)(17), 상기 CRTC(11)에 연결되어 2개의 부분으로 나누어진 비디오 신호중 이븐 비디오 신호를 저장하는 이븐 비디오 메모리 수단(12), 상기 CRTC(1)에 연결되고 2개의 부분으로 나뉘어진 비디오 신호중 오드 비디오 신호를 저장하는 오드 비디오 메모리 수단(14), 상기 이븐 비디오 메모리 수단(12)과 디바이드 카운터 수단(6)과 OSC(17)에 연결되어 상기 이븐 비디오 메모리 수단(12)으로 부터 입력되는 이븐 비디오 신호를 상기 OSC(17)로 부터 입력되는 도트클럭(Td)에 따라 직렬로 변환하는 제1쉬프트 레지스터 수단(13), 상기 OSC(17)에 연결되어 상기 OSC(17)로 부터 출력되는 도트 클럭(Td)을 반전시켜 반전된 도트클럭(Td*)을 발생하는 반전수단(18), 상기 오드 비디오 메모리 수단(14)과 디바이드 카운터 수단(16)과 반전수단(18)에 연결되어 상기 오드 비디오 메모리 수단(14)으로 부터 입력되는 오드 비디오 신호를 상기 반전수단(18)으로 부터 출력되는 반전된 도트클럭(Td*)에 따라 직렬로 변환하는 제2쉬프트 레지스터 수단(15), 및 상기 제1 및 제2쉬프트 레지스터 수단(13, 15)에 연결되어 상기 제1 및 제2쉬프트 레지스터 수단(13, 15)으로 부터 출력되는 직렬 비디오 신호를 논리합하는 논리합 수단(19)으로 구성되는 것을 특징으로 하는 고해상도 비디오 신호 처리 장치.
KR1019910024826A 1991-12-28 1991-12-28 저주파수 발진기를 이용한 고해상도 비디오신호 처리장치 KR940003390B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019910024826A KR940003390B1 (ko) 1991-12-28 1991-12-28 저주파수 발진기를 이용한 고해상도 비디오신호 처리장치
JP4342510A JP2970976B2 (ja) 1991-12-28 1992-12-22 低周波数発振器を利用した高解像度ビデオ信号処理装置
US07/995,779 US5276514A (en) 1991-12-28 1992-12-23 Video signal processing apparatus for processing a high resolution video signal using a low frequency oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910024826A KR940003390B1 (ko) 1991-12-28 1991-12-28 저주파수 발진기를 이용한 고해상도 비디오신호 처리장치

Publications (2)

Publication Number Publication Date
KR930014509A KR930014509A (ko) 1993-07-23
KR940003390B1 true KR940003390B1 (ko) 1994-04-21

Family

ID=19326385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910024826A KR940003390B1 (ko) 1991-12-28 1991-12-28 저주파수 발진기를 이용한 고해상도 비디오신호 처리장치

Country Status (3)

Country Link
US (1) US5276514A (ko)
JP (1) JP2970976B2 (ko)
KR (1) KR940003390B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170004156U (ko) 2016-06-02 2017-12-12 유송희 롤 비닐봉지를 구비한 쓰레기통

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204889B1 (en) * 1995-12-15 2001-03-20 Canon Kabushiki Kaisha Image information processing apparatus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6247786A (ja) * 1985-08-27 1987-03-02 Hamamatsu Photonics Kk 近傍画像処理専用メモリ
DE3578470D1 (de) * 1985-09-10 1990-08-02 Ibm Graphik-anzeigegeraet mit kombiniertem bitpuffer und zeichengraphikspeicherung.
JP2601825B2 (ja) * 1987-06-26 1997-04-16 株式会社東芝 配電盤のユニット引出装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170004156U (ko) 2016-06-02 2017-12-12 유송희 롤 비닐봉지를 구비한 쓰레기통

Also Published As

Publication number Publication date
KR930014509A (ko) 1993-07-23
JP2970976B2 (ja) 1999-11-02
US5276514A (en) 1994-01-04
JPH0683305A (ja) 1994-03-25

Similar Documents

Publication Publication Date Title
US4398189A (en) Line buffer system for displaying multiple images in a video game
KR100320483B1 (ko) 디스플레이회로
US4468662A (en) Display apparatus for displaying characters or graphics on a cathode ray tube
US4491832A (en) Device for displaying characters and graphs in superposed relation
KR920000455B1 (ko) 인터페이스 장치
US4119954A (en) High resolution character generator for digital display units
US3631457A (en) Display apparatus
KR950026175A (ko) 엔코더의 플리커 감소장치
KR860001450B1 (ko) 그래픽 디스플레이 시스템
US4720803A (en) Display control apparatus for performing multicolor display by tiling display
KR940003390B1 (ko) 저주파수 발진기를 이용한 고해상도 비디오신호 처리장치
US5422654A (en) Data stream converter with increased grey levels
US5068651A (en) Image display apparatus
KR0142468B1 (ko) 액정 표시장치의 실효화면 중앙표시 구동 장치 및 방법
US4511892A (en) Variable refresh rate for stroke CRT displays
JPS5913741B2 (ja) デイスプレイ装置
JP3036210B2 (ja) 画像処理回路
JP2731639B2 (ja) 画像メモリ制御方法および画像メモリ装置
JPS632116B2 (ko)
EP0229725A2 (en) Apparatus for supplying video data for refreshing display elements of a display device
KR940004733B1 (ko) 화면의 수직분할 제어 및 그 어드레스 선택회로
KR900006290B1 (ko) Crt 표시제어장치
KR970004003Y1 (ko) 고속 디지탈 화면 비데오 발생장치
KR890006505Y1 (ko) 그래픽에 있어서 모니터 모드 변환회로
KR900000719B1 (ko) 액정 표시 소자의 콘트롤러

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20000323

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee