KR900006290B1 - Crt 표시제어장치 - Google Patents
Crt 표시제어장치 Download PDFInfo
- Publication number
- KR900006290B1 KR900006290B1 KR1019850007226A KR850007226A KR900006290B1 KR 900006290 B1 KR900006290 B1 KR 900006290B1 KR 1019850007226 A KR1019850007226 A KR 1019850007226A KR 850007226 A KR850007226 A KR 850007226A KR 900006290 B1 KR900006290 B1 KR 900006290B1
- Authority
- KR
- South Korea
- Prior art keywords
- clock signal
- character
- display
- graphic
- generating
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/40—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which both a pattern determined by character code and another pattern are displayed simultaneously, or either pattern is displayed selectively, e.g. with character code memory and APA, i.e. all-points-addressable, memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Multimedia (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
내용 없음.
Description
제 1 도는 본 발명의 실시예를 나타낸 블럭도.
제 2 도는 제 1 도에 도시된 표시제어클럭신호발생회로의 내부구성을 나타낸 회로블럭도.
제 3 도와 제 4 도는 본 발명에 따른 실시예의 동작을 설명하기 위한 타이밍 차트.
제 5 도는 캐랙터 1문자의 화면표시영역에서의 캐랙터 및 그래픽의 표시예를 나타낸 도면이다.
* 도면의 주요부분에 대한 부호의 설명
11 : 캐랙터발생기, 12 : 시프트레지스터,
13 : 속성제어회로, 14 : 그래픽비디오메모리,
15 : 버퍼레지스터, 16 : 시프트레지스터,
17 : OR게이트, 18 : 드라이버,
19 : 표시제어클럭신호발생회로(DSG), 91 : 수정발진기(OSC),
92,101 : 플립플롭, 93 : 10진카운터,
94,97,99 : OR게이트, 95,98 : 인버터,
96 : AND게이트, 100 : 시프트레지스터,
102 : NAND게이트.
[발명의 기술분야]
본 발명은 캐랙터 표시를 주로 하는 표시스템에다 그래픽표시기능을 부가시킨 개량된 CRT표시제어장치에 관한 것이다.
[종래의 기술과 그 문제점]
종래에는 컴퓨터의 출력장치로서 CRT디스플레이가 자주 사용되고, 또 이를 위한 여러종류의 소프트웨어가 준비되어 있었으나, 이러한 종류의 CRT디스플레이는 종래부터 갖추고 있던 캐랙터 표시기능을 변경시키지 않으면서 그래픽표시기능을 부가시켜 중첩되게 표시하고 싶어하는 요구가 강했다. 이와 같은 요구에 대해 모자이크 그래픽에 대응되는 방법도 있었지만 만족할 만한 것은 없었다. 그래서, 그래픽표시기능을 부가시킨 캐랙터/그래픽표시제어장치를 제공하고자 하는 것이다.
일반적으로 캐랙터표시는 CRT콘트롤러에 의해 제어되고, 그래픽표시는 그래픽콘트롤러에 의해 제어되도록 되어 있다. 또, 표시타이밍 제어에는 돗트클럭신호($CDOT) 및 캐랙터클럭신호($CHAR)가 사용되는바, 한쪽의 시프트레지스터로부터 출력된 캐랙터표시용 출력신호와 다른쪽의 시프트레지스터로부터 출력된 그래픽표시용 출력신호가 중첩되어 비디오신호로서 CRT모니터에 표시되도 되어 있다.
그런데, 상기와 같은 종류의 CRT디스플레이에 있어서는 CRT콘트롤러와 그래픽콘트롤러의 동작타이밍을 조정할 필요가 있게 된다. 예컨대 그래픽표시의 경우, 캐랙터표시에서의, 1문자표시영역에 상당하는 구획은 수평방향이 10돗트로 구성되어 있으므로 10비트의 화소데이터를 동시에 처리할 수 있어야만 한다. 따라서, 8비트처리에 비해 하드웨어 및 소프트웨어가 공히 처리가 복잡해지게 되는 결점이 있었다. 또한, 그래픽표시로 원을 표시하고자 하는 경우, 종횡비(從橫比 ; 표시화면상의 종횡비)가 나빠지기 때문에 타원으로 표시되게 되어 미관상 좋지 못한 결점이 있었다.
[발명의 목적]
이에 본 발명은 상기한 바와 같은 결점을 개선하기 위해 발명된 것으로, 캐랙터표시용 CRT표시제어장치이다. 그래픽표시기능을 부가시키더라도 종래의 캐랙터표시용 소프트웨어와 호환성을 갖는 한편 그래픽처리가 용이하고 종횡비가 개선된 CRT표시제어장치를 제공하고자 함에 그 목적이 있다.
[발명의 구성]
상기한 목적을 달성하기 위한 본 발명은, 캐랙터표시와 그래픽표시를 수행하도록 된 CRT표시제어장치에 있어서, 캐랙터표시데이터를 발생시키는수단과, 그래픽표시데이터를기억하는수단, 기준주파수의 클럭신호를 발생시키는 수단, 상기 클럭신호로부터 소정의 주기를 갖는 캐랙터클럭신호를 발생시키는 수단, 상기소정의 주기의 1/n의 주기를 갖는 캐랙터표시제어용 돗트클럭신호를 발생시키는 수단, 상기 캐랙터표시데이터를 상기 캐랙터표시제어용 돗트클럭신호에 따라 순차적으로 변환시켜 주는 제1의 변환수단, 상기 기준주파수의 클럭신호로부터 상기 소정의 주기의 1/m의 주기를 갖는 그래픽표시를 위한 제어용 돗트클럭신호를 발생시키는 수단, 상기 그래픽표시데이터를 상기 그래픽표시를 위한 제어용 돗트클럭신호에 따라 순차적으로 변환시켜 주는 제 2 의 변환수단 및, 상기 제 1 의 변환수단과 상기 제 2 의 변환수단으로부터의 신호를 결합하는 결합수단을 갖추고서 상기 결합수단의 출력신호에 수평동기신호 및 수직동기신호를 공급해서 캐랙터표시 및 그래픽표시를 수행하도록 된 것을 특징으로 한다.
[작용]
상기한 바와 같이 구성된 본 발명에 의하면, 종래의 캐랙터표시기능에 새롭게 그래픽표시기능이 부가되고, 또 그래픽표시기능이 부가되더라도 캐랙터표시를 위한 소프트웨어는 호환성을 갖게 되며, 더욱이 종횡비도 개선되게 된다.
[실시예]
이하, 도면을 참조해서 본 발명의 실시예에 대해 상세히 설명한다.
제 1 도는 본 발명의 실시예를 나티낸 블럭도록서, 도면에서 참조부호 11은 캐랙터발생기를 나타내는 바,이 캐랙터발생기(11)는 도시되지 않은 디스플레이메모리에서 출력되는 코드데이터(CD) 및 CRT콘트롤러에서 출력되는 슬라이스어드레스(SA)를 받아서 캐랙터표시를 위한 돗트폰트데이터를 출력시켜 준다. 여기서 발생되는 돗트폰트데이터(DFD)가 시프트레지스터(12)에 공급되게 되면, 시프트레지스터(12)는 후술될 표시제어클럭신호발생회로(DSG, 19)에 의해 발생되는 캐랙터돗트클럭신호($CDOT)에 따라 직렬데이터를 발생시켜주게 되며, 이 시프트레지스터(12)의 출력은 도시되지 않은 속성메모리에서 출력되는 속성데이터비트와 더불어 속성제어회로(13)에 공급되게 된다.
그리고, 도면에서 참조부호 14는 그래픽표시데이터를 기억하는 그래픽비디오메모리를 나타내는 바, 이 그래픽비디오메모리(14)의 출력은 캐랙터표시와 타이밍을 맞추기 위해 설치되는 버퍼레지스터(15)에 공급되게 된다. 또한 이 버퍼레지스터(15)에는 표시제어클럭신호발생회로(19)에서 출력되는 캐랙터클럭신호($CHAR)가 공급되고 있는 바, 이 버퍼레지스터(15)의 출력은 시프트레지스터(16)에 공급되게 된다. 이때시프트레지스터(16)는 그래픽데이터를 표시제어클럭신호발생회로(19)에 의해 발생되는 그래픽돗트클럭신호($GDOT)에 따라 직렬데이터로 변환시켜 주게 된다. 또한, 도면에서 참조부호 17은 OR게이트를 나타내는바, 이 OR게이트(17)는 상기 속성제어회로(13)와 시프트레지스터(16)로부터 공급되는 데이터를 입력으로해서 캐랙터표시신호와 그래픽표시신호를 중첩시켜 비디오신호구동용 드라이버(DRV ; 18)로 공급되게 된다. 이 드라이버(18)의 출력과 함께 수평·수직동기신호(HSYNC/VSYNC)가 도시되지 않은 표시용 모니터에 공급되게 된다.
제 2 도는 제 1 도에 도시된 표시제어클럭신호발생회로(19)의 내부구성을 나타낸 블럭도로서, 도면에서 참조부호(91)은 기본클럭을 발생시키는 수정발진기(OSC)를 나타낸다. 이 수정발진기(91)의 출력은 플립플롭(92) 및 시프트레지스터(100)의 클럭입력단자(CK)에 각각 공급되는 바, 플립플롭(92)은 상기 수정발진기(91)로부터 입력된 기본클럭($32M)을 분주(分周)해서 캐랙터돗트클럭신호($CDOT)를 발생시킨 다음 그 출력을 10진카운터(CNT,93) 및 제 1 도에 도시된 시프트레지스터(12)에 각각 공급한다.
10진카운터(93)의 Q3, Q2출력은 OR게이트(94)에 공력되고, Q3, Q0출력은 NAND게이트(102)에 공급된 다음 논리연산이 취해져 각각 캐랙터클럭신호($CHAR)와 로드클럭신호로 된다. 여기서 발생된 클럭신호는 각각 제1도에 도시된 버퍼레지스터(15)와 시프트레지스터(12,16)의 로드입력단자로 공급되게 된다. 또한 로드클럭신호는 인버터(95)에도 공급되는 바, 이 인버터(95)의 출력은 플립플롭곱(92)의출력, 즉 돗트클럭신호와 함께 AND게이트(96)에 공급되고, 이 AND게이트(96)의 출력은 OR게이트(97)를 매개해서 시프트레지스터(100)에 공급되게 된다.
상기 시프트레지스터(100)의 Q2출력은 플립플롭(101)의 D입력단자에 공급되고, Q0출력은 OR게이트(99)의 한쪽 입력단자에 공급되는 한편 이 OR게이트(99)의 다른쪽 입력단자에는 플립플롭(101)의 Q출력이 공급됨으로써 그래픽돗트신호($GDOT)가 발생되는 것이다. 또한, 플립플롭(101)의 클럭입력단자에는 기본클럭신호($32M)가 인버터(98)를 매개로 공급되고 있다.
제 3 도와 제 4 도는 본 발명의 동작을 설명하기 위한 타이밍차트로서, 여기에 도시된 신호는 제 1 도와 제 2 도에 도시된 신호와 일치되는 것이다. 제 5 도는 캐랙터 1문자의 화면표시영역에서의 캐랙터 및 그래픽의 표시예를 나타낸 것으로, 도면에서 ○표시는 캐랙터표시용 돗트를 나타내는 것이고,표시는 그래픽표시용돗트를 나타내는 것이다.
이하, 본 발명에 따른 실시예의 동작에 대해 상세히 설명하면 다음과 같다.
캐랙터발생기(11)에 의해 발생되는 8비트의 돗트폰트데이터와 2비트의 접지신호(GND)로 된 10비트의 표시데이터는 시프트레지스터로드신호에 따라 시프트레지스터(12)에 로드되게 된다. 시프트레지스터(12)에서 출력되는 직렬표시신호는 속성제어회로(13)와 OR게이트(17), 드라이버(18)를 매개해서 비디오신호(VIDEO)로서 CRT모니터에 공급되게 된다. 따라서, 제 5 도에 도시된 바와 같이 캐랙터표시에서는 접지신호에 대응되는 좌우 2돗트는 표시되지 않고, 중간의 8돗트의 영역에 돗트폰트데이터가 표시되게 된다.
한편, 그래픽비디오메모리(14)에서 출력된 8비트의 그래픽표시데이터는 캐랙터표시데이터와 표시타이밍을조정하기 위해 일단 8비트의 버퍼레지스터(15)에 저장되게 된다. 버퍼레지스터(15)를 매개해서 출력되는 그래픽표시데이터는 시프트레지스터로드신호에 따라 시프트레지스터(16)에 로드된 다음 그래픽돗트클럭신호($GDOT)에 동기해서 직렬데이터로 변환되어 출력되게 되고, 그래픽표시직렬출력신호는 OR게이트(17)에 의해 캐랙터표시직렬신호와 중첩되어 드라이버(18)를 매개해서 출력되게 된다. 그리고, 그래픽돗트클럭신호($GDOT)는 캐랙터클럭신호($CHAR)의 1/8의 클럭주기를 갖도록 되어 있으므로, 제 5 도에 도시된 바와 같이 8돗트의 그래픽표시데이터가 1문자표시영역의 수평방향(스캔방향)에 표시되게 된다.
다음에는 제 2 도를 참조해서 본 발명의 특징인 표시제어클럭신호발생회로(19)의 동작에 대해 설명하기로한다.
우선, 수정발진기(91)로부터 출력은 32MHZ의 기본클럭신호($32M)는 플립플롭(92)의 클럭입력단자에공급된 다음 1/2로 분주됨으로써 16MHZ의 캐랙터돗트클럭신호($CDOT)로 되게 된다. 이 캐랙터돗트클럭신호($CDOT)에 의해 10진카운터(93)가 구동되고, OR게이트(94)에 의해 캐랙터클럭신호($CHAR)가 발생되며, NAND게이트(102)에 의해 시프트레지스터로드신호가 발생되게 된다.
제 3 도는 카운터(93)의 동작을 설명하기 위한 타이밍차트를 나타낸 것으로, 이 타이밍차트에서 캐랙터돗트클럭신호($CDOT)의 1주기는 캐랙터표시에 있어서의 1돗트의 표시시간에 대응하는 것이고, 캐릭터돗트클럭신호($CDOT)의 10주기[캐랙터클럭신호($CHAR)의 1주기]는 1문자표시영역의 수평방향표시시간에 대응하는 것임을 알 수 있다.
시프트레지스터로드신호가 "로우레벨 "로 되고 캐랙터돗트클럭 신호가 ''하이레벨 "로 되게되면, 기본클럭신호($32M)에 동기해서 시프트레지스터(100)의 출력 Q0가 하이레벨로 셋트되게 된다. 이 "하이레벨"의 상태는 기본클럭신호($32M)에 동기해서 Q'0→Q'1→Q'2→Q'3→Q'4로 순차적으로 시프트되도록 되어 있는 바, 출력 Q'4가 OR게이트(97)에 의해 다시 입력단자 D0로 궤환됨으로써 같은 동작을 반복하게된다. 시프트레지스터(100)의 출력 Q'2의 플립플롭(l01)의 입력단자 D에 입력되어 역위상의 기본클럭신호($32M)에 의해 셋트되게 된다. 따라서, 플립플롭(101)의 출력단에서는 Q'2신호보다 기본클럭주기의 1/2만큼 지연된 Q'23신호가 출력되게 된다. 시프트레지스터(100)에서 출력되는 Q'0신호와 플립플롭(101)으로부터 출력되는 Q'23신호는 OR게이트(99)에 의해 논리합연산이 취해져 그래픽돗트클럭신호($GDOT)가 발생되게 되는 것이다.
제 4 도는 그래픽돗트클럭신호($GDOT)의 발생타이밍을 나타낸 것인 바, 수평방향의 표시시간에 대응하는 것이다. 따라서, 제 5 도에 도시된 바와 같이 캐랙터표시에서는 수평방향에 10돗트, 그래픽표시에서는 수평방향에 8돗트가 표시되게 된다. 그래픽표시에서는 표시데이터를 8비트, 즉 1바이트단위로 처리할 수 있게 되어 메모리구성상 하드웨어회로도 간단하게 될 뿐만 아니라 마이크로프로세서등을 사용한 CPU의 소프트웨어처리도 용이해지게 된다.
또한, 본 발명의 실시예에 의하면, 캐랙터표시에서는 80자릿수×25자릿수(2000문자)의 표시가 가능한 바,여기서 1문자표시 영역은 10돗트×14슬라이스이다. 그리고, 모든 화면에는 800돗트×350돗트가 표시되게 된다. 한편, 그래픽표시에서는 640돗트×350돗트가 표시되게 된다. 일반적으로 그래픽표시에서는 횡방향에 비해 종방향의 길이가 길게 되어 있으므로 종횡비가 나빠지게 되는 바, 그래픽표시에서 원을 그리면 종방향이 긴 타원이 된다. 따라서, 그래픽돗트클럭신호($GDOT)의 주기를 길게 하고 그래픽돗트의 표시시간을 길게함으로써 종횡비가 개선되어 둥근 원이 그려지게 된다.
[발명의 효과]
이상 설명한 바와 같이 본 발명에 의하면, 종래의 캐랙터표시기능에다 그래픽표시기능을 새롭게 추가할수 있고, 캐랙터표시용 소프트웨어는 그래픽표시기능이 추가되더라도 호환성이 보존되며, 그래픽데이터를 8비트단위로 처리할 수 있으므로 소프트웨어의 처리가 용이해질 뿐만 아니라 표시화면상의 종횡비가 개선되는 효과가 있다.
Claims (4)
- 캐랙터표시와 그래픽표시를 수행하도록 된 CRT표시제어장치에 있어서, 캐랙터표시데이터를 발생시키는 수단(11)과, 그래픽표시데이터를 기억하는 수단(14), 기준주가수의 클럭신호($32M)를 발생시키는 수단(91), 상기 클럭신호($32M)로부터 소정의 주기를 갖는 캐랙터클럭신호($CHAR)를 발생시키는 수단(92,93,94), 상기 소정의 주기의 1/n의 주기를 갖는 캐랙터표시제어용 돗트클럭신호($CDOT)를 발생시키는 수단(92), 상기 캐랙터표시데이터를 상기 캐택터표시제어용 돗트클럭신호($CDOT)에 따라 순차적으로 변환시켜 주는 제1의 변환수단(12), 상기 기준주과수의 클럭신호($32M)로부터 상기 소정의 주기의 1/m의 주기를 갖는 그래픽표시를 위한 제어용 돗트클럭신호($GDOT)를 발생시키는 수단(92,93,95∼102), 상기 그래픽표시데이터를 상기 그래픽표시를 위한 제어용 돗트클럭신호($GDOT)에 따라 순차적으로 변환시켜 주는제 2 의 변환수단(16) 및, 상기 제 1 의 변환수단(12)과 상기 제 2 의 변환수단(16)으로부터의 신호를 결합하는 결합수단(17)을 갖추고서 상기 결합수단(17)의 출력신호에 수평동기신호(HSYNC) 및 수직동기신호(VSYNC)를 공급해서 캐랙터표시 및 그래픽표시를 수행하도록 된 것을 특징으로 CRT표시제어장치.
- 제 1 항에 있어서, 상기 캐랙터클럭신호($CHAR)를 발생시키는 수단(92,93,94)은, 제 1 의 플립플롭(92)과 10진카운터(93) 및 OR게이트(94)로 된 것을 특징으로 하는 CRT표시제어장치.
- 제 1 항에 있어서, 상기 캐랙터표시제어용 돗트클럭신호($CDOT)를 발생시키는 수단(92)은 상기 제 1 의 플립플롭(92)인 것을 특징으로 하는 CRT표시제어장치.
- 제 1 항에 있어서, 상기 그래픽표시를 위한 제어용 돗트클럭신호($GDOT)를 발생시키는 수단(92,93,95∼102)은, 상기 제 1 의 플립플롭(92)과 상기 10진카운터(93), 제 1 의 인버터(95), AND게이트(96), 제 1 의 OR게이트(97), 제 2 의 인버터(98), 제 2 의 OR게이트(99), 시프트레지스터(100), 제 2 의 플립플롭(101)및 NAND게이트(102)로 된 것을 특징으로 하는 CRT표시제어장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59207027A JPS6186790A (ja) | 1984-10-04 | 1984-10-04 | Crt表示制御装置 |
JP59-207027 | 1984-10-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR860003549A KR860003549A (ko) | 1986-05-26 |
KR900006290B1 true KR900006290B1 (ko) | 1990-08-27 |
Family
ID=16532988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019850007226A KR900006290B1 (ko) | 1984-10-04 | 1985-09-30 | Crt 표시제어장치 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0177889B1 (ko) |
JP (1) | JPS6186790A (ko) |
KR (1) | KR900006290B1 (ko) |
DE (1) | DE3583982D1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8800052A (nl) * | 1988-01-11 | 1989-08-01 | Philips Nv | Televisie-ontvanger met teletext decoder. |
EP0525750A3 (en) * | 1991-07-30 | 1995-03-22 | Tokyo Shibaura Electric Co | Display control apparatus |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5717990A (en) * | 1980-07-05 | 1982-01-29 | Fujitsu Ltd | Character and graphic screen superposition synchronizing system |
JPS5995589A (ja) * | 1982-11-25 | 1984-06-01 | シャープ株式会社 | Crt表示装置 |
-
1984
- 1984-10-04 JP JP59207027A patent/JPS6186790A/ja active Pending
-
1985
- 1985-09-30 KR KR1019850007226A patent/KR900006290B1/ko not_active IP Right Cessation
- 1985-10-02 EP EP85112487A patent/EP0177889B1/en not_active Expired - Lifetime
- 1985-10-02 DE DE8585112487T patent/DE3583982D1/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE3583982D1 (de) | 1991-10-10 |
EP0177889A3 (en) | 1988-11-23 |
EP0177889B1 (en) | 1991-09-04 |
EP0177889A2 (en) | 1986-04-16 |
KR860003549A (ko) | 1986-05-26 |
JPS6186790A (ja) | 1986-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5602565A (en) | Method and apparatus for displaying video image | |
US6683585B1 (en) | Picture display control system, image signal generating device, and picture display device | |
US4574277A (en) | Selective page disable for a video display | |
EP0387550B1 (en) | Display control device | |
EP0359234B1 (en) | Display control apparatus for converting CRT resolution into PDP resolution by hardware | |
JPS62192791A (ja) | イメ−ジ表示装置 | |
US5880741A (en) | Method and apparatus for transferring video data using mask data | |
US5969727A (en) | Method and system for displaying static and moving images on a display device | |
US4720803A (en) | Display control apparatus for performing multicolor display by tiling display | |
JPH07104710A (ja) | 液晶マルチスキャン表示方法及びその装置 | |
KR900006290B1 (ko) | Crt 표시제어장치 | |
US5107255A (en) | Control device for a display apparatus | |
EP0125768A2 (en) | Method and apparatus for generating phase locked digital clock signals | |
KR900006942B1 (ko) | 데이타 디스플레이 시스템용 데이타 신호 제공 장치 | |
EP0229725B1 (en) | Apparatus for supplying video data for refreshing display elements of a display device | |
KR20070090541A (ko) | Dot 클럭 신호의 주파수에 관계없이 일정한 주파수의시스템 클럭 신호를 생성하는 디스플레이용 구동 집적회로및 시스템 클럭 신호 생성 방법 | |
US4707690A (en) | Video display control method and apparatus having video data storage | |
JPS61113092A (ja) | コンピユ−タ・デイスプレイ・システム | |
KR900008268B1 (ko) | 어트리뷰트 제어회로 | |
KR930007011B1 (ko) | 고해상도용 전용카드 및 vga카드 영상데이타 처리회로 | |
SU1525727A1 (ru) | Устройство дл отображени информации | |
KR910006338Y1 (ko) | 문자발생기에 의한 확대문자표시회로 | |
KR970002386B1 (ko) | 컬러 엘씨디 인터페이스회로 | |
JP2943067B1 (ja) | 表示制御方法及び装置 | |
JPH0371714B2 (ko) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19960820 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |