KR970004003Y1 - 고속 디지탈 화면 비데오 발생장치 - Google Patents
고속 디지탈 화면 비데오 발생장치 Download PDFInfo
- Publication number
- KR970004003Y1 KR970004003Y1 KR2019900019071U KR900019071U KR970004003Y1 KR 970004003 Y1 KR970004003 Y1 KR 970004003Y1 KR 2019900019071 U KR2019900019071 U KR 2019900019071U KR 900019071 U KR900019071 U KR 900019071U KR 970004003 Y1 KR970004003 Y1 KR 970004003Y1
- Authority
- KR
- South Korea
- Prior art keywords
- pixel
- parallel
- odd
- serial
- frequency
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
내용없음
Description
제1도는 종래 디지탈 화면 비데오 발생장치의 블록 구성도.
제2도는 제1도의 병렬/직렬 변환부의 입출력 상태를 보다 상세하게 도시한 구성도.
제3도는 제1도에 따른 각부의 출력 타이밍도.
제4도는 본 고안의 고속 디지탈 화면 비데오 발생장치의 블록 구성도.
제5도는 제4도의 각부 출력 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
100 : 분주수단 101 : 화소분리수단
102 : 홀수병렬/직렬 변환수단 103 : 짝수병렬/직렬 변환수단
104 : 화소처리수단 106 : 모니터
본 고안은 고속 디지탈 화면 비데오 발생장치에 관한 것으로 특히 고속 디지탈 비데오 데이타 화면을 음극선관(CRT)과 같은 표시장치에 발생시켜 고해상도의 디지탈 화면을 얻을 수 있도록 한 고속 디지탈 화면 비데오 발생장치에 관한 것이다.
일반적으로 고속신호란 화소(Pixel)의 주파수대가 50MHZ이상으로써, 40MHZ내지 50MHZ의 동작속도를 갖는 일반적인 LS타입이나 S타입으로는 구현하기 어려우므로 에미터 결합 논리회로(ECL)와 같은 고가의 반도체를 사용하여 설계한다.
종래에는 제1도에 도시된 바와같이 50MHZ이상의 주파수를 발진하는 화소발생부(1)와 상기 화소발생부(1)로부터 순차적으로 얻어진 발진 클럭에 따라 어드레스를 순차적으로 증가시켜 출력하는 어드레스발생부(2)와 상기 어드레스발생부(2)로부터 순차적으로 출력되는 어드레스신호에 의해 해당번지내에 저장되어 있는 8비트의 화소 데이터를 출력하는 비데오메모리부(3)와, 상기 화소발생부(1)에서 발생된 클럭을 1/8로 분주하는 분주기(5)와 상기 분주기(5)에서 분주된 클럭 및 화소발생부(1)에서 발생된 클럭에 동기시켜 비데오메모리부(3)에서 얻어진 8비트의 병렬 비데오 데이터를 직렬 데이터로 변환하여 모니터(6)의 형광판에 패턴을 형성하는 병렬/직렬 변환부(4)로 구성되어 있다.
이와같이 구성된 종래 디지탈 화면 비데오 발생장치의 동작설명을 제1도 내지 제3도를 참조하여 설명하면 다음과 같다.
먼저 화소발생부(1)로부터 50MHZ 이상의 주파수가 발생되면 어드레스발생부(2)는 화소발생부(1)로부터 순차적으로 발생된 클럭에 따라 어드레스를 순차적으로 증가시켜 비데오메모리부(3)에 입력하게 된다.
상기 비데오메모리부(3)는 어드레스발생부(2)에서 얻어진 어드레스신호에 의해 해당 번지내에 저장된 비데오데이타를 병렬로하여 병렬/직렬 변환부(4)에 입력하게 된다.
한편 상기 화소발생부(1)로부터 순차적으로 발생된 50MHZ의 클럭은 분주기(5)에서 1/8로 분주되어 상기한 병렬/직렬 변환부(4)에 공급된다.
상기 병렬/직렬 변환부(4)는 화소발생부(1)에서 발생된 50MHZ의 화소클럭 및 분주기(5)에서 1/8로 분주된 클럭에 동기시켜 비데오메모리부(3)의 병렬 비데오데이타를 직렬데이타로 변환하여 모니터(6)에 논리신호 1과 0를 공급해 주므로 해서 모니터(6)의 형광면상에 일정한 패턴이 형성된다.
즉, 제2도와 같이 병렬/직렬 변환부(4)는 화소발생부(1)로부터 제3도의 (다)와같은 50MHZ이상의 화소 주파수를 입력으로 받고 상기 분주기(5)로부터 제3도의 (나)와 같은 1/8로 분주된 클럭을 입력받아 제3도의 (가)와 같이 비데오메모리부(3)로부터 얻어진 8비트(BO 내지 B7)의 화소정보를 제3도의 (라)와 같이 8개의 직렬 화소클럭으로 변환하여 모니터(6)에 전송하게 된다.
그러나, 이와같은 종래 디지탈 화면 비데오 발생장치는 병렬/직렬 변환부에서 병렬입력되는 화소 데이터를 직렬 화소 데이터로 변환하는 속도가 비데오설계의 주파수 한계를 가로막는 문제가 되었다.
즉, 상기 병렬/직렬 변환부는 화소 주파수에 의해 저장된 병렬데이타를 직렬로 출력함으로써, 화소 주파수가 상당히 빠를 경우 동작이 어려운 문제점이 있었다.
따라서 본 고안의 목적은 모니터와 퍼스널 컴퓨터용 비데오카드 및 모니터 터미널과 같은 표시장치에 디지탈 화소신호를 고속으로 공급해 줌으로써, 고해상도의 디지탈 화면을 얻을 수 있도록 고속 디지탈 화면비데오 발생장치를 제공함에 있다.
이와같은 본 고안의 목적을 달성하기 위한 수단으로써는 병렬로 얻어지는 8비트의 화소 데이터를 짝수정보와 홀수정보로 각각 4비트씩 분리하는 화소분리수단과, 화소발생수단에서 얻어진 화소주파수를 일정수로 분주하여 출력하는 분주수단과, 상기 분주수단에서 분주된 화소클럭 및 화소발생수단에서 얻어진 화소주파수에 동기시켜 상기 화소분리수단에서 분리되어 얻어진 병렬 4비트의 홀수화소 및 짝수화소를 직렬화소데이타로 변환하는 홀수, 짝수 병렬/직렬 변환수단과, 상기 홀수, 짝수 병렬/직렬 변환수단에서 얻어진 각각의 직렬 4비트의 홀수, 짝수화소를 상기 화소주파수에 따라 선택하여 표시장치에 공급하는 화소처리수단으로 이루어짐으로써 달성되는 것으로, 이하 본 고안을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
제4도는 본 고안 고속 디지탈 화면 비데오 발생장치의 블록구성도로서, 이에 도시한 바와같이 비데오메모리 수단(도면에 미도시)로부터 병렬로 얻어지는 8비트의 화소 데이터를 짝수화소와 홀수화소로 각각 4비트씩 분리하는 화소분리수단(101)과, 화소발생수단(도면에 미도시)에서 얻어진 50MHZ의 화소주파수(105)를 1/4로 분주하여 출력하는 분주수단(100)과, 상기분주수단(100)에서 1/4로 분주된 화소클럭 및 화소발생수단에서 얻어진 50MHZ의 화소주파수(105)에 동기시켜 상기 화소분리수단(101)에서 분리되어 얻어진 병렬 4비트의 홀수화소 및 짝수화소를 각각 직렬화소데이타로 변환하는 홀수 병렬/직렬변환수단(102) 및 짝수 병렬/직렬변환수단(103)과, 상기 홀수, 짝수 병렬/직렬변환수단(102)(103)에서 얻어진 각각의 직결 4비트의 홀수, 짝수화소를 상기 50MHZ 화소주파수에 따라 선택처리하여 모니터(106)에 표시하는 화소처리수단(104)으로 구성한다.
이와같이 구성된 본 고안의 작용, 효과를 제2도를 참조하여 상세히 설명하면 다음과 같다.
먼저 비데오메모리수단에서 얻어진 8비트의 병렬 비데오 화소데이타를 화소부리수단(101)에서 제5도의 (나)와 같이, 4비트의 병렬홀수 화소데이타와 제5도의(가)와 같이 4비트의 짝수 화소데이타로 각각 분리하여 홀수화소데이타는 홀수 병렬/직렬 변환수단(102)에 짝수 화소데이타는 짝수병렬/직렬 변환수단(103)에 입력하게 된다.
이때, 화소발생수단에서 제5도의(라)와 같은 50MHZ의 화소주파수(105)가 분주수단(100), 홀수, 짝수병렬/직렬변환수단(102)(103) 및 화소처리수단(104)에 입력되면 상기한 분주수단(100)은 입력된 50MHZ의 화소주파수(105)를 제5도의 (다)와 같이, 1/4로 분주시켜 상기 홀수, 짝수 병렬/직렬 변환수단(102)(103)에 입력하게 된다.
이에따라 홀수, 짝수 병렬/직렬 변환수단(102)(103)은 각각 4비트의 홀수, 짝수 병렬 화소데이타를 입력된 50MHZ의 화소주파수(105) 및 분주수단(100)으로부터 1/4로 분주되어 입력된 화소클럭에 동기시켜 직렬 4비트의 데이터로 변환하여 화소처리수단(104)인 멀티플렉서에 입력하게 된다.
상기 화소처리수단(104)의 멀티플럭세는 화소발생수단에서 입력된 50MHZ의 화소주파수(105)에 따라 입력된 각각의 4비트 직렬 홀수, 짝수 화소데이타를 제5도의 (마)와같이 선택처리하여 모니터(106)에 전송하게 된다.
즉, 화소처리수단(104)의 멀티플렉서는 화소주파수(105)에 의해 두 홀수, 짝수 데이터를 입력받아 선택적으로 비데오신호로 출력한다.
그리고 제5도에서 A0 내지 A7은 어드레스발생수단에서 발생된 어드레스로써, 각각 비데오메모리수만으로부터 병렬로 홀수화소와 짝수화소를 얻어 화소처리수단(101)에 입력하기 위한 것이다.
이상에서 상세히 설명한 바와같이 본고안에 따르면 직렬 비데오 출력을 같은 크기로 나타내면서 화소주파수는 훨씬 낮은 주파수를 사용하고 화소주파수를 2배로하여 처리하는 고해상도의 디지탈 비데오 신호 처리가 가능하며, 고해상도의 컴퓨터 그래픽 처리가 가능한 뛰어난 효과가 있다.
Claims (2)
- 비데오 메모리수단으로부터의 얻어지는 8비트의 병렬 화소데이타를 짝수정보와 각각 4비트씩 분리하는 화소분리수단과, 화소발생수단에서 얻어진 화소주파수를 일정수로 1/4로 분주하여 출력하는 분주수단과,사기분주수단에서 분주된 화소클럭 및 화소발생수단에서 얻어진 화소주파수에 동기시켜 상기 화소분리수단에서 분리되어 얻어진 병렬 4비트의 홀수화소 및 짝수화소를 직렬 화소데이타로 변환하는 홀수 짝수 병렬/직렬 변환수단과, 상기 홀수, 짝수 병렬/직렬 변환수단에서 얻어진 각각의 직렬 4비트의 홀수, 짝수화소를 상기 화소주파수에 따라 선택하여 표시장치에 공급하는 화소처리수단을 포함하여 된 고속 디지탈 화면 비데오 발생장치.
- 제1항에 있어서, 화소처리수단은 멀티플렉서인 것을 특징으로 하는 고속 디지탈 화면 비데오 발생장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019900019071U KR970004003Y1 (ko) | 1990-12-04 | 1990-12-04 | 고속 디지탈 화면 비데오 발생장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019900019071U KR970004003Y1 (ko) | 1990-12-04 | 1990-12-04 | 고속 디지탈 화면 비데오 발생장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920014232U KR920014232U (ko) | 1992-07-27 |
KR970004003Y1 true KR970004003Y1 (ko) | 1997-04-24 |
Family
ID=19306452
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019900019071U KR970004003Y1 (ko) | 1990-12-04 | 1990-12-04 | 고속 디지탈 화면 비데오 발생장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR970004003Y1 (ko) |
-
1990
- 1990-12-04 KR KR2019900019071U patent/KR970004003Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR920014232U (ko) | 1992-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4136359A (en) | Microcomputer for use with video display | |
GB1486218A (en) | High-resolution character generation | |
JPH07306672A (ja) | 多解像度画像表示方法及び装置 | |
US4491832A (en) | Device for displaying characters and graphs in superposed relation | |
KR970004003Y1 (ko) | 고속 디지탈 화면 비데오 발생장치 | |
US5068651A (en) | Image display apparatus | |
KR890001058B1 (ko) | 영상 표시 제어장치 | |
US7102690B2 (en) | Clock signal synthesizer with multiple frequency outputs and method for synthesizing clock signal | |
KR940003390B1 (ko) | 저주파수 발진기를 이용한 고해상도 비디오신호 처리장치 | |
KR100227425B1 (ko) | 1픽셀 오차를 제거한 이중화면 표시장치 | |
JPS5945156B2 (ja) | 表示制御方式 | |
GB2196212A (en) | Raster scan digital display system | |
KR940001381Y1 (ko) | 모니터의 주사선수 변환장치 | |
JPS6140996B2 (ko) | ||
KR940004733B1 (ko) | 화면의 수직분할 제어 및 그 어드레스 선택회로 | |
KR100444796B1 (ko) | 액정 표시 장치용 해상도 모드신호 발생회로 | |
KR890007634Y1 (ko) | 다기능 씨알티 제어용 클럭 발생회로 | |
KR100213474B1 (ko) | 3차원 그래픽처리를 위한 메모리구조 및 픽셀클럭 선택회로 | |
KR100243432B1 (ko) | 평면 표시기기에서의 화면 변환장치 | |
JPS6375790A (ja) | デイジタル・アナログ変換装置 | |
KR0140370B1 (ko) | 데이타를 이용한 비디오 패턴 제너레이터 | |
JP3134246B2 (ja) | ビデオデータの転送制御方法 | |
KR900004181Y1 (ko) | 음극선관(crt) 표시 장치용 문자 확대 장치 | |
KR940006668Y1 (ko) | 영상문자 폭조절 시스템 | |
KR900004876Y1 (ko) | 싱글스캔 텔레비젼용 피아이피칩을 이용한 더블스캔 텔레비젼용 피아이피 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20010314 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |