KR100213474B1 - 3차원 그래픽처리를 위한 메모리구조 및 픽셀클럭 선택회로 - Google Patents

Abstract

본 발명은 컴퓨터 그래픽 서브시스템에 있어서 비데오 메모리의 구조인 오버레이(overlay)와 언더레이(underlay)를 동시에 처리할 수 있는 메모리구조의 개선과 픽셀클럭율 (pixel clock rate)을 107MHz와 133MHz로 선택적으로 사용할 수 있게 하여 화면에 플리크 (flicker)가 생기는 것을 방지하여 깨끗한 영상을 제공한다.

본 발명의 픽셀클럭선택회로는 제1 및 제2발진기(OSC1,OSC2)의 출력중 하나를 선택하는 파형선택수단(21)과, 상기 파형선택수단(21)의 소정의 클럭신호로 정형하는 파형정형수단(22) 및, 상기 파형정형수단(23)의 출력신호에 의해 프레임버퍼(30)에 저장된 화소데이타를 구동시키기 위한 신호들을 발생시키는 클럭발생수단(50)으로 구성된다.

Description

3차원 그래픽처리를 위한 메모리구조 및 픽셀클럭 선택회로

제1도는 종래의 프레임버퍼의 구성도.

제2도는 본 발명의 프레임버퍼의 구성도.

제3도는 픽셀클럭선택기에 대한 상세회로도.

제4도는 프레임버퍼의 구조를 나타낸 도면.

* 도면의 주요부분에 대한 부호의 설명

OSC1 : 107MHz 발진기 OSC2 : 133MHz 발진기

20 : 픽셀클럭선택기 21 : 펄스선택수단

22 : 펄스정형수단 23 : 펄스발생수단

30 : 프레임버퍼

본 발명은 컴퓨터 그래픽 서브시스템(computer graphic subsystem)에 관한 것으로, 특히 3차원 그래픽을 처리하기 위한 메모리 구조 및 1280 x 1024의 고해상도에서 픽셀클럭(pixel clock) 주파수를 선택하는 픽셀클럭선택회로에 관한 것이다.

컴퓨터 그래픽 서브시스템에서 그래픽데이타(graphic data)를 저장하는 기억장치는 통상적으로 비데오램(video RAM)이라 불리는 프레임버퍼(frame buffer)가 사용된다.

프레임버퍼는 화면의 각 점의 온/오프나 색깔을 비트맵(bit map)으로 기억하고 있으며 이 기억장치에 어떤 내용을 써넣으면 그것이 화면에 표시된다.

이 프레임버퍼는 통상 시스템의 주기억장치와는 별도로 분리되어 있다.

제1도는 종래의 프레임버퍼의 구성도를 나타낸 것이다.

cpu에서 전송된 어드레스를 해독하는 메모리디코더(20a, 20b)가 지시하는 위치의 그래픽데이타는 107MHz의 발진기(10)에 의해 60Hz로 수직동기되어 디스플레이 어댑터(display adapter : 50)를 통하여 화면에 표시된다.

종래의 프레임버퍼는 화면에 선을 긋거나 그림을 그리는 드로잉(drawing)기능을 위한 언더레이(underlay)용 프레임 버퍼(30a)와 화면에 사용자용 메뉴(예를 들어, CAD 팩키지에서 유저메뉴)등 디스플레이(display) 기능을 위한 오버레이(overlay)용 프레임버퍼(30b)로 분리된 듀얼포트메모리구조(dual port memory structure)를 갖고 있다.

컴퓨터 그래픽 작업에서 응용되는 수직 프레임의 지속률(duration rate)은 일반적으로 60Hz(16.67 msec)로 실행되어 3차원 그래픽 및 고해상도(1280 x 1024 이상)의 그래픽을 처리할때 화면상에 깜빡거림(flicker)이 발생될 수 있어 완전한 영상이미지를 제공할 수 없다.

또한, 종래와 같이 프레임 메모리가 오버레이 플레인(overlay plane)가 언더레이 플레인(underlay plane)으로 분리된 구조는 메모리의 관리가 비효율적이라는 문제점이 있었다.

본 발명의 목적은 수직동기 주파수를 선택적으로 사용할 수 있는 픽셀클럭선택회로를 제공하는 것이다.

다른 목적은 오버레이용 프레임버퍼와 언더레이용 프레임버퍼를 결합시키는 메모리구조를 갖게 하여 메모리관리의 효율성을 높이는 것이다.

상기한 목적들을 달성하기 위하여 본 발명은 60Hz의 수직 프레임지속율을 1280 x 1024의 화면 해상도에서 화면의 깜빡꺼림이 발생되지 않는(flicker-free) 72Hz를 선택하여 사용할 수 있는 픽셀클럭선택회로가 제공된다.

본 발명인 픽셀클럭선택회로는 상이한 주파수의 픽셀클럭들을 발생시키는 제1발진기 및 제2발진기의 출력들 중 하나를 cpu의 제어신호에 의해 선택하여 출력하는 파형선택수단과, 상기 파형선택수단의 출력을 소정의 클럭신호로 정형하는 파형정형수단, 상기 파형정형수단의 출력신호에 의해 구동되어 프레임버퍼의 화소데이타구동에 필요한 신호들을 발생시키는 클럭발생수단을 포함한다.

이하 첨부된 제2도 및 제3도에 의해 본 발명을 상세히 설명한다.

제2도는 본 발명의 개략적인 구성도를 나타낸 것으로, 픽셀클럭선택회로(20)는 상이한 주파수의 픽셀클럭들을 발생시키는 발진기(OSC1,OSC2)의 출력중 하나를 cpu의 제어신호에 의해 선택하여 소정의 수직동기주파수를 프레임버퍼(30)에 제공한다.

1280 x 1024의 해상도로 픽셀데이타를 구동시키기 위한 클럭으로서 107MHz와 133MHz가 사용될 수 있다.

106MHz는 60Hz의 수직동기 주파수로 사용되고 133MHz는 72Hz의 수직동기주파수로 사용된다.

제3도는 본 발명의 픽셀클럭선택기의 상세한 회로도를 나타낸 것이다.

제1발진기(OSC1)는 60Hz의 수직동기주파수로 사용되는 107MHz의 기본클럭을 발생시키고, 제2발진기(OSC2)는 플리크(flicker : 화면의 깜빡거림)현상이 생기지 않는 72Hz의 수직동기주파수로 사용되는 133MHz의 기본클럭을 발생시킨다.

상기 제1발진기(OSC1)의 출력 및 상기 제2발진기(OSC2)의 출력 중 하나는 cpu의 제어신호에 의하여 선택된다. cpu의 제어신호가 H일때는 107MHz 픽셀클럭이 선택되고, L일때는 133MHz 픽셀클럭이 선택된다.

상기 파형선택수단(21)은 멀티플렉서(multiplexer)로서 모토롤라(Motorola)사의 MC 10158을 사용하는 것이 바람직하다. 파형선택수단(21)의 출력은 파형정형수단(22)에 의하여 소정의 신호로 정형된다.

파형정형수단(22)는 모토롤라(Motorola)사의 MC 10116 ECL(Emiter Coupled Logic)구동기와 저항(R1~R3)으로 구성된다.

상기 파형정형수단(22)의 출력에 의하여 구동되는 클럭발생수단(23)은 프레임버퍼에 저장된 그래픽데이타를 그래픽어댑터를 통하여 화면에 표시하는데 필요한 여러가지 신호들을 생성시킨다.

일반적으로 클럭발생수단(23)의 출력은 프레임버퍼내에 있는 시프트레지스터(shift register)의 클럭으로 사용되는데 본 발명에서 입력클럭의 1/4이 출력되는 OCS와를 사용하여 프레임버퍼의 시프트레지스터로 입력된다.

즉, OCS 클럭 입력시마다 프레임버퍼내의 시리얼 레지스터의 내용이 순차적으로 출력된다.

상기 파형발생수단(23)으로는 브룩트리(Brook tree)사의 Bt 439가 적당하다.

본 발명의 프레임 메모리는 오버레이 플레인(overlay plane)과 언더레이플레인 (underlay plane)이 4Mbyte의 동일 메모리 영역상에 두어 처리한다.

하나의 픽셀데이타 (pixel data)는 16비트(bit)의 데이타사이즈(data size)로 구성하고, 그 16비트 중 12비트는 언더레이 플레인의 영상데이타(video data)로 사용한다.

16비트중 나머지 4비트는 오버레이 플레인의 영상데이타로 사용한다.

상기한 언더레이 플레인용 영상데이타와 오버레이 플레인용 영상데이타를 공지의 컬러 팔레트(color palette)에 보내어 그래픽처리를 하도록 한다.

통상적으로 상기 컬러팔레트는 브룩트리(Brook tree)사의 Bt 459가 사용된다.

또한 메모리의 배열은 제4도에 도시한 바와 같이 V0, V1, V2, V3로 이루어진 첫번째 메모리 그룹은 첫번째 픽셀, 다섯번째 픽셀, 아홉번째 픽셀, 즉 4n+1(n=0~511)의 순서로 픽셀을 담당하도록 메모리디코더(40)의 논리(logic)를 구성한다.

마찬가지로 V4, V5, V6, V7으로 이루어진 두번째 메모리 그룹은 4n+2(n=0~511)의 순서로 픽셀을 담당하게 하고 V8, V9, V10, V11으로 이루어진 세번째 메모리 그룹은 4n+3(n=0~511)의 순서로 픽셀을 담당하도록 하여 매라인 마다 1200개의 픽셀중 4n+1 그룹의 픽셀은 화면상에 1, 5, 9 번째의 픽셀데이타로 표시되고, 4n+2 그룹의 픽셀은 화면상에 2, 6, 10번째의 픽셀데이타로 표시되고, 4n+3 그룹의 픽셀은 화면상에 3, 7, 11번째의 픽셀데이타로 표시된다.

그림으로써 이들 각 픽셀그룹은 4웨어 인터리브(4way interleave)한 방식으로 화면에 맵핑(mapping)되어 표시된다.

이상에서 설명한 바와 같이 본 발명은 고속의 메모리동작이 수행되는 작업에서 화면의 깜빡거림이 없는 (flicker-free) 72Hz의 수직동기주파수를 갖는 영상을 제공하여 컴퓨터 애니메이션(computer animation)등과 같은 분야에서 부드러운 영상을 제공할 수 있을 뿐만아니라, 오버레이 플레인과 언더레이 플레인의 메모리를 공동 구조에서 유출할 수 있어서 메모리의 동작을 보다 단순한 구조로 수행할 수 있어 효율적이고 또한 4096컬러를 동시에 표현할 수 있는 메모리구조가 설계되어 고해상도 비디오 디스플레이가 가능하다.

Claims (3)

1. 수직동기 주파수로 이용되는 기본 픽셀클럭을 발생시키는 발진수단(10)과, 화면의 각 점의 온/오프 및 색깔을 비트맵으로 기억하고 있는 프레임버퍼(30)와, 상기 프레임버퍼(30)에 기록되는 데이타가 저장되는 번지를 해독하는 메모리디코더(40)를 구비한 컴퓨터 그래픽 서브시스템에 있어서, 상기 프레임버퍼(30)는 오버레이용 프레임버퍼와 언더레이용 프레임버퍼가 일체로 결합된 구조를 갖고, 상기 발진수단(10)과 상기 프레임버퍼(30) 사이에 60Hz와 72Hz의 수직동기주파수를 선택하는 픽셀클럭선택수단(20)이 연결된 것을 특징으로 하는 3차원 그래픽처리를 위한 메모리구조 및 픽셀클럭선택회로.
2. 제1항에 있어서, 상기 픽셀클럭선택수단(20)은 상기 발진수단(10)의 제1발진기(OSC1) 및 제2발진기(OSC2)의 출력중 하나를 선택하는 파형선택수단(21)과, 상기 파형선택수단(21)의 출력을 소정의 클럭신호로 정형하는 파형정형수단(22)과, 상기 파형정형수단(22)의 출력에 의해 구동되어 상기 프레임버퍼(30)에 저장된 픽셀데이타의 구동시키기 위한 소정의 신호들을 생성시키는 클럭발생수단(23)을 포함하는 것을 특징으로 하는 3차원 그래픽처리를 위한 메모리구조 및 픽셀클럭선택회로.
3. 제1항에 있어서, 상기 프레임버퍼(30)는 픽셀그룹이 4웨이 인터리브한 방식 (4n+1, 4n+2, 4n+3 ; n=0~511)으로 화면에 맵핑시켜 표시되도록 한 메모리 배열구조를 갖는 것을 특징으로 하는 3차원 그래픽처리를 위한 메모리구조 및 픽셀클럭선택회로.