JP3109906B2 - 表示制御方法及び表示制御装置 - Google Patents
表示制御方法及び表示制御装置Info
- Publication number
- JP3109906B2 JP3109906B2 JP04126165A JP12616592A JP3109906B2 JP 3109906 B2 JP3109906 B2 JP 3109906B2 JP 04126165 A JP04126165 A JP 04126165A JP 12616592 A JP12616592 A JP 12616592A JP 3109906 B2 JP3109906 B2 JP 3109906B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- display
- lines
- line
- display control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Image Processing (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、表示制御方法及び表示
制御装置に関し、例えば強誘電性液晶（ＦＬＣ）を用い
た表示制御方法及び表示制御装置に関する。
制御装置に関し、例えば強誘電性液晶（ＦＬＣ）を用い
た表示制御方法及び表示制御装置に関する。
【０００２】
【従来の技術】従来、ＣＲＴ、ＬＣＤなどの表示装置に
おいては、インターレスと呼ばれる表示手段が用いられ
る。これは表示画面のリフレッシュレート（書換速度）
が遅い場合に用いられる画面表示手段である。画面のリ
フレッシュレートが遅い場合、表示画面を順次表示する
とフリッカーと呼ばれるちらつきにより画面表示品位が
低下する場合がある。
おいては、インターレスと呼ばれる表示手段が用いられ
る。これは表示画面のリフレッシュレート（書換速度）
が遅い場合に用いられる画面表示手段である。画面のリ
フレッシュレートが遅い場合、表示画面を順次表示する
とフリッカーと呼ばれるちらつきにより画面表示品位が
低下する場合がある。
【０００３】インターレスとはこのちらつき現象を避け
るためにとられる表示手段である。図２に示すように０
ライン目を表示した後、１ライン目を表示せずに数ライ
ン飛ばしたラインを表示する。図２は３ラインおきのイ
ンターレス表示を示している。図２においては表示順序
は、０ライン目、４ライン目、８ライン目、１２ライン
目、１６ライン目、２０ライン目、１ライン目、５ライ
ン目…というようになる。このようにとびとびに１ライ
ンずつを表示することにより、見かけ上の表示速度を向
上させ、フリッカーと呼ばれる画面表示のちらつきを防
ぐことができる。
るためにとられる表示手段である。図２に示すように０
ライン目を表示した後、１ライン目を表示せずに数ライ
ン飛ばしたラインを表示する。図２は３ラインおきのイ
ンターレス表示を示している。図２においては表示順序
は、０ライン目、４ライン目、８ライン目、１２ライン
目、１６ライン目、２０ライン目、１ライン目、５ライ
ン目…というようになる。このようにとびとびに１ライ
ンずつを表示することにより、見かけ上の表示速度を向
上させ、フリッカーと呼ばれる画面表示のちらつきを防
ぐことができる。
【０００４】
【発明が解決しようとしている課題】一方、ＦＬＣなど
の表示可能色の少ない表示装置においては、ディザなど
の２値化処理が必要となる場合がある。このような２値
化処理は、通常複数ラインを一まとめとして行われる。
の表示可能色の少ない表示装置においては、ディザなど
の２値化処理が必要となる場合がある。このような２値
化処理は、通常複数ラインを一まとめとして行われる。
【０００５】上述したようなインターレス表示では、表
示がとびとびの１ラインずつとなる。このためディザ処
理などの２値化処理を行おうとすると、ディザ用のバッ
ファを用意するなどの複雑な処理が必要となる。これ
は、処理速度の低下、表示品位の低下やコストアップな
どにつながる。
示がとびとびの１ラインずつとなる。このためディザ処
理などの２値化処理を行おうとすると、ディザ用のバッ
ファを用意するなどの複雑な処理が必要となる。これ
は、処理速度の低下、表示品位の低下やコストアップな
どにつながる。
【０００６】また、画面書換が高速になった場合（文字
スクロールなど）上述したようなインターレス表示で
は、文字のばらけが発生し文字の表示品位が低下する場
合がある。
スクロールなど）上述したようなインターレス表示で
は、文字のばらけが発生し文字の表示品位が低下する場
合がある。
【０００７】
【課題を解決するための手段】上述の課題を解決するた
めに、図１に示すような複数ラインずつのインターレス
表示を行う。ここで１度に表示するライン数をディザマ
トリクスのたて方向の大きさと一致させる。
めに、図１に示すような複数ラインずつのインターレス
表示を行う。ここで１度に表示するライン数をディザマ
トリクスのたて方向の大きさと一致させる。
【０００８】また表示データが文字データの場合は、１
度に表示するライン数をキャラクタボックスのたて方向
の大きさに一致させる。
度に表示するライン数をキャラクタボックスのたて方向
の大きさに一致させる。
【０００９】図１では４ラインずつの８ラインおきのイ
ンターレス表示を行う場合を示している。図１において
表示順序は、０ライン目〜３ライン目、１２ライン目〜
１５ライン目、２４ライン目〜２７ライン目、４ライン
目〜７ライン目、１６ライン目〜１９ライン目、２８ラ
イン目〜３１ライン目、８ライン目〜１１ライン目、２
０ライン目〜２３ライン目、３２ライン目〜３５ライン
目となる。
ンターレス表示を行う場合を示している。図１において
表示順序は、０ライン目〜３ライン目、１２ライン目〜
１５ライン目、２４ライン目〜２７ライン目、４ライン
目〜７ライン目、１６ライン目〜１９ライン目、２８ラ
イン目〜３１ライン目、８ライン目〜１１ライン目、２
０ライン目〜２３ライン目、３２ライン目〜３５ライン
目となる。
【００１０】
（第１実施例）図３は、本発明にかかる表示装置を具え
た情報処理システムのブロック図である。
た情報処理システムのブロック図である。
【００１１】図において、３０１は情報処理システム全
体の制御を実行するＣＰＵであり、３０２は浮動小数点
演算を実行する演算プロセッサである。３０３はＣＰＵ
が実行する、プログラムや、その際に参照するデータを
記憶するＲＯＭである。３０４とはＣＰＵ３０１が実行
するプログラムを記憶したり、この実行の際のワーク領
域として用いられるメインメモリ、３０５はＣＰＵ３０
１を介さずメインメモリ３０４と各種機器との間でデー
タ転送を行うＤＭＡコントローラである。３０６は本シ
ステムの各ユニットから発生する割り込みを制御する割
り込みコントローラである。３０７はバックアップ電源
を具えたリアルタイムクロック、３０８はキーボードと
本システムとの間で信号接続を行うための、キーボード
インターフェースである。３０９および３１０はハード
ティスク装置やフロッピーディスク装置との間で信号接
続を行うためのディスクインターフェースである。３１
１はポインティングデバイスであるマウスを制御するマ
ウスコントローラ、３１２はＲＳ−２３２Ｃとの間で信
号接続を行うためのＲＳ−２３２Ｃインターフェースで
ある。３１３はプリンタと本システムとの間で信号接続
を行うための、プリンタインターフェースである。３１
４は本情報システムの各ユニットを接続するシステムバ
スである。３１６は強誘電性液晶を表示媒体とするＦＬ
ＣＤである。３１５はＦＬＣＤインターフェースであ
る。
体の制御を実行するＣＰＵであり、３０２は浮動小数点
演算を実行する演算プロセッサである。３０３はＣＰＵ
が実行する、プログラムや、その際に参照するデータを
記憶するＲＯＭである。３０４とはＣＰＵ３０１が実行
するプログラムを記憶したり、この実行の際のワーク領
域として用いられるメインメモリ、３０５はＣＰＵ３０
１を介さずメインメモリ３０４と各種機器との間でデー
タ転送を行うＤＭＡコントローラである。３０６は本シ
ステムの各ユニットから発生する割り込みを制御する割
り込みコントローラである。３０７はバックアップ電源
を具えたリアルタイムクロック、３０８はキーボードと
本システムとの間で信号接続を行うための、キーボード
インターフェースである。３０９および３１０はハード
ティスク装置やフロッピーディスク装置との間で信号接
続を行うためのディスクインターフェースである。３１
１はポインティングデバイスであるマウスを制御するマ
ウスコントローラ、３１２はＲＳ−２３２Ｃとの間で信
号接続を行うためのＲＳ−２３２Ｃインターフェースで
ある。３１３はプリンタと本システムとの間で信号接続
を行うための、プリンタインターフェースである。３１
４は本情報システムの各ユニットを接続するシステムバ
スである。３１６は強誘電性液晶を表示媒体とするＦＬ
ＣＤである。３１５はＦＬＣＤインターフェースであ
る。
【００１２】図４はＦＬＣＤインターフェース３１５の
詳細を示すブロック図である。
詳細を示すブロック図である。
【００１３】図において４０１はＦＬＣＤインターフェ
ース上のＣＰＵであり、ＦＬＣＤインターフェースを総
括的に制御する。４０２はＣＰＵ４０１が実行する、プ
ログラムや、その際に参照するデータを記憶するＲＯＭ
である。４０２はＣＰＵ４０１がワーク領域としてもち
いるＲＡＭである。４０２はシステムバス３１４を介し
て本体側ＣＰＵ３０１からもアクセス可能となってい
る。４０４はＶＲＡＭであり本体側ＣＰＵ３０１とＣＰ
Ｕ４０１の双方からアクセス可能となっている。３０５
はディザＯＮ／ＯＦＦ切り替えスイッチであり、ＣＰＵ
４０１によりＯＮ／ＯＦＦのどちらか一方が選択され
る。このスイッチによりＶＲＡＭからＣＰＵを介しての
ＦＬＣＤへの表示データが、ディザ処理されるか否かが
決定される。４０６はディザ演算回路でありＣＰＵ４０
１から転送された表示データにディザ演算を行い、アド
レス−表示マルチプレクサ４０８に２値化した表示デー
タを出力する。４０７はカラーパレットであり、ＣＰＵ
４０１から転送された表示データをＦＬＣＤ上で表示可
能な色に色変換して、アドレス−表示データマルチプレ
クサに出力する。４０８はアドレス−表示データマルチ
プレクスであり、ＦＬＣＤ上の１ライン分の表示データ
とアドレスデータをマルチプレクスし、アドレス付き表
示データとしてＦＬＣＤに出力する。図１３にアドレス
付き表示データのフォーマットを示す。１１０２はアド
レスデータであり、ＦＬＣＤ上の横走査方向の何ライン
目かを示す値である。１１０３は表示データであり、Ｆ
ＬＣＤ上の１ライン分の表示データである。３１６はＦ
ＬＣＤであり、ＦＬＣＤインターフェースから転送され
たアドレス付き表示データをアドレスで指定されたライ
ンに１ライン分表示出力する。
ース上のＣＰＵであり、ＦＬＣＤインターフェースを総
括的に制御する。４０２はＣＰＵ４０１が実行する、プ
ログラムや、その際に参照するデータを記憶するＲＯＭ
である。４０２はＣＰＵ４０１がワーク領域としてもち
いるＲＡＭである。４０２はシステムバス３１４を介し
て本体側ＣＰＵ３０１からもアクセス可能となってい
る。４０４はＶＲＡＭであり本体側ＣＰＵ３０１とＣＰ
Ｕ４０１の双方からアクセス可能となっている。３０５
はディザＯＮ／ＯＦＦ切り替えスイッチであり、ＣＰＵ
４０１によりＯＮ／ＯＦＦのどちらか一方が選択され
る。このスイッチによりＶＲＡＭからＣＰＵを介しての
ＦＬＣＤへの表示データが、ディザ処理されるか否かが
決定される。４０６はディザ演算回路でありＣＰＵ４０
１から転送された表示データにディザ演算を行い、アド
レス−表示マルチプレクサ４０８に２値化した表示デー
タを出力する。４０７はカラーパレットであり、ＣＰＵ
４０１から転送された表示データをＦＬＣＤ上で表示可
能な色に色変換して、アドレス−表示データマルチプレ
クサに出力する。４０８はアドレス−表示データマルチ
プレクスであり、ＦＬＣＤ上の１ライン分の表示データ
とアドレスデータをマルチプレクスし、アドレス付き表
示データとしてＦＬＣＤに出力する。図１３にアドレス
付き表示データのフォーマットを示す。１１０２はアド
レスデータであり、ＦＬＣＤ上の横走査方向の何ライン
目かを示す値である。１１０３は表示データであり、Ｆ
ＬＣＤ上の１ライン分の表示データである。３１６はＦ
ＬＣＤであり、ＦＬＣＤインターフェースから転送され
たアドレス付き表示データをアドレスで指定されたライ
ンに１ライン分表示出力する。
【００１４】図４に示すＦＬＣＤインターフェースの、
表示データ出力動作について説明する。本体側ＣＰＵ３
０１はＶＲＡＭにビットマップとして表示データを書き
込む。この際本体側ＣＰＵ３０１はＲＡＭ４０３にＶＲ
ＡＭ上の各領域が画像データか文字データかを示すテー
ブルを書き込む事もできる。ＣＰＵ４０１はＶＲＡＭ中
のどのデータをＦＬＣＤに転送するかを決定し、ＶＲＡ
Ｍから、パレット４０７またはディザ演算回路４０６の
いずれかに適宜転送する。ここで転送されるデータはＦ
ＣＬＤ上の横走査方向の１ライン分に相当する。通常Ｖ
ＲＡＭ上の表示データが自然画などの画像データである
場合はディザ処理が選択され、ＶＲＡＭ上のデータが文
字データの場合はパレット処理が選択される。画像デー
タであるか文字データであるかの判断は、ＣＰＵ４０１
がＲＡＭ４０３上のテーブルを参照する事により決定で
きる。パレットまたはディザ演算回路は、データに画像
処理をおこないアドレス−表示データマルチプレクサに
転送する。一方ＣＰＵ４０１は、データ転送を行った表
示データのＦＬＣＤ上でのアドレスをアドレス−表示デ
ータマルチプレクサに転送する。アドレス−表示データ
マルチプレクサはＦＬＣＤ上の１ライン分の表示データ
とアドレスデータをマルチプレクスし、アドレス付き表
示データとしてＦＬＣＤに出力する。ＦＬＣＤは、ＦＬ
ＣＤインターフェースから転送されたアドレス付き表示
データをアドレスで指定されたラインに１ライン分表示
出力する。
表示データ出力動作について説明する。本体側ＣＰＵ３
０１はＶＲＡＭにビットマップとして表示データを書き
込む。この際本体側ＣＰＵ３０１はＲＡＭ４０３にＶＲ
ＡＭ上の各領域が画像データか文字データかを示すテー
ブルを書き込む事もできる。ＣＰＵ４０１はＶＲＡＭ中
のどのデータをＦＬＣＤに転送するかを決定し、ＶＲＡ
Ｍから、パレット４０７またはディザ演算回路４０６の
いずれかに適宜転送する。ここで転送されるデータはＦ
ＣＬＤ上の横走査方向の１ライン分に相当する。通常Ｖ
ＲＡＭ上の表示データが自然画などの画像データである
場合はディザ処理が選択され、ＶＲＡＭ上のデータが文
字データの場合はパレット処理が選択される。画像デー
タであるか文字データであるかの判断は、ＣＰＵ４０１
がＲＡＭ４０３上のテーブルを参照する事により決定で
きる。パレットまたはディザ演算回路は、データに画像
処理をおこないアドレス−表示データマルチプレクサに
転送する。一方ＣＰＵ４０１は、データ転送を行った表
示データのＦＬＣＤ上でのアドレスをアドレス−表示デ
ータマルチプレクサに転送する。アドレス−表示データ
マルチプレクサはＦＬＣＤ上の１ライン分の表示データ
とアドレスデータをマルチプレクスし、アドレス付き表
示データとしてＦＬＣＤに出力する。ＦＬＣＤは、ＦＬ
ＣＤインターフェースから転送されたアドレス付き表示
データをアドレスで指定されたラインに１ライン分表示
出力する。
【００１５】続いて図５及び図６を用いて、ＦＬＣＤに
全画面を複数ラインずつのインターレス表示を行う際の
ＦＬＣＤインターフェースの動作について説明する。こ
こでは全画面が画像データであり、全画面をディザ表示
するものとする。
全画面を複数ラインずつのインターレス表示を行う際の
ＦＬＣＤインターフェースの動作について説明する。こ
こでは全画面が画像データであり、全画面をディザ表示
するものとする。
【００１６】図５は、全画面をＮラインずつＭラインお
きにインターレス表示する時のＦＬＣＤの表示画面を、
模式的に示したものである。ここで処理の高速化簡略化
を計るため、Ｎの値はディザマトリクスのたて方向の大
きさと一致させる。また処理を簡略化するためＭはＮの
整数倍に設定する。ＴはこのＦＬＣＤの総ライン数を表
している。
きにインターレス表示する時のＦＬＣＤの表示画面を、
模式的に示したものである。ここで処理の高速化簡略化
を計るため、Ｎの値はディザマトリクスのたて方向の大
きさと一致させる。また処理を簡略化するためＭはＮの
整数倍に設定する。ＴはこのＦＬＣＤの総ライン数を表
している。
【００１７】図６は、図５に示した様な複数ラインずつ
のインターレス表示をＦＬＣＤに行う際のＦＬＣＤイン
ターフェースの動作を示したフローチャートである。フ
ローチャート中でｘは、現在何ライン目を処理の対象と
しているかを示す変数である。ｙは、現在何回目のスキ
ャンを行っているかを示す変数である。まず処理６０２
で変数ｘとｙを０に初期設定する。ｘの値とｙの値は、
後の処理でインクリメントされる。処理６０３でｘライ
ン目からＮラインを、ディザ表示する。処理６０４で、
インターレス表示を行うためにｘの値を増分する。判断
６０５でｘが最終ラインに達したか判定する。判断６０
７で、全画面表示が１通り終わったかを判断する。終わ
っている場合は、処理６０２に分岐し、最初にもどって
０ライン目からの表示を繰り返す。終わっていない場合
は、処理６０８でｘの値をＮｙに再設定する。以上の処
理により、図５に示すような複数ラインずつのインター
レス表示が実現される。
のインターレス表示をＦＬＣＤに行う際のＦＬＣＤイン
ターフェースの動作を示したフローチャートである。フ
ローチャート中でｘは、現在何ライン目を処理の対象と
しているかを示す変数である。ｙは、現在何回目のスキ
ャンを行っているかを示す変数である。まず処理６０２
で変数ｘとｙを０に初期設定する。ｘの値とｙの値は、
後の処理でインクリメントされる。処理６０３でｘライ
ン目からＮラインを、ディザ表示する。処理６０４で、
インターレス表示を行うためにｘの値を増分する。判断
６０５でｘが最終ラインに達したか判定する。判断６０
７で、全画面表示が１通り終わったかを判断する。終わ
っている場合は、処理６０２に分岐し、最初にもどって
０ライン目からの表示を繰り返す。終わっていない場合
は、処理６０８でｘの値をＮｙに再設定する。以上の処
理により、図５に示すような複数ラインずつのインター
レス表示が実現される。
【００１８】（第２実施例）他の実施例として文字デー
タとの画像データが混在している場合の、複数ラインず
つのインターレス表示について説明する。
タとの画像データが混在している場合の、複数ラインず
つのインターレス表示について説明する。
【００１９】図７に文字データと画像データが混在する
場合の位置関係を、４通り示す。画像データ領域はＥラ
イン目〜Ｅ′ライン目、文字データ領域はＣライン目〜
Ｃ′ライン目とする。画像データ領域であるか文字デー
タであるかの判断は、本体側ＣＰＵがＲＡＭ３０３上に
あらかじめ書き込んだテーブルを参照する事などにより
決定する。
場合の位置関係を、４通り示す。画像データ領域はＥラ
イン目〜Ｅ′ライン目、文字データ領域はＣライン目〜
Ｃ′ライン目とする。画像データ領域であるか文字デー
タであるかの判断は、本体側ＣＰＵがＲＡＭ３０３上に
あらかじめ書き込んだテーブルを参照する事などにより
決定する。
【００２０】画像データ領域においては、インターレス
表示の際のライン数をディザマトリクスのたて方向の大
きさに一致させると、処理が簡略化高速化される。文字
データ領域においては、インターレスのライン数をキャ
ラクタボックスのたて方向のライン数に一致させると文
字の表示品位が向上する。
表示の際のライン数をディザマトリクスのたて方向の大
きさに一致させると、処理が簡略化高速化される。文字
データ領域においては、インターレスのライン数をキャ
ラクタボックスのたて方向のライン数に一致させると文
字の表示品位が向上する。
【００２１】本実施例では、画像データの領域は、４×
４のディザ表示を行うものとする。従って画像領域で
は、４ラインずつの８ラインおきのインターレスを行
う。文字データの領域のキャラクタボックスのたて方向
のサイズは、６ライン分であるとする。従って文字デー
タ領域では、６ラインずつの１２ラインおきのインター
レスを行う。文字データと画像データが混在するライン
においては、文字データの表示品位を優先させるために
６ラインずつのインターレス表示を行う。
４のディザ表示を行うものとする。従って画像領域で
は、４ラインずつの８ラインおきのインターレスを行
う。文字データの領域のキャラクタボックスのたて方向
のサイズは、６ライン分であるとする。従って文字デー
タ領域では、６ラインずつの１２ラインおきのインター
レスを行う。文字データと画像データが混在するライン
においては、文字データの表示品位を優先させるために
６ラインずつのインターレス表示を行う。
【００２２】図中７０１ではＥライン目〜Ｅ′ライン目
を４ラインずつのインターレス表示、Ｃライン目〜Ｃ′
ライン目を６ラインずつのインターレス表示を行う。７
０２ではＥライン目〜Ｃライン目を４ラインずつのイン
ターレス表示、Ｃライン目〜Ｃ′ライン目を６ラインず
つのインターレス表示、Ｃ′ライン目〜Ｅ′ライン目ま
でを４ラインずつインターレス表示を行う。７０３では
Ｅライン目〜Ｃライン目を４ラインずつのインターレス
表示、Ｃライン目〜Ｃ′ライン目を６ラインずつのイン
ターレス表示を行う。７０４ではＣライン目〜Ｃ′ライ
ン目を６ラインずつのインターレス表示を行う。
を４ラインずつのインターレス表示、Ｃライン目〜Ｃ′
ライン目を６ラインずつのインターレス表示を行う。７
０２ではＥライン目〜Ｃライン目を４ラインずつのイン
ターレス表示、Ｃライン目〜Ｃ′ライン目を６ラインず
つのインターレス表示、Ｃ′ライン目〜Ｅ′ライン目ま
でを４ラインずつインターレス表示を行う。７０３では
Ｅライン目〜Ｃライン目を４ラインずつのインターレス
表示、Ｃライン目〜Ｃ′ライン目を６ラインずつのイン
ターレス表示を行う。７０４ではＣライン目〜Ｃ′ライ
ン目を６ラインずつのインターレス表示を行う。
【００２３】図８〜図１０は、図７に示した様な文字デ
ータと画像データが混在している場合の、複数ラインず
つのインターレス表示をＦＬＣＤに行う際のＦＬＣＤイ
ンターフェースの動作を示したフローチャートである。
フローチャート中でｘは、現在何ライン目を処理の対象
としているかを示す変数である。ｙは、現在何回目のス
キャンを行っているかを示す変数である。まず図８にお
いて、処理８０２で変数ｘとｙを０に初期設定する。ｘ
の値とｙの値は、後の処理でインクリメントされる。
ータと画像データが混在している場合の、複数ラインず
つのインターレス表示をＦＬＣＤに行う際のＦＬＣＤイ
ンターフェースの動作を示したフローチャートである。
フローチャート中でｘは、現在何ライン目を処理の対象
としているかを示す変数である。ｙは、現在何回目のス
キャンを行っているかを示す変数である。まず図８にお
いて、処理８０２で変数ｘとｙを０に初期設定する。ｘ
の値とｙの値は、後の処理でインクリメントされる。
【００２４】判断８０３で表示領域が文字データ領域で
あるかどうか判断する。この判断はキャラクタ領域の表
示を画像データ領域に優先させるために、判断８１０よ
り前に行われている。処理８０３〜処理８０９は、文字
データ領域についての処理である。文字データ領域では
６ラインずつの１２ラインおきのインターレス表示が行
われる。
あるかどうか判断する。この判断はキャラクタ領域の表
示を画像データ領域に優先させるために、判断８１０よ
り前に行われている。処理８０３〜処理８０９は、文字
データ領域についての処理である。文字データ領域では
６ラインずつの１２ラインおきのインターレス表示が行
われる。
【００２５】続いて図９の判断８１０で表示領域が画像
データ領域であるかどうか判断する。処理８１０〜８２
１は、画像データ領域についての処理である。画像デー
タ領域では４ラインずつの８ラインおきのインターレス
表示が行われる。
データ領域であるかどうか判断する。処理８１０〜８２
１は、画像データ領域についての処理である。画像デー
タ領域では４ラインずつの８ラインおきのインターレス
表示が行われる。
【００２６】更に図１０の処理８３０は処理対象ライン
ｘを１インクリメントする。処理８３１〜処理８３３
は、処理対象ラインが最終ラインに達したときの処理で
ある。
ｘを１インクリメントする。処理８３１〜処理８３３
は、処理対象ラインが最終ラインに達したときの処理で
ある。
【００２７】以上の処理により、図７のように文字デー
タと画像データが混在している場合の、複数ラインずつ
のインターレス表示が実現される。
タと画像データが混在している場合の、複数ラインずつ
のインターレス表示が実現される。
【００２８】なお図８のフローチャートで示した処理
は、画像データ領域と文字データ領域が複数ずつ存在す
るような場合にも、容易に拡張可能である。
は、画像データ領域と文字データ領域が複数ずつ存在す
るような場合にも、容易に拡張可能である。
【００２９】（第３実施例）第１実施例及び第２実施例
で示した処理は、図１１に示した構成のＦＬＣＤインタ
ーフェースでも実現可能である。
で示した処理は、図１１に示した構成のＦＬＣＤインタ
ーフェースでも実現可能である。
【００３０】この場合図４のＦＬＣＤインターフェース
ＣＰＵ４０１が行う処理を、本体側ＣＰＵ３０１で行
う。処理のフローチャートは、図６及び図８〜図１０と
同一のものとなる。
ＣＰＵ４０１が行う処理を、本体側ＣＰＵ３０１で行
う。処理のフローチャートは、図６及び図８〜図１０と
同一のものとなる。
【００３１】図１１は、第３実施例のＦＬＣＤインター
フェース３１５の詳細を示すブロック図である。
フェース３１５の詳細を示すブロック図である。
【００３２】図において９０４はＶＲＡＭであり本体側
のＣＰＵ３０１からアクセス可能となっている。１００
５はディザＯＮ／ＯＦＦ切り替えスイッチであり、本体
側ＣＰＵ３０１によりＯＮ／ＯＦＦのどちらか一方が選
択される。このスイッチによりＶＲＡＭからＦＬＣＤへ
の表示データが、ディザ処理されるか否かが決定され
る。９０６はディザ演算回路でありＶＲＡＭ９０４から
転送された表示データにディザ演算を行い、アドレス−
表示マルチプレクサ９０８に２値化した表示データを出
力する。９０７はカラーパレットであり、ＶＲＡＭ９０
４から転送された表示データをＦＬＣＤ上で表示可能な
色に色変換して、アドレス−表示データマルチプレクサ
に出力する。９０８はアドレス−表示データマルチプレ
クサであり、ＦＬＣＤ上の１ライン分の表示データとア
ドレスデータをマルチプレクスし、アドレス付き表示デ
ータとしてＦＬＣＤに出力する。３１６はＦＬＣＤであ
り、ＦＬＣＤインターフェースから転送されたアドレス
付きの表示データをアドレスで指定されたラインに１ラ
イン分表示出力する。
のＣＰＵ３０１からアクセス可能となっている。１００
５はディザＯＮ／ＯＦＦ切り替えスイッチであり、本体
側ＣＰＵ３０１によりＯＮ／ＯＦＦのどちらか一方が選
択される。このスイッチによりＶＲＡＭからＦＬＣＤへ
の表示データが、ディザ処理されるか否かが決定され
る。９０６はディザ演算回路でありＶＲＡＭ９０４から
転送された表示データにディザ演算を行い、アドレス−
表示マルチプレクサ９０８に２値化した表示データを出
力する。９０７はカラーパレットであり、ＶＲＡＭ９０
４から転送された表示データをＦＬＣＤ上で表示可能な
色に色変換して、アドレス−表示データマルチプレクサ
に出力する。９０８はアドレス−表示データマルチプレ
クサであり、ＦＬＣＤ上の１ライン分の表示データとア
ドレスデータをマルチプレクスし、アドレス付き表示デ
ータとしてＦＬＣＤに出力する。３１６はＦＬＣＤであ
り、ＦＬＣＤインターフェースから転送されたアドレス
付きの表示データをアドレスで指定されたラインに１ラ
イン分表示出力する。
【００３３】図１１に示すＦＬＣＤインターフェース
の、表示データ出力動作について説明する。本体側ＣＰ
Ｕ３０１はＶＲＡＭにビットマップとして表示データを
書き込む。本体側ＣＰＵ３０１はＶＲＡＭ中のどのデー
タをＦＣＬＤに転送するかを決定し、ＶＲＡＭからパレ
ット９０７またはディザ演算回路９０６のいずれかに転
送するよう指令する。ここで転送されるデータはＦＣＬ
Ｄ上の横走査方向の１ライン分に相当する。通常ＶＲＡ
Ｍ上の表示データが自然画などの画像データである場合
はディザ処理が選択され、ＶＲＡＭ上のデータが文字デ
ータの場合はパレット処理が選択される。パレットまた
はディザ演算回路は、データに画像処理をおこないアド
レス−表示データマルチプレクサに転送する。一方本体
側ＣＰＵ３０１は、データ転送を行った表示データのＦ
ＬＣＤ上でのアドレスをアドレス−表示データマチルプ
レクサに転送する。アドレス−表示データマルチプレク
サはＦＬＣＤ上の１ライン分の表示データとアドレスデ
ータをマルチプレクスし、アドレス付き表示データとし
てＦＬＣＤに出力する。ＦＬＣＤは、ＦＬＣＤインター
フェースから転送されたアドレス付きの表示データをア
ドレスで指定されたラインに１ライン分表示出力する。
の、表示データ出力動作について説明する。本体側ＣＰ
Ｕ３０１はＶＲＡＭにビットマップとして表示データを
書き込む。本体側ＣＰＵ３０１はＶＲＡＭ中のどのデー
タをＦＣＬＤに転送するかを決定し、ＶＲＡＭからパレ
ット９０７またはディザ演算回路９０６のいずれかに転
送するよう指令する。ここで転送されるデータはＦＣＬ
Ｄ上の横走査方向の１ライン分に相当する。通常ＶＲＡ
Ｍ上の表示データが自然画などの画像データである場合
はディザ処理が選択され、ＶＲＡＭ上のデータが文字デ
ータの場合はパレット処理が選択される。パレットまた
はディザ演算回路は、データに画像処理をおこないアド
レス−表示データマルチプレクサに転送する。一方本体
側ＣＰＵ３０１は、データ転送を行った表示データのＦ
ＬＣＤ上でのアドレスをアドレス−表示データマチルプ
レクサに転送する。アドレス−表示データマルチプレク
サはＦＬＣＤ上の１ライン分の表示データとアドレスデ
ータをマルチプレクスし、アドレス付き表示データとし
てＦＬＣＤに出力する。ＦＬＣＤは、ＦＬＣＤインター
フェースから転送されたアドレス付きの表示データをア
ドレスで指定されたラインに１ライン分表示出力する。
【００３４】（第４実施例）第１実施例及び第２実施例
で示した処理は、図１２に示した構成のＦＬＣＤインタ
ーフェースでも実現可能である。
で示した処理は、図１２に示した構成のＦＬＣＤインタ
ーフェースでも実現可能である。
【００３５】この場合図４のＦＬＣＤインターフェース
ＣＰＵ４０１が行う処理を、インターレス表示制御回路
１００１が行う。処理のフローチャートは、図６及び図
８〜図１０と同一のものとなる。
ＣＰＵ４０１が行う処理を、インターレス表示制御回路
１００１が行う。処理のフローチャートは、図６及び図
８〜図１０と同一のものとなる。
【００３６】図１２は第４実施例のＦＬＣＤインターフ
ェース３１５の詳細を示すブロック図である。
ェース３１５の詳細を示すブロック図である。
【００３７】図において１００１はインターレス表示制
御回路であり、インターレス表示の制御を行う。１００
１はシステムバス３１４を介して本体側ＣＰＵ３０１か
らもアクセス可能となっている。１００４はＶＲＡＭで
あり本体側ＣＰＵ３０１とインターレス表示制御回路の
双方からアクセス可能となっている。１００５はディザ
ＯＮ／ＯＦＦ切り替えスイッチであり、インターレス表
示制御回路１００１によりＯＮ／ＯＦＦのどちらか一方
が選択される。このスイッチによりＶＲＡＭからＣＰＵ
を介してのＦＬＣＤへの表示データが、ディザ処理され
るか否かが決定される。１００６はディザ演算回路であ
りインターレス表示制御回路１００１から転送された表
示データにディザ演算を行い、アドレス−表示マルチプ
レクサ１００８に２値化した表示データを出力する。１
００７はカラーパレットであり、インターレス表示制御
回路１００１から転送された表示データをＦＬＣＤ上で
表示可能な色に色変換して、アドレス−表示データマル
チプレクサに出力する。１００８はアドレス−表示デー
タマルチプレクサであり、ＦＬＣＤ上の１ライン分の表
示データとアドレスデータをマルチプレクスし、アドレ
ス付き表示データとしてＦＬＣＤに出力する。３１６は
ＦＬＣＤであり、ＦＬＣＤインターフェースから転送さ
れたアドレス付きのデータ表示をアドレス指定されたラ
インに１ライン分表示出力する。
御回路であり、インターレス表示の制御を行う。１００
１はシステムバス３１４を介して本体側ＣＰＵ３０１か
らもアクセス可能となっている。１００４はＶＲＡＭで
あり本体側ＣＰＵ３０１とインターレス表示制御回路の
双方からアクセス可能となっている。１００５はディザ
ＯＮ／ＯＦＦ切り替えスイッチであり、インターレス表
示制御回路１００１によりＯＮ／ＯＦＦのどちらか一方
が選択される。このスイッチによりＶＲＡＭからＣＰＵ
を介してのＦＬＣＤへの表示データが、ディザ処理され
るか否かが決定される。１００６はディザ演算回路であ
りインターレス表示制御回路１００１から転送された表
示データにディザ演算を行い、アドレス−表示マルチプ
レクサ１００８に２値化した表示データを出力する。１
００７はカラーパレットであり、インターレス表示制御
回路１００１から転送された表示データをＦＬＣＤ上で
表示可能な色に色変換して、アドレス−表示データマル
チプレクサに出力する。１００８はアドレス−表示デー
タマルチプレクサであり、ＦＬＣＤ上の１ライン分の表
示データとアドレスデータをマルチプレクスし、アドレ
ス付き表示データとしてＦＬＣＤに出力する。３１６は
ＦＬＣＤであり、ＦＬＣＤインターフェースから転送さ
れたアドレス付きのデータ表示をアドレス指定されたラ
インに１ライン分表示出力する。
【００３８】図１２に示すＦＬＣＤインターフェース
の、表示データ出力動作について説明する。本体側ＣＰ
Ｕ３０１はＶＲＡＭにビットマップとして表示データを
書き込む。この際本体側ＣＰＵ３０１は、インターレス
表示制御回路１００１にＶＲＡＭ上の各領域が画像デー
タか文字データかを示す情報を通知する事もできる。イ
ンターレス表示制御回路はＶＲＡＭ中のどのデータをＦ
ＬＣＤに転送するかを決定し、ＶＲＡＭから、パレット
１００７またはディザ演算回路１００６のいずれかに適
宜転送する。ここで転送されるデータはＦＣＬＤ上の横
走査方向の１ライン分に相当する。通常ＶＲＡＭ上の表
示データが自然画などの画像データである場合はディザ
処理が選択され、ＶＲＡＭ上のデータが文字データの場
合はパレット処理が選択される。パレットまたはディザ
演算回路は、データに画像処理をおこないアドレス−表
示データマルチプレクサに転送する。一方インターレス
表示制御回路１００１は、データ転送を行った表示デー
タのＦＬＣＤ上でのアドレスをアドレス−表示データマ
ルチプレクサに転送する。アドレス−表示データマルチ
プレクサはＦＬＣＤ上の１ライン分の表示データとアド
レスデータをマルチプレクスし、アドレス付き表示デー
タとしてＦＬＣＤに出力する。ＦＬＣＤは、ＦＬＣＤイ
ンターフェースから転送されたアドレス付き表示データ
をアドレスで指定されたラインに１ライン分表示出力す
る。
の、表示データ出力動作について説明する。本体側ＣＰ
Ｕ３０１はＶＲＡＭにビットマップとして表示データを
書き込む。この際本体側ＣＰＵ３０１は、インターレス
表示制御回路１００１にＶＲＡＭ上の各領域が画像デー
タか文字データかを示す情報を通知する事もできる。イ
ンターレス表示制御回路はＶＲＡＭ中のどのデータをＦ
ＬＣＤに転送するかを決定し、ＶＲＡＭから、パレット
１００７またはディザ演算回路１００６のいずれかに適
宜転送する。ここで転送されるデータはＦＣＬＤ上の横
走査方向の１ライン分に相当する。通常ＶＲＡＭ上の表
示データが自然画などの画像データである場合はディザ
処理が選択され、ＶＲＡＭ上のデータが文字データの場
合はパレット処理が選択される。パレットまたはディザ
演算回路は、データに画像処理をおこないアドレス−表
示データマルチプレクサに転送する。一方インターレス
表示制御回路１００１は、データ転送を行った表示デー
タのＦＬＣＤ上でのアドレスをアドレス−表示データマ
ルチプレクサに転送する。アドレス−表示データマルチ
プレクサはＦＬＣＤ上の１ライン分の表示データとアド
レスデータをマルチプレクスし、アドレス付き表示デー
タとしてＦＬＣＤに出力する。ＦＬＣＤは、ＦＬＣＤイ
ンターフェースから転送されたアドレス付き表示データ
をアドレスで指定されたラインに１ライン分表示出力す
る。
【００３９】本発明は強誘電体液晶を用いた場合に効果
が大きいが、かかる強誘電体液晶の表示に限定されるも
のではない。
が大きいが、かかる強誘電体液晶の表示に限定されるも
のではない。
【００４０】
【発明の効果】以上説明のように本発明によれば、イン
ターレス表示において、連続して表示する表示ラインの
数と、２値化処理の際の処理単位ライン数を一致させた
ことにより、画像データ処理を単純化、高速化させるこ
とができる。
ターレス表示において、連続して表示する表示ラインの
数と、２値化処理の際の処理単位ライン数を一致させた
ことにより、画像データ処理を単純化、高速化させるこ
とができる。
【図１】複数ラインずつのインターレス表示を行う場合
の、画面表示を模式的に示したものである。
の、画面表示を模式的に示したものである。
【図２】１ラインずつのインターレス表示を行う場合
の、画面表示を模式的に示したものである。
の、画面表示を模式的に示したものである。
【図３】本発明にかかる表示装置を具えた情報処理シス
テムのブロック図である。
テムのブロック図である。
【図４】図３中のＦＬＣＤインターフェースの詳細を示
すブロック図である。
すブロック図である。
【図５】全画面をＮラインずつＭラインおきにインター
レス表示する時のＦＬＣＤの表示画面を、模式的に示し
たものである。
レス表示する時のＦＬＣＤの表示画面を、模式的に示し
たものである。
【図６】図５に示した様な複数ラインずつのインターレ
ス表示をＦＬＣＤに行う際のＦＬＣＤインターフェース
の動作を示したフローチャートである。
ス表示をＦＬＣＤに行う際のＦＬＣＤインターフェース
の動作を示したフローチャートである。
【図７】文字データと画像データが混在する場合のＦＬ
ＣＤの表示画面を、模式的に示したものである。
ＣＤの表示画面を、模式的に示したものである。
【図８】図７に示した様な文字データと画像データが混
在している場合の、複数ラインずつのインターレス表示
をＦＬＣＤに行う際のＦＬＣＤインターフェースの動作
を示したフローチャートである。
在している場合の、複数ラインずつのインターレス表示
をＦＬＣＤに行う際のＦＬＣＤインターフェースの動作
を示したフローチャートである。
【図９】図７に示した様な文字データと画像データが混
在している場合の、複数ラインずつのインターレス表示
をＦＬＣＤに行う際のＦＬＣＤインターフェースの動作
を示したフローチャートである。
在している場合の、複数ラインずつのインターレス表示
をＦＬＣＤに行う際のＦＬＣＤインターフェースの動作
を示したフローチャートである。
【図１０】図７に示した様な文字データと画像データが
混在している場合の、複数ラインずつのインターレス表
示をＦＬＣＤに行う際のＦＬＣＤインターフェースの動
作を示したフローチャートである。
混在している場合の、複数ラインずつのインターレス表
示をＦＬＣＤに行う際のＦＬＣＤインターフェースの動
作を示したフローチャートである。
【図１１】他の実施例２のＦＬＣＤインターフェースの
ブロック図である。
ブロック図である。
【図１２】他の実施例３のＦＬＣＤインターフェースの
ブロック図である。
ブロック図である。
【図１３】ＦＬＣＤのアドレス付き表示データのデータ
フォーマットを示した図である。
フォーマットを示した図である。
３１５ ＦＬＣＤインターフェース ３１６ ＦＬＣＤ ４０４、９０４、１００４ ＶＲＡＭ ４０６、９０６、１００６ ディザ演算回路 ４０７、９０７、１００７ パレット
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松崎 英一 東京都大田区下丸子３丁目30番２号キヤ ノン株式会社内 (72)発明者 信谷 俊行 東京都大田区下丸子３丁目30番２号キヤ ノン株式会社内 (72)発明者 坂下 達也 東京都大田区下丸子３丁目30番２号キヤ ノン株式会社内 (72)発明者 棚橋 淳一 東京都大田区下丸子３丁目30番２号キヤ ノン株式会社内 (72)発明者 伊奈 謙三 東京都大田区下丸子３丁目30番２号キヤ ノン株式会社内 (56)参考文献 特開 昭57−73793（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/133 505 - 580 G09G 3/36 G09G 5/00 - 5/00 555
Claims (9)
- 【請求項１】 表示データを表示装置に表示する際に、
複数ラインを連続して表示した後、所定数ラインの間隔
をあけて続く複数ラインを連続して表示することを繰り
返す表示制御方法において、 前記連続して表示する複数ライン数を、２値化処理の処
理単位ライン数と一致させたことを特徴とする表示制御
方法。 - 【請求項２】 表示するデータが画像データであるか、
文字データであるかを判断し、 表示するデータが画像データである場合、前記連続して
表示する複数ライン数を、２値化処理の処理単位ライン
数と一致させたことを特徴とする請求項１記載の表示制
御方法。 - 【請求項３】 表示するデータが文字データである場合
は、前記連続して表示する複数ライン数を、キャラクタ
ボックスのたて方向のライン数と一致させたことを特徴
とする請求項２記載の表示制御方法。 - 【請求項４】 １ライン単位で画像データであるか文字
データであるかを判断することを特徴とする請求項２記
載の表示制御方法。 - 【請求項５】 １ラインに画像データと文字データが混
在する場合は、前記連続して表示する複数ライン数を、
混在している文字データのキャラクタボックスのたて方
向のライン数と一致させたことを特徴とする請求項３記
載の表示制御方法。 - 【請求項６】 表示データを記憶する記憶手段と、 前記記憶手段に記憶された表示データを２値化する２値
化手段と、 前記２値化されたデータを表示手段に表示する際に、複
数ラインを連続して表示した後、所定数ラインの間隔を
あけ続く複数ラインを連続して表示する表示制御手段と
を有し、 前記連続して表示するライン数を、前記２値化手段の２
値化処理の処理単位ライン数と一致させたことを特徴と
する表示制御装置。 - 【請求項７】 前記記憶手段に記憶された表示データ
が、画像データであるか文字データであるかを判断する
判断手段を更に有し、 前記表示データが画像データである場合、前記２値化処
理手段により２値化処理を行うことを特徴とする請求項
６に記載の表示制御装置。 - 【請求項８】 前記表示データが文字データである場合
は、前記連続して表示する複数ライン数を、キャラクタ
ボックスのたて方向のライン数と一致させたことを特徴
とする請求項７記載の表示制御装置。 - 【請求項９】 １ライン単位で画像データであるか文字
データであるかを判断することを特徴とする請求項７記
載の表示制御装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04126165A JP3109906B2 (ja) | 1992-05-19 | 1992-05-19 | 表示制御方法及び表示制御装置 |
| US08/062,216 US5613103A (en) | 1992-05-19 | 1993-05-18 | Display control system and method for controlling data based on supply of data |
| DE69321873T DE69321873T2 (de) | 1992-05-19 | 1993-05-18 | Verfahren und Einrichtung zur Steuerung einer Anzeige |
| EP93108084A EP0570906B1 (en) | 1992-05-19 | 1993-05-18 | Display control system and method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04126165A JP3109906B2 (ja) | 1992-05-19 | 1992-05-19 | 表示制御方法及び表示制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05323280A JPH05323280A (ja) | 1993-12-07 |
| JP3109906B2 true JP3109906B2 (ja) | 2000-11-20 |
Family
ID=14928293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04126165A Expired - Fee Related JP3109906B2 (ja) | 1992-05-19 | 1992-05-19 | 表示制御方法及び表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3109906B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100391986B1 (ko) * | 2001-03-28 | 2003-07-22 | 삼성전자주식회사 | 개선된 디더링 및 프레임 레이트 제어를 갖는 엘시디제어기 및 그것의 개선 방법 |
-
1992
- 1992-05-19 JP JP04126165A patent/JP3109906B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05323280A (ja) | 1993-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0295689B1 (en) | Display controller for CRT/plasma display apparatus | |
| EP0071725B1 (en) | Method for scrolling text and graphic data in selected windows of a graphic display | |
| JP2632844B2 (ja) | カラー・パレツト・システム | |
| US5736981A (en) | Display control apparatus | |
| US5696540A (en) | Display controller | |
| US5247612A (en) | Pixel display apparatus and method using a first-in, first-out buffer | |
| JPH08202318A (ja) | 記憶性を有する表示装置の表示制御方法及びその表示システム | |
| EP0139093B1 (en) | Raster scan display system with plural storage devices | |
| EP0737956A2 (en) | Frame memory device for graphics | |
| US5508714A (en) | Display control apparatus for converting CRT resolution into PDP resolution by hardware | |
| US5457482A (en) | Method and apparatus for utilizing off-screen memory as a simultaneously displayable channel | |
| KR940006350B1 (ko) | 화상데이타 제어장치 및 표시시스템 | |
| JP2797435B2 (ja) | 表示コントローラ | |
| JP3245229B2 (ja) | 表示制御装置および表示制御方法 | |
| JP3109906B2 (ja) | 表示制御方法及び表示制御装置 | |
| US5699498A (en) | Technique and apparatus for color expansion into a non-aligned 24 bit RGB color-space format | |
| JPH023511B2 (ja) | ||
| JP2576029B2 (ja) | 表示制御装置 | |
| JP2642350B2 (ja) | 表示制御装置 | |
| JPH0725828Y2 (ja) | 液晶表示情報処理装置 | |
| JPH0469908B2 (ja) | ||
| JPH09258708A (ja) | ディゾルブ表示制御装置 | |
| JP2800247B2 (ja) | 画像表示装置 | |
| JPH05282126A (ja) | 表示制御装置 | |
| JPH11272248A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000822 |
|
| LAPS | Cancellation because of no payment of annual fees |