JPH08202318A - 記憶性を有する表示装置の表示制御方法及びその表示システム - Google Patents

記憶性を有する表示装置の表示制御方法及びその表示システム

Info

Publication number
JPH08202318A
JPH08202318A JP7013784A JP1378495A JPH08202318A JP H08202318 A JPH08202318 A JP H08202318A JP 7013784 A JP7013784 A JP 7013784A JP 1378495 A JP1378495 A JP 1378495A JP H08202318 A JPH08202318 A JP H08202318A
Authority
JP
Japan
Prior art keywords
display
information
image information
video
signal input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7013784A
Other languages
English (en)
Inventor
Hidekazu Matsuzaki
英一 松崎
Toshiyuki Nobutani
俊行 信谷
Hideo Sanbe
英雄 三部
Yoshinori Yamaguchi
芳則 山口
Hiroshi Mori
浩史 守
Taketo Hasegawa
岳都 長谷川
Tatsuya Sakashita
達也 坂下
Kenichiro Ono
研一郎 小野
Junichi Tanahashi
淳一 棚橋
Hajime Morimoto
はじめ 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP7013784A priority Critical patent/JPH08202318A/ja
Priority to EP96101274A priority patent/EP0725380A1/en
Publication of JPH08202318A publication Critical patent/JPH08202318A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/66—Transforming electric information into light information
    • H04N5/70—Circuit details for electroluminescent devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing
    • G09G2310/0227—Details of interlacing related to multiple interlacing, i.e. involving more fields than just one odd field and one even field
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0232—Special driving of display border areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2059—Display of intermediate tones using error diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen

Abstract

(57)【要約】 【目的】 ビデオキャプチャシステムにおいて、ビデオ
カメラやビデオディスクプレーヤ等の映像信号入力装置
からの映像情報とホストＣＰＵからの画像情報との合成
表示に、部分書換制御機能を可能とする記憶性を有する
表示装置の表示制御方法及びその表示システムを提供す
る。 【構成】 中央処理装置からの画像情報で更新の行われ
る領域を検出し（１９１，１９３）、映像信号入力装置
からの映像情報を合成する際の合成領域を検出し（２
１，１９３）、前記検出された情報に基づいて、前記映
像信号入力装置からの映像情報と中央処理装置からの画
像情報のうち表示更新の行われる画像情報を優先的に表
示装置に出力する（１９３，１９８）。前記優先的な表
示装置への出力は、前記映像信号入力装置からの画像情
報により表示更新の行われる領域と、前記中央処理装置
からの画像情報により表示更新の行われる領域と、それ
以外の領域とで更新される走査線の間隔を異ならせるこ
とで実現する（表１）。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は記憶性を有する表示装置
の表示制御方法及びその表示システムに関し、例えば強
誘電性液晶を表示更新のための動作媒体として用い電界
の印加等によって更新された表示状態を保持可能な表示
素子を備えた表示装置の制御に関するものである。
【０００２】
【従来の技術】一般に、情報処理システムなどには、情
報の視覚的表現機能を果す情報表示手段として表示装置
が用いられており、この様な表示装置としてはＣＲＴ表
示装置が広く知られている。ところが、ＣＲＴは特に表
示画面の厚み方向の長さをある程度必要とするため、全
体としてその容積が大きくなり表示装置全体の小型化を
図り難い。またこれにより、このようなＣＲＴを表示器
として用いた情報処理システムの使用にあたっての自由
度、すなわち設置場所や携帯性等の自由度が損なわれ
る。
【０００３】この点を補うものとして液晶表示器（以
下、ＬＣＤ：Liquid Crystal Displyという）を用いる
ことができる。すなわち、ＬＣＤによれば、表示装置全
体の小型化（特に薄型化）を図ることができる。このよ
うなＬＣＤの中には、上述した強誘電性液晶（以下、Ｆ
ＬＣ：Ferroelectric Liquid Crystalという）の液晶セ
ルを用いた表示器（以下、ＦＬＣＤ：FLC Display とい
う）があり、その特徴の１つは、その液晶セルが電界の
印加に対して表示状態の保存性を有することにある。す
なわち、ＦＬＣＤは、その液晶セルが充分に薄いもので
あり、その中の細長いＦＬＣの分子は電界の印加方向に
応じて第１の安定状態または第２の安定状態に配向し、
電界を除いてもそれぞれの配向状態を維持する。このよ
うなＦＬＣ分子の双安定性によりＦＬＣＤは記憶性を有
する。ＦＬＣおよびＦＬＣＤの詳細は、例えば特開昭６
３−２４３９２２号に記載されている。
【０００４】この結果、ＦＬＣＤを駆動する場合には、
ＣＲＴや他の液晶表示器と異なり、表示画面の連続的な
リフレッシュ駆動の周期に時間的な余裕ができ、また、
その連続的なリフレッシュ駆動とは別に、表示画面上の
変更に当たる部分のみの表示状態を更新する部分書換駆
動が可能となる。ＦＬＣＤでは、表示装置から出力され
る表示情報の出力要求信号に従い、表示画面の縦方向の
ライン数に対応したラインアドレスとそのラインの画素
情報を出力することによる部分書換駆動を行って、見か
け上の表示速度を向上させている。
【０００５】また近年、中央処理装置（以下、ホストＣ
ＰＵ：Central Processing Unit という）の飛躍的な処
理速度の向上により、パーソナルコンピュータ上で動画
像を表示するアプリケーションが目覚ましく増えてき
た。その一例として、ビデオカメラやビデオディスクプ
レーヤ等からの映像信号を、パーソナルコンピュータの
画像情報と合成して表示装置上に出力するビデオキャプ
チャシステムがある。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
ビデオキャプチャシステムでは、順次走査（いわゆるノ
ン・インターレイス走査）或は一本飛び走査（いわゆる
インターレイス走査）でビデオカメラやビデオディスク
プレーヤ等からの映像信号が送られてくるため、表示装
置としてＦＬＣＤを用いてビデオカメラやビデオディス
クプレーヤ等からの映像を表示しようとする場合、順次
走査或は一本飛び走査で表示画面を更新しなければなら
ず、ＦＬＣＤの特徴である部分書換制御機能を用いるこ
とができなかった。
【０００７】本発明は、上述の観点に基づいてなされた
ものであり、ビデオキャプチャシステムにおいて、ビデ
オカメラやビデオディスクプレーヤ等の映像信号入力装
置からの映像情報とホストＣＰＵからの画像情報との合
成表示に、部分書換制御機能を可能とする記憶性を有す
る表示装置の表示制御方法及びその表示システムを提供
することを目的とする。
【０００８】すなわち、映像信号入力装置からの映像情
報とホストＣＰＵからの画像情報とを合成する場合に、
画面全体を順番に書き換えるサイクルを実行する過程
で、前記映像信号入力装置からの画像情報により表示更
新の行われる領域を検出し、前記ホストＣＰＵからの画
像情報により表示更新の行われる領域を検出することに
より、表示の更新を行う優先順位を決定し、その優先順
位に従い、表示情報の表示を行うことにより、表示状態
の記憶性を有する表示装置の特徴である部分書換制御を
生かした高品位の表示画面を得る。
【０００９】本発明は、更に強誘電性液晶表示装置（Ｆ
ＬＣＤ）において、温度を検出して温度に従って表示の
更新を制御し、また、電源投入時或は表示モードの切り
換え時に、全てにある特定のデータで書き込むことによ
り、ボーダー部の画素データを簡単に生成し、ボーダー
部の画素データを生成する回路およびボーダー部の画素
データと表示データとを合成する合成回路を不要とし
て、回路の簡素化を図る。
【００１０】
【課題を解決するための手段】この課題を解決するため
に、本発明の表示制御方法は、表示状態の記憶性を有す
る表示装置を介して映像信号入力装置からの映像情報と
中央処理装置からの画像情報とを表示する表示制御方法
において、前記中央処理装置からの画像情報で更新の行
われる領域を検出し、前記映像信号入力装置からの映像
情報を合成する際の合成領域を検出し、前記検出された
情報に基づいて、前記映像信号入力装置からの映像情報
と中央処理装置からの画像情報のうち表示更新の行われ
る画像情報を優先的に表示装置に出力することを特徴と
する。
【００１１】ここで、前記優先的な表示装置への出力
は、前記映像信号入力装置からの画像情報により表示更
新の行われる領域と、前記中央処理装置からの画像情報
により表示更新の行われる領域と、それ以外の領域とで
更新される走査線の間隔を異ならせることで実現する。
また、前記表示の更新を行う走査線の間隔を決定する要
因として、前記表示装置の周囲温度の情報を更に加え
る。また、前記表示状態の記憶性を有する表示装置は、
強誘電性液晶表示装置である。
【００１２】又、本発明の表示制御装置は、表示状態の
記憶性を有する表示装置を介して映像信号入力装置から
の映像情報と中央処理装置からの画像情報とを表示する
表示制御装置において、前記中央処理装置からの画像情
報で更新の行われる領域を検出する第１の検出手段と、
前記映像信号入力装置からの映像情報を合成する際の合
成領域を検出する第２の検出手段と、前記検出された情
報に基づいて、前記映像信号入力装置からの映像情報と
中央処理装置からの画像情報のうち表示更新の行われる
画像情報を優先的に表示装置に出力する表示制御手段と
を備えることを特徴とする。
【００１３】ここで、前記表示制御手段は、前記映像信
号入力装置からの画像情報により表示更新の行われる領
域と、前記中央処理装置からの画像情報により表示更新
の行われる領域と、それ以外の領域とで更新される走査
線の間隔を異ならせる走査線制御手段を備える。また、
前記走査線制御手段は、表示の更新を行う走査線の間隔
を決定する要因として、前記表示装置の周囲温度の情報
を更に加える。
【００１４】又、本発明の表示制御装置は、表示状態の
記憶性を有する表示装置を介して映像信号入力装置から
の映像情報と中央処理装置からの画像情報とを表示する
表示制御装置において、前記中央処理装置からの画像情
報を一時的に記憶する第１の記憶手段と、前記映像信号
入力装置からの映像情報と前記第１の記憶手段から出力
された画像情報とを合成して前記表示装置へ出力する表
示情報を生成する合成手段と、前記合成手段により生成
された表示情報を一時的に記憶する第２の記憶手段と、
前記第１の記憶手段において記憶内容の更新の行われる
領域を検出する第１の検出手段と、前記映像信号入力装
置からの映像情報を前記第１の記憶手段から出力された
画像情報に合成する際の合成位置を検出する第２の検出
手段と、前記第１及び第２の検出手段により検出された
情報により、前記映像信号入力装置からの映像情報と、
中央処理装置からの画像情報のうち表示更新の行われて
いる画像情報を優先的に表示装置に出力する表示制御手
段とを備えることを特徴とする。
【００１５】又、本発明の表示制御装置は、表示状態の
記憶性を有する表示装置を介して映像信号入力装置から
の映像情報と中央処理装置からの画像情報とを表示する
表示制御装置において、前記中央処理装置からの画像情
報を一時的に記憶する第１の記憶手段と、前記映像信号
入力装置からの映像情報と前記第１の記憶手段から出力
された画像情報とを合成して前記表示装置へ出力する表
示情報を生成する合成手段と、前記合成手段により生成
された表示情報を一時的に記憶する第２の記憶手段と、
前記第１の記憶手段において記憶内容の更新の行われる
領域を検出する第１の検出手段と、前記映像信号入力装
置からの映像情報を前記第１の記憶手段から出力された
画像情報に合成する際の合成位置を検出する第２の検出
手段と、前記第１及び第２の検出手段により検出された
情報により、前記映像信号入力装置からの映像情報と、
中央処理装置からの画像情報のうち表示更新の行われて
いる画像情報を優先的に表示装置に出力する表示制御手
段と、前記第２の記憶手段において、前記合成手段によ
り生成された表示情報を一時的に記憶するために使用さ
れる領域以外の空間に、あらかじめ所定の情報を書き込
む手段とを備えることを特徴とする。
【００１６】ここで、前記表示制御手段は、前記映像信
号入力装置からの画像情報により表示更新の行われる領
域と、前記中央処理装置からの画像情報により表示更新
の行われる領域と、それ以外の領域とで更新される走査
線の間隔を異ならせる走査線制御手段を備える。また、
前記走査線制御手段は、表示の更新を行う走査線の間隔
を決定する要因として、前記表示装置の周囲温度の情報
を更に加える。また、前記表示状態の記憶性を有する表
示装置は、強誘電性液晶表示装置である。
【００１７】又、本発明の表示システムは、前記記載の
表示制御装置と強誘電性液晶表示装置とを有する。
【００１８】
【作用】かかる構成によれば、映像信号入力装置からの
映像情報とホストＣＰＵからの画像情報とを合成した後
で一旦記憶手段に記憶し、さらに、前記映像信号入力装
置からの画像情報により表示更新の行われる領域を検出
する手段および前記ホストＣＰＵからの画像情報により
表示更新の行われる領域を検出する手段とにより、映像
信号入力装置による動画像表示の行われている領域と、
それ以外で表示の更新が行われている領域とを検出する
ことができるため、ＦＬＣＤから出力される表示情報の
出力要求信号に従い、動画像の表示されている領域の表
示データを前記記憶手段から読出して優先的に出力し、
続いてそれ以外の表示更新の行われている領域の表示デ
ータを前記記憶手段から読出して優先的に出力するよう
にすれば、ＦＬＣＤの特徴である部分書換制御を生かし
た高品位の表示画面を得ることができる。
【００１９】
【実施例】図１は本実施例の表示制御装置を備えたＦＬ
Ｃ表示装置をビデオキャプチャシステムの表示装置とし
て用いた情報処理システム全体のブロック図である。図
において、１は情報処理システム全体を制御するホスト
ＣＰＵ、２はアドレスバス、コントロールバス、データ
バスからなるシステムバス、３は演算処理を専用に行う
演算プロセッサ、４はシステム全体の初期化処理を行う
プログラム等を記憶するＲＯＭ、５はプログラムを記憶
したりワーク領域として使われるメインメモリ、６はホ
ストＣＰＵ１を介さずにメモリとＩ／Ｏ機器間でデータ
の転送を行うＤＭＡコントローラ（Direct Memory Acce
ss Controller 、以下ＤＭＡＣという）、７はＩ／Ｏ機
器等から割り込みの要求が発生した時にＣＰＵとＩ／Ｏ
機器間で割込み制御を行う割込みコントローラである。
【００２０】９は公衆回線や専用回線を利用して通信を
行う通信モデム、１０は画像等の読取りを行うイメージ
スキャナ、８は通信モデム９やイメージスキャナ１０と
本システムとの間で信号接続を行うためのシリアルイン
タフェース、１２はハードディスク装置、１３はフロッ
ピーディスク装置、１１はハードディスク装置１２やフ
ロッピーディスク装置１３のためのディスクインタフェ
ース、１５はたとえばインパクトプリンタやレーザビー
ムプリンタ，インクジェットプリンタ等のノンインパク
トプリンタに代表されるプリンタ、１４はプリンタ１５
と本システムとの間で信号接続を行うためのパラレルイ
ンタフェース、１７は文字、数字等のキャラクタその他
の入力を行うためのキーボード、１８はポインティング
デバイスであるマウス、１６はキーボード１７やマウス
１８のためのインタフェースである。
【００２１】２０は例えば本出願人より特開昭６３−４
３９９３号等において開示された表示器を用いて構成で
きるＦＬＣＤ（ＦＬＣディスプレイ）、１９はＬＦＣＤ
２０のためのＦＬＣＤインタフェース、２２は映像を記
録するためのビデオカメラ、２３はビデオディスクを再
生するビデオディスクプレーヤ、２１はビデオカメラ２
２やビデオディスクプレーヤ２３からの映像信号を本シ
ステムに取り込めるように信号処理を行うビデオインタ
フェースである。
【００２２】以上説明した各種機器等を接続してなる情
報処理システムでは、一般にシステムのユーザは、ＦＬ
ＣＤ２０の表示画面に表示される各種情報に対応しなが
ら操作を行う。すなわち、シリアルインタフェース８、
ハードディスク１２、フロッピーディスク１３、キーボ
ード１７、マウス１８から供給される文字や画像情報
等、また、ＲＯＭ４やメインメモリ５に格納されたユー
ザのシステム操作にかかる操作情報等がＦＬＣＤ２０の
表示画面に表示され、ユーザはこの表示を見ながら情報
の編集やシステムに対する指示操作を行う。ここで、上
記各種機器等は、それぞれＦＬＣＤ２０に対して表示情
報供給手段を構成する。
【００２３】図２は本実施例の表示制御装置のビデオイ
ンタフェース２１とＦＬＣＤインタフェース１９の構成
例を示すブロック図である。同図に示すように、本例の
ＦＬＣＤインタフェース１９には、ＣＲＴ用の表示制御
回路である既存のＳＶＧＡを利用したＳＶＧＡ１９１が
用いられる。本例のＳＶＧＡ１９１の構成を、図３を参
照して説明する。
【００２４】図３において、ホストＣＰＵ１が、ＦＬＣ
Ｄインタフェース１９の表示メモリウィンドウ領域内
で、書き込みのためにアクセスするその書換え表示デー
タは、システムバス２を介して転送され、ＦＩＦＯ１９
１１に一時的に格納される。また、表示メモリウィンド
ウ領域をＶＲＡＭ１９２の任意の領域に投影するための
バンクアドレスデータもシステムバス２を介して転送さ
れる。画像データは、Ｒ，Ｇ，Ｂ各２５６階調を表現す
る２４ビットデータの形態を有している。ＣＰＵ１から
のコマンドや前述のバンクアドレスデータ等の制御情報
はレジスタセットデータの形態で転送され、また、ＣＰ
Ｕ１がＳＶＧＡ１９１側の状態を知る等のためにレジス
タゲットデータがＣＰＵ１側へ転送される。ＦＩＦＯ１
９１１に格納されたレジスタセットデータおよび表示デ
ータは順次出力され、これらのデータに応じてバスイン
タフェースユニット１９１２やＶＧＡ１９１７中の各レ
ジスタにセットされる。ＶＧＡ１９１７はこれらレジス
タのセットされた状態によって、バンクアドレスとその
画像データおよび制御コマンドを知ることができる。
【００２５】ＶＧＡ１９１７は、表示メモリウィンド領
域のアドレスとバンクアドレスに基づいて、これらに対
応するＶＲＡＭ１９２におけるＶＲＡＭアドレスを生成
し、これとともに、メモリ制御信号としてのストローブ
信号ＲＡＳおよびＣＡＳ、チップセレクト信号ＣＳ、お
よびライトイネーブル信号ＷＥを、メモリインタフェー
スユニット１９１５を介してＶＲＡＭ１９２へ転送し、
これにより、そのＶＲＡＭアドレスに画像データを書き
込むことができる。このとき、書き換えられる画像デー
タは、同様にメモリインタフェースユニット１９１５を
介してＶＲＡＭ１９２へ転送される。
【００２６】一方、ＶＧＡ１９１７は、後に詳述される
ように、ビデオインタフェース２１から入力される垂直
同期信号，水平同期信号およびピクセルクロックに従っ
て、ＶＲＡＭ１９２から画像データを読み出し、ＦＩＦ
Ｏ１９１６へ格納する。ＦＩＦＯ１９１６からは、画像
データが格納された順序で後段の表示器データ切換器１
９５へ送出される。
【００２７】ＳＶＧＡ１９１には、アクセラレータ機能
を果すデータマニュピュレータ１９１３およびグラフィ
ックエンジン１９１４が設けられている。例えば、ホス
トＣＰＵ１が、バスインタフェースユニット１９１２の
レジスタに、円およびその中心と半径に関するデータを
セットして円の描画を指示すると、グラフィックエンジ
ン１９１４はその円表示データを生成して、データマニ
ュピュレータ１９１３はこのデータをＶＲＡＭ１９２に
書き込む。
【００２８】書換検出／フラグ生成回路１９１８は、Ｖ
ＧＡ１９１７が発生するＶＲＡＭアドレスを監視し、Ｖ
ＲＡＭ１９２の画像データが書き換えられた（書き込ま
れた）時のＶＲＡＭアドレス、すなわちライトイネーブ
ル信号及びチップセレクト信号ＣＳが有効となった時の
ＶＲＡＭアドレスを取り込む。そして、このＶＲＡＭア
ドレス及びホストＣＰＵ１から得られるＶＲＡＭアドレ
スオフセット，総ライン数，総ラインビット数の各デー
タに基づいてラインアドレスを計算する。この計算の概
念を図４に示す。
【００２９】図４に示されるように、ＶＲＡＭ１９２上
のアドレスＸで示される画素は、ＦＬＣＤ画素のライン
Ｎに対応するものであり、また、１ラインは複数の画素
からなり、更に１画素は複数（ｎ個）のバイトからなる
ものとする。このとき、ラインアドレス（ライン番号
Ｎ）は以下のように示される。
【００３０】
【数１】 書換検出／フラグ生成回路１９１８は、この計算したラ
インアドレスに応じて部分書換ラインフラグレジスタ１
９１９のフラグをセットする。この様子を図５に示す。
【００３１】図５に明らかなように、例えば「Ｌ」とい
う文字を表示するため、ＶＲＡＭ１９２上の対応するア
ドレスの表示が書き換えられた場合、上記計算によって
書き換えられたラインアドレスが検出され、このアドレ
スに対応するレジスタにフラグが立てられる（“１”が
セットされる）。再び、図２を参照すると、ＣＰＵ１９
３は、書換検出／フラグ生成回路１９１８の書換ライン
フラグレジスタの内容を読み出すことにより、ＶＲＡＭ
１９２の書き換えられたラインアドレスを検出すること
ができる。
【００３２】次に、本例におけるビデオインタフェース
２１の構成を、図６を参照して説明する。図６におい
て、ビデオカメラ２２或はビデオディスクプレーヤ２３
により取り込まれた輝度信号（Ｙ），色信号（Ｃ）及び
同期信号の混合された形のコンポジットビデオ信号は、
まず、ＹＣ分離器２１１により同期信号を含む輝度信号
（Ｙ）と色信号（Ｃ）に分離される。次に、輝度信号
（Ｙ）及び色信号（Ｃ）は、マトリクス回路２１２によ
り３原色の信号Ｒ（Ｒｅｄ），Ｇ（Ｇｒｅｅｎ），Ｂ
（Ｂｌｕｅ）と同期信号に分離され、３原色の信号Ｒ，
Ｇ，Ｂは更にＡ／Ｄコンバータ２１３によりアナログ／
デジタル変換された後、ウィンドウコントローラ２１４
に入力される。マトリクス回路２１２により分離された
同期信号は、ウィンドウコントローラ２１４に入力され
てアドレス情報を生成するために利用される。また、マ
トリクス回路２１２はクロックジェネレータ２１２ａを
有しており、クロックジェネレータ２１２ａにより生成
されたピクセルクロックは、Ａ／Ｄコンバータ２１３に
入力されて３原色信号Ｒ，Ｇ，Ｂのサンプリングクロッ
クとして利用されたり、ウィンドウコントローラ２１４
及びＦＬＣＤインタフェース１９内のＳＶＧＡ１９１に
入力されて、各種動作の同期をとるために使われる。
【００３３】ウィンドウコントローラ２１４は、ホスト
ＣＰＵ１からレジスタセットデータの形態で転送される
ビデオカメラ２２或はビデオディスクプレーヤ２３によ
り取り込まれた映像データを表示するためのＸ軸方向及
びＹ軸方向のサイズ情報に従い、Ａ／Ｄコンバータ２１
３によりデジタル化された３原色の信号Ｒ，Ｇ，Ｂを、
ビット間引き或はビット補間等の手法により拡大／縮小
を行ったり、レジスタ情報により決められた位置への貼
り付けを行うためのアドレス情報生成処理を行う。ま
た、ウィンドウコントローラ２１４は、ホストＣＰＵ１
から転送されたレジスタセットデータの形態で画像デー
タの表示が行われるＸ軸方向及びＹ軸方向のサイズ等の
情報から求められる、映像データを画像データ表示領域
内のどの位置に表示するかを示す映像データ領域情報を
有しており、ＦＬＣＤインタフェース１９内のＣＰＵ１
９３は映像データ領域情報を読み出すことにより、画像
データ表示領域内のどの位置に映像データが表示される
のかを検出することができる。
【００３４】この映像データ領域情報の一例を図７に示
す。また、図７の例に示される映像データ領域情報の表
示画面上での関係を図８に示す。図８において、３０
は、ＦＬＣＤインタフェース１９内のＶＲＡＭ１９２か
ら読み出された画像データを表示するための画像データ
表示領域で、画像データ表示領域３０上には文字データ
及び棒グラフを示したグラフィックデータ３１が表示さ
れている。また、３２は、ビデオインタフェース２１か
ら出力された映像データを表示するための映像データ領
域である。Ｘ１は画像データ表示領域左端を“０”とし
た時の映像データの開始される位置を示す水平方向の画
素数、Ｘ２は画像データ表示領域左端を“０”とした時
の映像データの終了される位置を示す水平方向の画素
数、Ｙ１は画像データ表示領域上端を“０”とした時の
映像データの開始される位置を示し垂直方向の画素数、
Ｙ２は画像データ表示領域上端を“０”とした時の映像
データの終了される位置を示す垂直方向の画素数を示
す。
【００３５】また、ウィンドウコントローラ２１４は、
画像データ表示領域の先頭を示す垂直同期信号及び各表
示ラインの先頭であることを示す水平同期信号を生成す
る。ＦＬＣＤインタフェース１９内のＳＶＧＡ１９１で
は、垂直同期信号及び水平同期信号に従い、ＶＲＡＭ１
９２から画像データを順次走査或は一本飛び走査ごとに
読み出し、表示データ切換器１９５に転送する。更に、
ビデオインタフェース２１内のウィンドウコントローラ
２１４では、Ａ／Ｄコンバータ２１３からの３原色の信
号Ｒ，Ｇ，ＢをホストＣＰＵ１からレジスタセットデー
タの形態で指示された処理を施した後に、垂直同期信
号，水平同期信号及びピクセルクロックから映像データ
表示領域を判断して、映像データを順次走査或は一本飛
びに走査ごとに表示データ切換器１９５へ転送する。
【００３６】図９に本例における表示データ切換器１９
５の構成を示す。表示データ切換器１９５において、ビ
デオインタフェース２１からの映像データとＳＶＧＡ１
９１からの画像データとが合成されてＦＬＣＤ２０への
表示データとして出力される様子を、図８の画面構成の
例に基づいて、以下に説明を行う。本例では、画像デー
タ表示領域３０の水平方向の画素数を１０２４、垂直方
向の画素数を７６８、Ｘ１の値を３０１、Ｘ２の値を５
５０、Ｙ１の値を２０１、Ｙ２の値を４００としてい
る。
【００３７】カウンタ１９５１は水平方向の画素数を計
数するカウンタであり、水平同期信号により初期化され
てピクセルクロックの立ち上がりに同期してカウントア
ップするものとする。カウンタ１９５１の内部では、ピ
クセルクロックが１画素を構成するビット数に応じて分
周を行う分周器が内蔵されており、ＣＰＵ１９３により
設定される画素構成情報に基づきピクセルクロックが分
周されて、カウンタのクロックとして使用される。例え
ば、１画素が１ビットで構成されている場合には、ピク
セルクロックがそのままカウンタのクロックとして使用
され、１画素が４ビットで構成されている場合（すなわ
ち１６色表示或は１６階調表示）には、ピクセルクロッ
クが４分周されてカウンタのクロックとして使用される
こととなる。カウンタ１９５２は垂直方向の画素数を計
数するカウンタであり、垂直同期信号により初期化され
て水平同期信号の立ち上がりに同期してカウントアップ
するものとする。
【００３８】Ｘ１サイズレジスタ１９５３、Ｘ２サイズ
レジスタ１９５４、Ｙ１サイズレジスタ１９５５、Ｙ２
サイズレジスタ１９５６へは、ＣＰＵ１９３がビデオイ
ンタフェース２１から読出した映像データ領域情報の値
が、それぞれＣＰＵ１９３により設定される。Ｘ１サイ
ズ比較器１９５７では、Ｘ１サイズレジスタ１９５３の
値（本例では３０１）とカウンタ１９５１の値とを比較
し、カウンタ１９５１の値がＸ１サイズレジスタ１９５
３の値以上の場合、出力をハイ１レベル“１”とする。
Ｘ２サイズ比較器１９５８では、Ｘ２サイズレジスタ１
９５４の値（本例では５５０）とカウンタ１９５１の値
とを比較し、カウンタ１９５１の値がＸ２サイズレジス
タ１９５４の値以下の場合、出力をハイレベル“１”と
する。
【００３９】Ｙ１サイズ比較器１９５９では、Ｙ１サイ
ズレジスタ１９５５の値（本例では２０１）とカウンタ
１９５２の値とを比較し、カウンタ１９５２の値がＹ１
サイズレジスタ１９５５の値以上の場合、出力をハイレ
ベル“１”とする。Ｙ２サイズ比較器１９６０では、Ｙ
２サイズレジスタ１９５６の値（本例では４００）とカ
ウンタ１９５２の値とを比較し、カウンタ１９５２の値
がＹ２サイズレジスタ１９５６の値以下の場合、出力を
ハイレベル“１”とする。
【００４０】Ｘ１サイズ比較器１９５７、Ｘ２サイズ比
較器１９５８、Ｙ１サイズ比較器１９５９、Ｙ２サイズ
比較器１９６０のそれぞれの出力は、４入力ＡＮＤゲー
ト１９６１に入力されており、全ての出力がハイレベル
“１”となった時に、４入力ＡＮＤ素子１９６１からハ
イレベル“１”の出力が表示データ切換信号としてセレ
クタ１９６２に出力される。セレクタ１９６２では、表
示データ切換信号の電圧レベルに応じて、映像データと
画像データのうち一方が選択され、ＦＬＣＤ２０への表
示データとして、後段の２値化中間調処理回路１９４に
出力される。この様子を図１０に示す。本例では、表示
データ切換信号がローレベル“０”の時に画像データを
表示データをとして出力し、表示データ切換信号がハイ
レベル“１”の時に映像データを表示データとして出力
するものとしている。
【００４１】２値化中間調処理回路１９４では、Ｒ，
Ｇ，Ｂ各色８ビットで表現される２５６階調もしくは２
５６色の多値表示データを、ＦＬＣＤ２０の表示画面に
おける各画素に対応した２値の画素データへの変換が行
われる。本例では上記表示画面の１画素は、図１１に示
されるように、各色について面積の異なる表示セルを有
している。これに応じて１画素のデータも、図１１に示
されるように、各色について２ビット（Ｒ１，Ｒ２，Ｇ
１，Ｇ２，Ｂ１，Ｂ２）を有する。従って、２値化中間
調処理回路１９４は各色８ビットの表示データを各色２
ビットのデータ（すなわち各色４値データ）に変換す
る。
【００４２】以上のように、本例では、ＶＲＡＭ１９２
の表示データはＲ，Ｇ，Ｂ各色８ビットの多値データと
して格納され、これらが読み出され表示が行われる時に
２値化される。これにより、ホストＣＰＵ１は、ＦＬＣ
Ｄ２０側に対してＣＲＴを用いた場合と同様にアクセス
でき、ＣＲＴとの互換性を確保できる。尚、この２値化
中間調処理で用いられる手法は、公知のものを用いるこ
とができ、このような手法としては、例えば誤差拡散
法，平均濃度法，ディザ法等が知られている。
【００４３】再び、図２を参照すると、２値化中間調処
理回路１９４にて処理された表示データは合成回路１９
６に入力され、ＣＰＵ１９３からのボーダーパターンデ
ータと合成された後に、ＶＲＡＭ１９９に格納される。
ボーダー生成回路１９７は、ＦＬＣＤ表示画面における
ボーダー部の画素データを生成する。すなわち、図１１
に示されるように、ＦＬＣＤ２０の表示画面は、１２８
０画素からなるラインを１０２４本有しており、この表
示画面のうち表示に用いられないボーダー部が表示画面
を縁どるように形成される。ＳＶＧＡ１９１から出力さ
れる画像データの有効表示領域としては、本例に示した
１０２４画素×７６８ライン以外に、８００画素×６０
０ラインや６４０画素×４８０ライン等の表示モードが
有り、その有効表示領域以外のところがボーダー部とな
る。
【００４４】このボーダー部が存在することにより、Ｆ
ＬＣＤ２０に転送される画素データのフォーマットは、
図１２の（Ａ）または図１２の（Ｂ）に示すものとな
る。図図１２の（Ａ）は、図１１に示す表示ラインＡ、
すなわち全てのラインがボーダー部に含まれる表示ライ
ンのデータフォーマットであり、図１２の（Ｂ）は、図
１１に示す表示ラインＢ、すなわち表示に用いられるラ
インのデータフォーマットである。表示ラインＡのデー
タフォーマットは、先頭にラインアドレスが付されこれ
にボーダー画素データが続く。これに対して表示ライン
Ｂは両端部がボーダー部に含まれるので、そのデータフ
ォーマットは、ラインアドレスに続いて、ボーダー画素
データ，画素データ，ボーダー画素データの順で続く。
【００４５】ボーダー生成回路１９７で生成されたボー
ダー画素データは、合成回路１９６において２値化中間
調処理回路１９４からの表示データと直列合成される。
この合成データは、メモリ制御回路１９８を介してＶＲ
ＡＭ１９９に格納される。メモリ制御回路１９８では、
ＦＬＣＤ２０から出力される表示情報の出力要求信号Ｈ
ＳＹＮＣに従い、ＣＰＵ１９３からの要求ラインアドレ
スに応じた表示データをＶＲＡＭ１９９から読み出し、
ラインアドレスと合成した後にＦＬＣＤ２０へ出力す
る。
【００４６】また、ＣＰＵ１９３は、ＦＬＣＤ２０とシ
リアル通信を行う機能を有しており、ＦＬＣＤ２０に対
してコマンド信号やリセット信号の送出を行ったり、Ｆ
ＬＣＤ２０からトリマ情報やその他のステータス情報の
受信を行う。本例では、ＦＬＣＤインタフェース１９内
のＶＲＡＭ１９２から読み出された画像データの表示を
行う画像データ表示領域３３に描かれている文字データ
及び棒グラフを示したグラフィックデータ３１のうち、
文字データは更新されることなく書き換えが行われず
に、グラフィックデータ３１はグラフの作図作業が行わ
れているとする。ＣＰＵ１９３は、ＶＲＡＭ１９２の書
き換えが行われている領域をＳＶＧＡ１９１から部分書
換ラインフラグ情報として知ることができる。本例で
は、グラフィックデータ３１の書かれているラインアド
レスを、３８１ラインから７００ラインまでとしてい
る。また、ＣＰＵ１９３は、映像データの表示の行われ
る領域を、ビデオインタフェース２１からの映像データ
領域情報として知ることができる。本例では、映像デー
タの表示データの領域のラインアドレスを２０１ライン
から４００ラインまでとしている。
【００４７】この中で、ビデオインタフェース２１から
送られてくる映像データは、１秒間に３０フレームの速
度で表示内容が更新される動画像データであり、表示品
位を向上させるためには優先的に表示を行う必要があ
る。そこで、映像データ表示領域３２の存在する２０１
ラインから４００ラインまではノンインターレース表示
するのが最適である。グラフィックデータ３１の存在す
る４０１ラインから７００ラインまでは次に優先順位が
高いため、４インターレース表示とする。その他のライ
ンは優先順位が低いため、３２インターレース表示とす
る。以上のように決定されたラインアドレスとインター
レースモードとの関係を、表１に示す。
【００４８】
【表１】 ここで、４インターレース表示とは、１番目にラインア
ドレス１が選択された場合、２番目にはラインアドレス
５が選択され、３番目にはラインアドレス９が選択され
るというように、ラインアドレスが３ラインおきに選択
されていくことである。同様に、３２インターレース表
示とは、１番目にラインアドレス１が選択された場合、
２番目にはラインアドレス３３が選択され、３番目には
ラインアドレス６５が選択されるというように、ライン
アドレスが３１ラインおきに選択されていくことであ
る。
【００４９】以上の走査によれば、表示画面１回分の走
査で、映像データ表示領域３２は全てのラインアドレス
が選択され、グラフィックデータ３１の領域は３ライン
おきにラインアドレスが選択され、その他の領域は３１
ラインおきにラインアドレスが選択されることとなる。
本操作によりラインアドレスの選択される様子を、表２
に示す。
【００５０】
【表２】 以上、上述した手段により生成された要求ラインアドレ
スに従い、ＶＲＡＭ１９９から読み出された表示データ
と表示ラインアドレスが、ＦＬＣＤ２０へ転送されて表
示されることとなる。その様子を図１３に示す。本例で
は表示ラインアドレスと画素データとがＡＤ０からＡＤ
７までの８ビットパラレルデータとしてＦＬＣＤ２０へ
転送されるものとして表示されている。まず、ＦＬＣＤ
２０からデータの送信要求を示す同期信号ＨＳＹＮＣが
メモリ制御回路１９８に入力されると、メモリ制御街路
１９８７ではＣＰＵ１９３からの要求ラインアドレスに
従い、ＶＲＡＭ１９９から表示データを読出して表示ラ
インアドレスとともにＦＬＣＤ２０へ出力する。同時に
メモリ制御回路１９８は、表示ラインアドレスと画素デ
ータとを識別するＡＨＤＬ信号をＦＬＣＤ２０へ転送す
る。ここでＡＨＤＬ信号は、ハイレベル“１”の時にＡ
Ｄ０からＡＤ７までの信号線に表示ラインアドレスが出
力されていることを示し、ローレベル“０”の時にＡＤ
０からＡＤ７までの信号線に画素データが出力されてい
ることを示す信号である。まず、ＡＨＤＬ信号をハイレ
ベル“１”にしてＦＬＣＤ２０に出力表示ラインアドレ
スを転送し、転送し終えた時点でＡＨＤＬ信号をローレ
ベル“０”にして表示データをＦＬＣＤ２０に出力する
こととなる。
【００５１】（第２実施例）第１実施例では、ホストＣ
ＰＵ１から表示要求の行われた画像データとビデオイン
タフェース２１により取り込まれた映像データとを合成
してＶＲＡＭ１９９に蓄え、そのデータをＶＲＡＭ１９
９から読出して表示する際に、画像データ或は映像デー
タの種別に応じてインターレースのモードを決定し、優
先順位をつけて部分書換制御を実現する方法について説
明した。
【００５２】本例ではＦＬＣＤ２０の周囲温度を検知
し、インターレースのモードを決定する要因としてＦＬ
ＣＤ２０の周囲温度情報を追加した方法について説明す
る。ＦＬＣＤ２０は周囲温度によって書き換え速度が変
化するため、１ラインの更新時間、すなわちＨＳＹＮＣ
の周期が変わる。従って、ＦＬＣＤの周囲温度によって
インターレースの本数を変化させることは、より繊細な
表示制御を行うこととなり表示品位の向上につながる。
【００５３】図１４に、本実施例におけるＦＬＣＤイン
タフェース１９の構成例を示す。図１４において、２０
ＡはＦＬＣＤ２０の周囲温度状態を監視する温度センサ
である。本例では、この温度センサ２０Ａにより検出さ
れた温度状態は、ＦＬＣＤ２０からトリマ情報やその他
のステータス情報を受信するためのシリアル通信機能を
介して、ＦＬＣＤインタフェース１９に通知されること
とする。
【００５４】本実施例において、ＦＬＣＤインタフェー
ス１９内のＣＰＵ１９３では、ＶＲＡＭ１９２に対する
書き換え作業の行われている領域を示すＳＶＧＡ１９１
からの部分書換ラインフラグ情報と、映像データの表示
の行われる領域を示すビデオインタフェース２１からの
映像データ領域情報と、更にＦＬＣＤ２０からシリアル
通信機能を介して送られてくるＦＬＣＤ２０の周囲温度
情報とから、ＦＬＣＤ２０への表示データを出力すべき
要求ラインアドレスを決定し、メインメモリインタフェ
ースユニット１９８へ出力することとなる。
【００５５】本例においても、第１実施例と同様に、図
８に示されるような表示の更新が行われる場合について
の動作の説明を以下に行う。図８において、画像データ
表示領域３０に描かれている文字データ及び棒グラフを
示したグラフィックデータ３１は、第１実施例と同様
に、文字データは更新されることなく書き換えが行われ
ずに、グラフィックデータ３１はグラフの作図作業が行
われているものとする。本例におけるラインアドレスと
インターレースモードとの関係を、表３に示す。
【００５６】
【表３】 本例では、ＦＬＣＤインタフェース１９に通知されるＦ
ＬＣＤ２０の周囲温度情報は２ビットのデータとし、４
つの状態が通知できることとする。ＦＬＣＤ２０から送
信される温度フラグ情報は、ＦＬＣＤ２０の周囲温度が
低い場合には“００”、高い場合には“１１”というよ
うに、ＦＬＣＤ２０の周囲温度に応じて“００”から
“１１”まで段階的に変化するものとする。ＦＬＣＤ２
０の周囲温度が高くて書き換え測度が速い時には、１回
の画面走査で更新するライン数を多くし、ＦＬＣＤ２０
の周囲温度が低くなるに従い、映像データ表示領域以外
の領域において１回の画面走査で更新するライン数を少
なくしていき、温度フラグ情報が“００”の時には、映
像データ表示領域の書き換えも２インターレースとして
見かけ上の書き換え速度を向上させる。
【００５７】以上説明したように、本実施例によれば、
１回の画面走査で更新を行うライン数本数を決定する要
因としてＦＬＣＤ２０の周囲温度情報を追加することに
より、より繊細な表示制御を行うことが可能となり、周
囲温度に影響されない表示品位を保つことができる。 （第３実施例）第１実施例では、ＦＬＣＤ２０の表示画
面のうち、表示画面を縁どるように形成されている表示
に用いられないボーダー部の画素データを生成するの
に、ボーダー生成回路１９７にてボーダー画素データを
生成し、合成回路１９６において２値化中間調処理回路
１９４からの画素データと直列合成した後で、メモリ制
御回路１９８を介してＶＲＡＭ１９９に格納する方法に
ついて説明した。
【００５８】本例では、ボーダー生成回路１９７及び合
成回路１９６無しにボーダー部の画素データを生成する
方法について説明する。図１５に、本実施例におけるＦ
ＬＣＤインタフェース１９の構成例を示す。図１５にお
いて、ＣＰＵ１９３から出力されるボーダーパターンデ
ータはメモリ制御回路１９８に入力され、電源投入時或
は表示モードの切換え時にＶＲＡＭ１９９に全てボーダ
ーパターンデータを書き込み、そのあとで２値化中間調
処理回路１９４から順次走査或は１本飛ばし走査で送ら
れてくる表示データをＶＲＡＭ１９９に書き込むように
する。図１６に、本実施例におけるメモリ制御回路１９
８の処理の流れを示したフローチャート図を示す。
【００５９】まず、本システムに電源が投入された時点
でＣＰＵ１９３はメモリ制御回路１９８にボーダーパタ
ーンデータを書き込み（Ｓ１）、メモリ制御回路１９８
はＶＲＡＭ１９９の全ての内容にボーダーパターンデー
タを書き込む（Ｓ２，Ｓ３）。その後、ＳＶＧＡ１９１
からの画像データ或はビデオインタフェース２１からの
映像データが、表示データ切換器１９５及び２値化中間
調処理回路１９４を介して送られてくると（Ｓ４）、メ
モリ制御回路１９８はその表示データのＶＲＡＭ１９９
への書き込みを開始する（Ｓ５）。メモリ制御回路１９
８では、ＣＰＵ１９３により設定された総画素数情報及
び総ライン数情報から、２値化中間調処理回路１９４か
ら送られてくる表示データの表示モードを検出し（Ｓ
６）、それぞれの表示モードごとに有効表示領域の表示
範囲がＦＬＣＤ２０の表示画面の中央に位置するよう
に、ＶＲＡＭ１９９へのアドレスを算出し、２値化中間
調処理回路１９４から送られてくる表示データを格納す
ることとなる。ＶＲＡＭ１９９へ格納された表示データ
は、第１実施例の表２に示されるラインアドレスの順番
でＣＰＵ１９３によりセットされる要求ラインアドレス
に従って（Ｓ７）、ボーダーパターンデータが付加され
た形で読み出され、ＦＬＣＤ２０からデータの送信要求
を示す同期信号ＨＳＹＮＣがメモリ制御回路１９８に出
力された時に、ラインアドレスとともにＦＬＣＤ２０に
出力される（Ｓ８）。
【００６０】ＦＬＣＤ２０において表示を行っている最
中に表示モードの変更が発生した場合、ＣＰＵ１９３
は、メモリ制御回路１９８に対して変更後の総画素数情
報及び総ライン数情報をセットする。メモリ制御回路１
９８では、ＣＰＵ１９３によりセットされた総画素数情
報及び総ライン数情報から表示モードの変更されたこと
を検出すると、２値化中間調処理回路１９４から送られ
てくる表示データのＶＲＡＭ１９９への書き込みを一旦
中止し、ＶＲＡＭ１９９の全ての内容に再度ボーダーパ
ターンデータを書き込んだ後で、２値化中間調処理回路
１９４から送られてくる表示データのＶＲＡＭ１９９へ
の書き込みを再開する。
【００６１】以上の処理を行うことにより、ＦＬＣＤ２
０の表示画面での有効表示領域以外の領域、すなわちボ
ーダー部の画素データは、電源投入時或は表示モード変
更時にすぐにＶＲＡＭ１９９上に形成されることとな
り、２値化中間調処理回路１９４から送られてくる表示
データに合わせて、毎回ボーダー部の画素データを形成
する必要がなくなる。
【００６２】以上説明したように、本実施例によれば、
電源投入時或は表示モードの切換え時にＶＲＡＭ１９９
の内容を全てボーダーパターンデータで書き込むことに
より、ボーダー部の画素データを生成するボーダー生成
回路１９７及び合成回路１９６が不要となり、回路の簡
素化を図ることができる。尚、本実施例では、制御の簡
素化のために、ビデオインタフェース２１から送られて
くる映像データをホストＣＰＵ１からの画像データに合
成する例を示したが、映像データ内にホストＣＰＵ１か
らの画像データを合成するのも同様である。また、本発
明は、複数の機器から構成されるシステムに適用して
も、１つの機器から成る装置に適用しても良い。また、
本発明はシステム或は装置にプログラムを供給すること
によって達成される場合にも適用できることはいうまで
もない。
【００６３】
【発明の効果】以上説明したように、本発明によれば、
映像信号入力装置からの映像情報とホストＣＰＵからの
画像情報とを合成する場合に、画面全体を順番に書き換
えるサイクルを実行する過程で、前記映像信号入力装置
からの画像情報により表示更新の行われる領域を検出
し、前記ホストＣＰＵからの画像情報により表示更新の
行われる領域を検出することにより、表示の更新を行う
優先順位を決定し、その優先順位に従い、表示情報の表
示を行うことにより、表示状態の記憶性を有する表示装
置の特徴である部分書換制御を生かした高品位の表示画
面を得ることができる。
【００６４】本発明は、特に強誘電性液晶表示装置（Ｆ
ＬＣＤ）において上記効果を発揮する。また、電源投入
時或は表示モードの切り換え時に、全てにある特定のデ
ータで書き込むことにより、ボーダー部の画素データを
簡単に生成することができ、ボーダー部の画素データを
生成する回路およびボーダー部の画素データと表示デー
タとを合成する合成回路が不要となり、回路の簡素化を
図ることができる。
【図面の簡単な説明】
【図１】本実施例の表示制御装置を組み込んだ情報処理
装置全体のブロック構成図である。
【図２】本実施例のＦＬＣＤインタフェースの構成例を
示すブロック図である。
【図３】ＳＶＧＡの構成例を示すブロック図である。
【図４】本実施例のＶＲＡＭアドレスからラインアドレ
スへの変換を説明するための模式図である。
【図５】本実施例における書換表示画素と書換ラインフ
ラグレジスタとの関係を示す模式図である。
【図６】本実施例のビデオインタフェースの構成例を示
すブロック図である。
【図７】ビデオインタフェースから出力される映像デー
タ領域情報のデータフォーマットを示す模式図である。
【図８】ＦＬＣＤへ出力する表示情報の一例を示した模
式図である。
【図９】本実施例の表示データ切換器の構成例を示すブ
ロック図である。
【図１０】表示データ切換器において、表示データの切
り換えが行われる様子を示すタイミングチャートであ
る。
【図１１】本実施例におけるＦＬＣＤ表示画面を示す模
式図である。
【図１２】本実施例における表示データのデータフォー
マットを示す模式図である。
【図１３】本実施例においてＦＬＣＤへラインアドレス
と画素データが転送される様子を示す模式図である。
【図１４】第２実施例におけるＦＬＣＤインタフェース
の構成例を示すブロック図である。
【図１５】第３実施例におけるＦＬＣＤインタフェース
の構成例を示すブロック図である。
【図１６】第３実施例において、メモリ制御回路での処
理の流れを示したフローチャートである。
【符号の説明】
１ ホストＣＰＵ ２ システムバス ３ 演算プロセッサ ４ ＲＯＭ ５ メインメモリ ６ ＤＭＡＣ ７ 割込みコントローラ ８ シリアルインタフェース ９ 通信モデム １０ イメージスキャナ １１ ディスクインタフェース １２ ハードディスク １３ フロッピーディスク １４ パラレルインタフェース １５ プリンタ １６ キーインタフェース １７ キーボード １８ マウス １９ ＦＬＣＤインタフェース ２０ ＦＬＣＤ ２０Ａ 温度センサ ２１ ビデオインタフェース ２２ ビデオカメラ ２３ ビデオディスクプレーヤ １９１ ＳＶＧＡ １９２ ＶＲＡＭ １９３ ＣＰＵ １９４ ２値化中間調処理回路 １９５ 表示データ切換器 １９６ 合成回路 １９７ ボーダー生成回路 １９８ メモリ制御回路 １９９ ＶＲＡＭ １９１１ ＦＩＦＯ １９１２ バスインタフェースユニット １９１３ データマニピュレータ １９１４ グラフィックエンジン １９１５ メモリインタフェースユニット １９１６ ＦＩＦＯ １９１７ ＶＧＡ １９１８ 書換検出／フラグ生成回路 １９１９ 部分書換ラインフラグレジスタ ２１１ ＹＣ分離器 ２１２ マトリクス回路 ２１３ Ａ／Ｄコンバータ ２１４ ウィンドウコントローラ １９５１ カウンタ １９５２ カウンタ １９５３ Ｘ１サイズレジスタ １９５４ Ｘ２サイズレジスタ １９５５ Ｙ１サイズレジスタ １９５６ Ｙ２サイズレジスタ １９５７ Ｘ１サイズ比較器 １９５８ Ｘ２サイズ比較器 １９５９ Ｙ１サイズ比較器 １９６０ Ｙ２サイズ比較器 １９６１ ＡＮＤゲート １９６２ セレクタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 芳則 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 守 浩史 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 長谷川 岳都 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 坂下 達也 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 小野 研一郎 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 棚橋 淳一 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 森本 はじめ 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 表示状態の記憶性を有する表示装置を介
    して映像信号入力装置からの映像情報と中央処理装置か
    らの画像情報とを表示する表示制御方法において、 前記中央処理装置からの画像情報で更新の行われる領域
    を検出し、 前記映像信号入力装置からの映像情報を合成する際の合
    成領域を検出し、 前記検出された情報に基づいて、前記映像信号入力装置
    からの映像情報と中央処理装置からの画像情報のうち表
    示更新の行われる画像情報を優先的に表示装置に出力す
    ることを特徴とする表示制御方法。
  2. 【請求項２】 前記優先的な表示装置への出力は、前記
    映像信号入力装置からの画像情報により表示更新の行わ
    れる領域と、前記中央処理装置からの画像情報により表
    示更新の行われる領域と、それ以外の領域とで更新され
    る走査線の間隔を異ならせることで実現することを特徴
    とする請求項１記載の表示制御方法。
  3. 【請求項３】 前記表示の更新を行う走査線の間隔を決
    定する要因として、前記表示装置の周囲温度の情報を更
    に加えることを特徴とする請求項２記載の表示制御方
    法。
  4. 【請求項４】 前記表示状態の記憶性を有する表示装置
    は、強誘電性液晶表示装置であることを特徴とする請求
    項１乃至３のいずれか１つに記載の表示制御方法。
  5. 【請求項５】 表示状態の記憶性を有する表示装置を介
    して映像信号入力装置からの映像情報と中央処理装置か
    らの画像情報とを表示する表示制御装置において、 前記中央処理装置からの画像情報で更新の行われる領域
    を検出する第１の検出手段と、 前記映像信号入力装置からの映像情報を合成する際の合
    成領域を検出する第２の検出手段と、 前記検出された情報に基づいて、前記映像信号入力装置
    からの映像情報と中央処理装置からの画像情報のうち表
    示更新の行われる画像情報を優先的に表示装置に出力す
    る表示制御手段とを備えることを特徴とする表示制御装
    置。
  6. 【請求項６】 前記表示制御手段は、前記映像信号入力
    装置からの画像情報により表示更新の行われる領域と、
    前記中央処理装置からの画像情報により表示更新の行わ
    れる領域と、それ以外の領域とで更新される走査線の間
    隔を異ならせる走査線制御手段を備えることを特徴とす
    る請求項５記載の表示制御装置。
  7. 【請求項７】 前記走査線制御手段は、表示の更新を行
    う走査線の間隔を決定する要因として、前記表示装置の
    周囲温度の情報を更に加えることを特徴とする請求項４
    記載の表示制御装置。
  8. 【請求項８】 表示状態の記憶性を有する表示装置を介
    して映像信号入力装置からの映像情報と中央処理装置か
    らの画像情報とを表示する表示制御装置において、 前記中央処理装置からの画像情報を一時的に記憶する第
    １の記憶手段と、 前記映像信号入力装置からの映像情報と前記第１の記憶
    手段から出力された画像情報とを合成して前記表示装置
    へ出力する表示情報を生成する合成手段と、 前記合成手段により生成された表示情報を一時的に記憶
    する第２の記憶手段と、 前記第１の記憶手段において記憶内容の更新の行われる
    領域を検出する第１の検出手段と、 前記映像信号入力装置からの映像情報を前記第１の記憶
    手段から出力された画像情報に合成する際の合成位置を
    検出する第２の検出手段と、 前記第１及び第２の検出手段により検出された情報によ
    り、前記映像信号入力装置からの映像情報と、中央処理
    装置からの画像情報のうち表示更新の行われている画像
    情報を優先的に表示装置に出力する表示制御手段とを備
    えることを特徴とする表示制御装置。
  9. 【請求項９】 表示状態の記憶性を有する表示装置を介
    して映像信号入力装置からの映像情報と中央処理装置か
    らの画像情報とを表示する表示制御装置において、 前記中央処理装置からの画像情報を一時的に記憶する第
    １の記憶手段と、 前記映像信号入力装置からの映像情報と前記第１の記憶
    手段から出力された画像情報とを合成して前記表示装置
    へ出力する表示情報を生成する合成手段と、 前記合成手段により生成された表示情報を一時的に記憶
    する第２の記憶手段と、 前記第１の記憶手段において記憶内容の更新の行われる
    領域を検出する第１の検出手段と、 前記映像信号入力装置からの映像情報を前記第１の記憶
    手段から出力された画像情報に合成する際の合成位置を
    検出する第２の検出手段と、 前記第１及び第２の検出手段により検出された情報によ
    り、前記映像信号入力装置からの映像情報と、中央処理
    装置からの画像情報のうち表示更新の行われている画像
    情報を優先的に表示装置に出力する表示制御手段と、 前記第２の記憶手段において、前記合成手段により生成
    された表示情報を一時的に記憶するために使用される領
    域以外の空間に、あらかじめ所定の情報を書き込む手段
    とを備えることを特徴とする表示制御装置。
  10. 【請求項１０】 前記表示制御手段は、前記映像信号入
    力装置からの画像情報により表示更新の行われる領域
    と、前記中央処理装置からの画像情報により表示更新の
    行われる領域と、それ以外の領域とで更新される走査線
    の間隔を異ならせる走査線制御手段を備えることを特徴
    とする請求項８または９記載の表示制御装置。
  11. 【請求項１１】 前記走査線制御手段は、表示の更新を
    行う走査線の間隔を決定する要因として、前記表示装置
    の周囲温度の情報を更に加えることを特徴とする請求項
    １０記載の表示制御装置。
  12. 【請求項１２】 前記表示状態の記憶性を有する表示装
    置は、強誘電性液晶表示装置であることを特徴とする請
    求項５乃至１１のいずれか１つに記載の表示制御装置。
  13. 【請求項１３】 前記請求項５乃至１１のいずれか１つ
    に記載の表示制御装置と強誘電性液晶表示装置とを有す
    る表示システム。
JP7013784A 1995-01-31 1995-01-31 記憶性を有する表示装置の表示制御方法及びその表示システム Withdrawn JPH08202318A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7013784A JPH08202318A (ja) 1995-01-31 1995-01-31 記憶性を有する表示装置の表示制御方法及びその表示システム
EP96101274A EP0725380A1 (en) 1995-01-31 1996-01-30 Display control method for display apparatus having maintainability of display-status function and display control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7013784A JPH08202318A (ja) 1995-01-31 1995-01-31 記憶性を有する表示装置の表示制御方法及びその表示システム

Publications (1)

Publication Number Publication Date
JPH08202318A true JPH08202318A (ja) 1996-08-09

Family

ID=11842884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7013784A Withdrawn JPH08202318A (ja) 1995-01-31 1995-01-31 記憶性を有する表示装置の表示制御方法及びその表示システム

Country Status (2)

Country Link
EP (1) EP0725380A1 (ja)
JP (1) JPH08202318A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006220710A (ja) * 2005-02-08 2006-08-24 Seiko Epson Corp 情報表示装置及び表示情報生成装置
KR100613785B1 (ko) * 1997-01-30 2006-11-30 가부시끼가이샤 르네사스 테크놀로지 액정표시제어장치및액정표시장치

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69535818D1 (de) 1995-09-20 2008-10-02 Hitachi Ltd Bildanzeigevorrichtung
US20020024496A1 (en) 1998-03-20 2002-02-28 Hajime Akimoto Image display device
US7929197B2 (en) 1996-11-05 2011-04-19 Qualcomm Mems Technologies, Inc. System and method for a MEMS device
US6075510A (en) * 1997-10-28 2000-06-13 Nortel Networks Corporation Low power refreshing (smart display multiplexing)
KR100703140B1 (ko) 1998-04-08 2007-04-05 이리다임 디스플레이 코포레이션 간섭 변조기 및 그 제조 방법
US8928967B2 (en) 1998-04-08 2015-01-06 Qualcomm Mems Technologies, Inc. Method and device for modulating light
JP2001103392A (ja) * 1999-09-29 2001-04-13 Nec Ic Microcomput Syst Ltd 画像枠生成回路及びそれを用いたデジタルテレビシステム
WO2003007049A1 (en) 1999-10-05 2003-01-23 Iridigm Display Corporation Photonic mems and structures
JP2002202881A (ja) * 2000-10-26 2002-07-19 Matsushita Electric Ind Co Ltd 画像表示装置
US7889163B2 (en) 2004-08-27 2011-02-15 Qualcomm Mems Technologies, Inc. Drive method for MEMS devices
US7136213B2 (en) 2004-09-27 2006-11-14 Idc, Llc Interferometric modulators having charge persistence
US7460246B2 (en) 2004-09-27 2008-12-02 Idc, Llc Method and system for sensing light using interferometric elements
US7724993B2 (en) 2004-09-27 2010-05-25 Qualcomm Mems Technologies, Inc. MEMS switches with deforming membranes
US7843410B2 (en) 2004-09-27 2010-11-30 Qualcomm Mems Technologies, Inc. Method and device for electrically programmable display
US7657242B2 (en) 2004-09-27 2010-02-02 Qualcomm Mems Technologies, Inc. Selectable capacitance circuit
US7679627B2 (en) 2004-09-27 2010-03-16 Qualcomm Mems Technologies, Inc. Controller and driver features for bi-stable display
US7653371B2 (en) 2004-09-27 2010-01-26 Qualcomm Mems Technologies, Inc. Selectable capacitance circuit
US7583429B2 (en) 2004-09-27 2009-09-01 Idc, Llc Ornamental display device
US7317568B2 (en) 2004-09-27 2008-01-08 Idc, Llc System and method of implementation of interferometric modulators for display mirrors
US7920135B2 (en) 2004-09-27 2011-04-05 Qualcomm Mems Technologies, Inc. Method and system for driving a bi-stable display
US8878825B2 (en) 2004-09-27 2014-11-04 Qualcomm Mems Technologies, Inc. System and method for providing a variable refresh rate of an interferometric modulator display
US8310441B2 (en) 2004-09-27 2012-11-13 Qualcomm Mems Technologies, Inc. Method and system for writing data to MEMS display elements
US7808703B2 (en) 2004-09-27 2010-10-05 Qualcomm Mems Technologies, Inc. System and method for implementation of interferometric modulator displays
US7532195B2 (en) 2004-09-27 2009-05-12 Idc, Llc Method and system for reducing power consumption in a display
US7675669B2 (en) 2004-09-27 2010-03-09 Qualcomm Mems Technologies, Inc. Method and system for driving interferometric modulators
US20060176241A1 (en) * 2004-09-27 2006-08-10 Sampsell Jeffrey B System and method of transmitting video data
US7920136B2 (en) 2005-05-05 2011-04-05 Qualcomm Mems Technologies, Inc. System and method of driving a MEMS display device
CA2607807A1 (en) 2005-05-05 2006-11-16 Qualcomm Incorporated Dynamic driver ic and display panel configuration
US7948457B2 (en) 2005-05-05 2011-05-24 Qualcomm Mems Technologies, Inc. Systems and methods of actuating MEMS display elements
US8391630B2 (en) 2005-12-22 2013-03-05 Qualcomm Mems Technologies, Inc. System and method for power reduction when decompressing video streams for interferometric modulator displays
US7916980B2 (en) 2006-01-13 2011-03-29 Qualcomm Mems Technologies, Inc. Interconnect structure for MEMS device
US8194056B2 (en) 2006-02-09 2012-06-05 Qualcomm Mems Technologies Inc. Method and system for writing data to MEMS display elements
WO2007095127A1 (en) 2006-02-10 2007-08-23 Qualcomm Mems Technologies, Inc. Method and system for updating of displays showing deterministic content
US7903047B2 (en) 2006-04-17 2011-03-08 Qualcomm Mems Technologies, Inc. Mode indicator for interferometric modulator displays
US8049713B2 (en) 2006-04-24 2011-11-01 Qualcomm Mems Technologies, Inc. Power consumption optimized display update
US7702192B2 (en) 2006-06-21 2010-04-20 Qualcomm Mems Technologies, Inc. Systems and methods for driving MEMS display
US7777715B2 (en) 2006-06-29 2010-08-17 Qualcomm Mems Technologies, Inc. Passive circuits for de-multiplexing display inputs
US7595926B2 (en) 2007-07-05 2009-09-29 Qualcomm Mems Technologies, Inc. Integrated IMODS and solar cells on a substrate
EP2247977A2 (en) * 2008-02-14 2010-11-10 QUALCOMM MEMS Technologies, Inc. Device having power generating black mask and method of fabricating the same
US8094358B2 (en) 2008-03-27 2012-01-10 Qualcomm Mems Technologies, Inc. Dimming mirror
US7660028B2 (en) 2008-03-28 2010-02-09 Qualcomm Mems Technologies, Inc. Apparatus and method of dual-mode display
US7787171B2 (en) 2008-03-31 2010-08-31 Qualcomm Mems Technologies, Inc. Human-readable, bi-state environmental sensors based on micro-mechanical membranes
US7852491B2 (en) 2008-03-31 2010-12-14 Qualcomm Mems Technologies, Inc. Human-readable, bi-state environmental sensors based on micro-mechanical membranes
US7787130B2 (en) 2008-03-31 2010-08-31 Qualcomm Mems Technologies, Inc. Human-readable, bi-state environmental sensors based on micro-mechanical membranes
US8077326B1 (en) 2008-03-31 2011-12-13 Qualcomm Mems Technologies, Inc. Human-readable, bi-state environmental sensors based on micro-mechanical membranes
US7860668B2 (en) 2008-06-18 2010-12-28 Qualcomm Mems Technologies, Inc. Pressure measurement using a MEMS device
US8736590B2 (en) 2009-03-27 2014-05-27 Qualcomm Mems Technologies, Inc. Low voltage driver scheme for interferometric modulators
US8711361B2 (en) 2009-11-05 2014-04-29 Qualcomm, Incorporated Methods and devices for detecting and measuring environmental conditions in high performance device packages
US8390916B2 (en) 2010-06-29 2013-03-05 Qualcomm Mems Technologies, Inc. System and method for false-color sensing and display
US8904867B2 (en) 2010-11-04 2014-12-09 Qualcomm Mems Technologies, Inc. Display-integrated optical accelerometer
US8714023B2 (en) 2011-03-10 2014-05-06 Qualcomm Mems Technologies, Inc. System and method for detecting surface perturbations

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU617006B2 (en) * 1988-09-29 1991-11-14 Canon Kabushiki Kaisha Data processing system and apparatus
JP2603347B2 (ja) * 1989-12-19 1997-04-23 キヤノン株式会社 情報処理装置及びこれを用いた表示装置
DE69411957T2 (de) * 1993-01-11 1999-01-14 Canon Kk Anzeigelinienverteilungssystem

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100613785B1 (ko) * 1997-01-30 2006-11-30 가부시끼가이샤 르네사스 테크놀로지 액정표시제어장치및액정표시장치
US7688303B2 (en) 1997-01-30 2010-03-30 Renesas Technology Corp. Liquid crystal display controller and liquid crystal display device
US8212763B2 (en) 1997-01-30 2012-07-03 Renesas Electronics Corporation Liquid crystal display controller and liquid crystal display device
US8547320B2 (en) 1997-01-30 2013-10-01 Renesas Electronics Corporation Liquid crystal display controller and liquid crystal display device
US8941578B2 (en) 1997-01-30 2015-01-27 Renesas Electronics Corporation Liquid crystal display controller and liquid crystal display device
JP2006220710A (ja) * 2005-02-08 2006-08-24 Seiko Epson Corp 情報表示装置及び表示情報生成装置

Also Published As

Publication number Publication date
EP0725380A1 (en) 1996-08-07

Similar Documents

Publication Publication Date Title
JPH08202318A (ja) 記憶性を有する表示装置の表示制御方法及びその表示システム
US6788309B1 (en) Method and apparatus for generating a video overlay
US8026919B2 (en) Display controller, graphics processor, rendering processing apparatus, and rendering control method
US5736981A (en) Display control apparatus
US20020140685A1 (en) Display control apparatus and method
US7589745B2 (en) Image signal processing circuit and image display apparatus
US6340959B1 (en) Display control circuit
US6369826B1 (en) Computer, overlay processor and method for performing overlay processing
US5880741A (en) Method and apparatus for transferring video data using mask data
JPH07104722A (ja) 画像表示システム
US6140992A (en) Display control system which prevents transmission of the horizontal synchronizing signal for a predetermined period when the display state has changed
US5818466A (en) Apparatus for providing multi-layer sprite graphic for an on-screen-graphic of television
JP2593427B2 (ja) 画像処理装置
JPH0683288A (ja) 表示制御装置
JP2923906B2 (ja) 液晶表示装置の駆動回路
JPH09244595A (ja) 表示制御方法および装置ならびに表示システム
JP3862976B2 (ja) 表示機構
JPH06124189A (ja) 画像表示装置および画像表示制御方法
JP3297475B2 (ja) 表示制御装置及び方法
JPH11167096A (ja) 表示制御装置及びその方法
JPH07311568A (ja) 画像出力方法および装置
JPH07334138A (ja) 画像表示装置
JP3019543B2 (ja) 画像表示システム
JPH1011049A (ja) オーバレイ表示方法およびディスプレイオーバレイ装置
JPH05192334A (ja) 超音波診断装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020402