JPH11167096A

JPH11167096A - 表示制御装置及びその方法

Info

Publication number: JPH11167096A
Application number: JP33200097A
Authority: JP
Inventors: Tadashi Takayama; 正高山
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1997-12-02
Filing date: 1997-12-02
Publication date: 1999-06-22

Abstract

(57)【要約】【課題】表示画像の記憶保持特性を有する表示器にお
いては、そのリフレッシュレートが遅いため追い越し走
査が発生し、良好な画像を好レスポンスで得ることは難
しかった。【解決手段】表示すべき動画像データをＶＲＡＭ３０
１に保持し、該動画像データはＦＬＣＤ１１９における
表示形式に変換した後フレームメモリ３０６に保持され
る。フレームメモリ３０６への書き込みは、全てのデー
タの読み出しが終了するまで、ＣＰＵ３００によって制
限される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は表示制御装置及びそ
の方法に関し、特に、表示画像保持特性を有する表示器
における表示制御装置及びその方法に関する。

【０００２】

【従来の技術】一般に、情報処理システム（或いは装
置）では、情報の視覚的表現機能を実現する手段として
表示装置を使用している。このような表示装置としては
ＣＲＴ表示装置あるいは液晶表示装置（以下、ＬＣＤと
いう）が広く使われていることは周知の通りである。

【０００３】これらの表示装置における表示制御では、
情報処理装置内に設けられたビデオメモリ（以下、ＶＲ
ＡＭという）に対して表示する画像の書き込み動作と、
ＶＲＡＭからの表示データの読み出し動作とがそれぞれ
独立して実行されている。この場合、表示情報の更新等
のためのＶＲＡＭに対する表示データの書き込みと、表
示のための読み出しとはそれぞれ独立して行われるた
め、情報処理システム側のプログラムでは表示タイミン
グを一切考慮することがなく、任意のタイミングで所望
の表示データをＶＲＡＭに書き込むことができるという
利点がある。

【０００４】さて、一般にＣＲＴ表示装置は、高速にそ
の表示内容を更新することができるため動画表示に適し
ているという特徴を持つ一方、その奥行きが表示面積に
比例して大きくなるという欠点を併せ持つ。この欠点を
補うものとして、小型化・薄型化という点で特徴を有す
るＬＣＤが近年脚光を浴びている。

【０００５】

【発明が解決しようとする課題】上述したようなＬＣＤ
の一種として、強誘電性液晶(ＦＬＣ：Ferroelectric L
iquid Crystal)の液晶セルを用いた表示器（以下、ＦＬ
ＣＤという）がある。ＦＬＣＤの特徴の一つは、その液
晶セルが電界の印加に対して表示状態の保存性を有する
点にある。すなわち、ＦＬＣＤは、その液晶セルが十分
に薄く、その中の細長いＦＬＣの素子は安定性に優れて
いるため、それを活用したＦＬＣＤは表示内容を記憶す
る特性を有する。このようなＦＬＣ及びＦＬＣＤの詳細
は、例えば特願昭６２−７６３５７号に記載されてい
る。

【０００６】ところで、液晶表示装置の場合、一般的に
ＣＲＴ表示装置に比較して画面のリフレッシュレートが
低いため、例えば前述のＦＬＣＤにおいては、液晶セル
がその表示状態を保存する特性を活かし、表示画像デー
タの変化した部分のみを更新する、所謂、部分書き換え
等の技術により、見掛け上の画面のリフレッシュレート
を上げるなどの工夫が従来なされてきた。

【０００７】さて一方、近年、ＭＰＥＧデコーダ等のＩ
Ｃ化に伴い、このような情報処理システム用の表示装置
上にビデオＣＤの再生画像、あるいはビデオキャプチャ
等による動画像を表示することが頻繁に行われるように
なってきた。このような動画像を、上記の如き、原画像
信号のフレームレートに比較して遅いリフレッシュレー
トを持つ表示器に表示する場合、追い越し走査が発生
し、異なるフレームの画像信号が合成されて動画像表示
されてしまうという問題があった。

【０００８】従来、このような問題を解決するための手
段として、ダブルバッファリングによる方法などが提案
されている。しかしながらこの方法では高速の高価なメ
モリ素子が必要であり、上記ＦＬＣＤ表示器のように、
表示画像データの変化した部分を検出し、その変化部分
の画像情報だけを再描画することにより、見かけ上の画
面のリフレッシュレートをあげて、全体的な表示のパフ
ォーマンスを向上させている装置には、冗長な部分が多
く、最適な方法であるとは言えなかった。

【０００９】本発明は上記課題を解決するためになされ
たものであり、表示画像の記憶保持特性を有する表示器
に、安価に、良好な動画像をレスポンス良く表示させる
ことを可能にする表示制御装置及びその方法を提供する
ことを目的とする。

【００１０】

【課題を解決するための手段】上記目的を達成するため
の一手段として、本発明の表示制御装置は以下の構成を
備える。

【００１１】即ち、表示器と接続される表示制御装置で
あって、表示画像データを保持する第１の保持手段と、
前記第１の保持手段に保持された画像データを読み出し
て前記表示器における表示形式に変換する変換手段と、
前記変換手段により変換された画像データを保持する第
２の保持手段と、前記第２の保持手段に保持された画像
データを読み出して前記表示器へ送出する送出手段と、
前記送出手段によって前記第２の保持手段から画像デー
タが読み出されている期間は該第２の保持手段への画像
データの書き込みを禁止する制御手段とを有することを
特徴とする。

【００１２】また、前記制御手段は、前記第２の保持手
段への画像データの書き込みを、前記第１の保持手段か
らの画像データの読み出しのタイミングに基づいて制御
することを特徴とする。

【００１３】また、前記制御手段は、前記第２の保持手
段への画像データの書き込みを、前記第１の保持手段か
ら画像データを読み出す際に発生するフレーム同期信号
に基づいて制御することを特徴とする。

【００１４】更に、前記第１の保持手段に対する書き込
み状況を監視する監視手段を有し、前記制御手段は、前
記監視手段により前記第１の保持手段への書き込みが検
出された領域に対応する前記第２の保持手段内の画像デ
ータを送出するように、前記送出手段を制御することを
特徴とする。

【００１５】また、前記制御手段は、前記第２の保持手
段への画像データの書き込みを、前記送出手段による画
像データの読み出しが終了するよりも所定時間分早く許
可することを特徴とする。

【００１６】例えば、前記所定時間は、演算によって決
定されることを特徴とする。

【００１７】また、前記表示器は、表示画像の記憶保持
特性を有することを特徴とする。

【００１８】また、上記目的を達成するための一手法と
して、本発明の表示制御方法は以下の工程を備える。

【００１９】即ち、表示器を制御する表示制御方法であ
って、第１の保持手段に表示画像データを格納する第１
の格納工程と、前記第１の保持手段に格納された画像デ
ータを読み出して前記表示器における表示形式に変換す
る変換工程と、前記変換工程において変換された画像デ
ータを第２の保持手段に格納する第２の保持工程と、前
記第２の保持手段に格納された画像データを読み出して
前記表示器へ送出する際に、前記第２の保持手段から画
像データが読み出されている期間は該第２の保持手段へ
の画像データの書き込みを禁止する送出工程と、を有す
ることを特徴とする。

【００２０】

【発明の実施の形態】以下、添付図面に従って本発明に
係わる一実施形態について詳細に説明する。

【００２１】＜第１実施形態＞図１に、本実施形態の情
報処理システムのブロック構成を示す。同図において、
１０１は情報処理システム全体を制御するＣＰＵ、１０
２はアドレスバス、コントロールバス、データバスから
なるシステムバス、１０３はブートプログラムやＢＩＯ
Ｓ等を記憶しているＲＯＭである。１０４は、ＲＡＭで
構成され、ＯＳ及び各種アプリケーションがロードされ
るメインメモリである。１０５はメモリ間、メモリと各
デバイス間等のデータ転送を高速に行うダイレクトメモ
リアクセスコントローラ（ＤＭＡＣ）である。１０６は
キーボード、及びキーボードからの信号を制御してシス
テムバス１０２を介してＣＰＵ１０１に通知するキーボ
ードコントローラである。１０７はＣＰＵ１０１に対し
て各種割り込み信号の発生を制御する割り込みコントロ
ーラである。１０８はシリアルインターフェース（例え
ばＲＳ２３２Ｃインターフェース等）であり、通信モデ
ム１０９、ポインティングデバイスの１つであるマウス
１１０、イメージスキャナ１１１を接続している（或は
接続可能にしている）。１１２は、水晶発振器を含み、
そのクロックに基づいて計時するリアルタイムクロッ
ク、１１３はパラレルインターフェースである。このパ
ラレルインターフェース１１３には、例えばプリンタ１
１４が接続される。１１５はハードディスクや光磁気デ
ィスク等の大容量記憶装置およびそのインターフェース
（例えばＳＣＳＩインターフェース）である。１１６は
ＬＡＮインターフェースであり、例えばイーサネット
（米国ゼロックス社、ＤＥＣ社、インテル社の共同開発
によるバス構造のＬＡＮ）１１７に接続される。１１８
はフロッピーディスク及びそのインターフェースであ
る。

【００２２】そして、１１９は上記装置の表示画面を形
成するＦＬＣ表示器（ＦＬＣＤ）であり、１２０はＦＬ
ＣＤ１１９と本システムとを接続するためのインターフ
ェース（ＦＬＣＤ−Ｉ／Ｆ）である。

【００２３】このＦＬＣＤインターフェース１２０につ
いての詳細は後述するが、内部に表示用のＲＡＭ（ＶＲ
ＡＭ）と、そのＶＲＡＭに格納された画像をＦＬＣＤ１
１９に表示させるための処理を行う回路群を含んでい
る。

【００２４】尚、このＦＬＣＤインターフェース１２０
は、システムに固定的に接続されていても良いし、通
常、ワークステーションやパーソナルコンピュータに代
表される情報処理装置に設けられた拡張スロットと呼ば
れる部分にカード（もしくはボード）として接続される
ものであってもよい。すなわち、本実施形態のＦＬＣＤ
１１９及びそのインターフェース１２０は、如何なる形
態でシステムに組み込まれても構わないし、外部に独立
した装置として接続されても構わない。尚、ＦＬＣＤ１
１９が情報処理装置とは別体になっている場合には、Ｆ
ＬＣＤインタフェース１２０とはケーブルで接続されて
いる。

【００２５】いずれにせよ、本システムにおいては、メ
インメモリ１０４に記憶装置１１５や１１８等からＯＳ
やアプリケーションをロードし、それを実行する。実行
中の画面情報はＦＬＣＤインターフェース１２０内に設
けられたＶＲＡＭに格納することで、即ちＦＬＣＤ１１
９に表示させることになる。尚、動作するＯＳやアプリ
ケーションとしては、例えばＯＳとしては米国マイクロ
ソフト社のＭＳ−ＷＩＮＤＯＷＳや、同ＯＳ上で動作す
るアプリケーションなど、何でも良い。

【００２６】また、先に説明したように、パーソナルコ
ンピュータ等に、ＦＬＣＤインターフェース１２０を接
続させた場合、そのインターフェース１２０内のＶＲＡ
Ｍに対して画像を書き込む必要があるが、この処理は記
憶装置１１５等に記憶されたＦＬＣＤ専用のデバイスド
ライバ（ソフトウェアの一種）を起動することで行うこ
とになる。

【００２７】さて、上述した本実施形態のシステムにお
いて、画像の表示に関するデータの流れの概念を図２に
示す。

【００２８】アプリケーションもしくはＯＳが、ＦＬＣ
Ｄインターフェース１２０内のＶＲＡＭ３０１に対して
データ（Ｒ，Ｇ，Ｂ各８ビット）の書き込みを行うと、
該データに対して２値化中間調処理部３０５において２
値化中間調処理（例えば誤差拡散処理）を行い、それを
ＦＬＣＤ１１９の１画面分の容量を有するフレームメモ
リ３０６（Ｒ，Ｇ，Ｂ，Ｉ各１ビット）に書き込む。こ
のフレームメモリ３０６の内容をＦＬＣＤ１１９に転送
し、表示する。つまり、一般の表示装置ではＶＲＡＭの
内容がそのまま表示装置に転送されていたのに対し、本
実施形態におけるＦＬＣＤインターフェース１２０に
は、ＶＲＡＭ３０１と、表示器であるＦＬＣＤ１１９と
の問に、フレームメモリ３０６を介在させるものであ
る。

【００２９】図３に、本実施形態におけるＦＬＣＤイン
ターフェース１２０の具体的なブロック構成を示す。

【００３０】図３において、３００はＦＬＣＤインター
フェース１２０内に設けられ、当該インターフェース全
体の制御を司るＣＰＵである。このＣＰＵ３００は、Ｒ
ＯＭ３０８に格納されているプログラムにしたがって動
作することになる。

【００３１】３０１はＶＲＡＭであり、１画素に対して
Ｒ，Ｇ，Ｂそれぞれ１バイト（８ビット）が割り当てら
れている（計３バイト＝２４ビット＝約１６００万
色）。一般に、ＲＧＢ各色要素に対して８ビットを与え
たとき、それで再現されるカラー画像はフルカラー画像
と呼ばれる。尚、本実施形態におけるＶＲＡＭ３０１
は、１２８０×１０２４ドットサイズの画像を記憶可能
な容量を有している（１２８０×１０２４＝約４Ｍバイ
ト）。

【００３２】３０２はＶＲＡＭ３０１に対するアクセス
を制御するためのＳＶＧＡであり、情報処理システム側
のＣＰＵ１０１からの指令に基づいて、ＶＲＡＭ３０１
への描画（書き込み）及び読み出しを行うことが可能に
なっている。また、ＣＰＵ１０１からの指令に基づいて
図形等の描画を行う機能、及びその他後述する機能をも
備える。尚、ＶＲＡＭ３０１に対して各種図形の描画等
を行なうためのＬＳＩは、ディスプレイコントロールチ
ップとして広く用いられているものであり、それ自身は
公知のものである。

【００３３】３０３は書き込み検出・フラグ生成回路で
あって、ＳＶＧＡチップ３０２がＶＲＡＭ３０１に対す
る書き込み（描画処理）を行うとき、そのライトイネー
ブル信号（実際はチップセレクト信号も含む）をトリガ
にして、書き込みアドレスを検出し、何ライン目が更新
されたかを検出し、それを保持する。

【００３４】より詳細を説明すると、この回路３０３
は、ＳＶＧＡチップ３０２がＶＲＡＭ３０１に対して書
き込みを行うときのライトイネーブル信号を活用し、そ
のとき出力されていたアドレスを不図示のレジスタにラ
ッチする。そして、そのラッチされたアドレスデータか
ら何ライン目に対して書き込みが行われたのかを演算し
（書き込みアドレスを１ラインのバイト数で割る回路で
算出できる）、書換えられたラインに対応する領域フラ
グに”１”をセットする。本実施形態におけるＦＬＣＤ
１１９の画面全体のライン数は１０２４（０ライン目〜
１０２３ライン目）であり、各領域は３２ラインを１単
位としているので、領域フラグは合計３２（＝１０２４
／３２）ビットである。即ち、この３２ビットのフラグ
における各ビットは、０〜３１ライン目、３２〜６３ラ
イン目、…、９９２〜１０２３ライン目の各領域に対す
る書き込みがあったかどうかを保持する。

【００３５】ここで、１ライン毎に書換えられたかどう
かを保持するのではなく、ある程度のライン数を単位と
しているのは、一般に、表示画像を変更する際には１ラ
インのみの書換えはほとんどなく、複数ラインにまたが
っているためである。尚、１領域に対して割り当てるラ
イン数は３２に限定されるものではなく、これ以外であ
っても良い。ただし、あまり少ないと領域フラグのビッ
ト数が多くなる。また、後述する部分書換え処理の指示
回数もその分だけ多くなり、オーバーヘッドが発生する
割合が高くなる。また、割り当てるライン数が大きすぎ
ると、部分書換えの処理の不要部分が多くなる可能性が
高くなるという不具合も発生する。このため、本実施形
態においては３２ラインを適当とした。

【００３６】また、説明は後述するが、ＦＬＣＤ１１９
の全表示可能な画素数は１２８０×１０２４であるが、
それ以外のドット数でも表示できるようにするため（例
えば１０２４×７６８、６４０×４８０など）、書換え
ラインを算出するために使用する１ラインの情報量はプ
ログラマブルになっている。表示ドット数の変更は、情
報処理装置側のＣＰＵ１０２（その時に動作しているプ
ログラムは、本実施例におけるＦＬＣＤインターフェー
スの制御ドライバ）からの指示に基づく。

【００３７】以上説明した書換え検出／フラグ生成回路
３０３は、ＶＲＡＭ３０１に対して書き込んだ３２ライ
ン単位の領域に対して書換えられたことを検出すると、
その領域フラグの内容をＣＰＵ３００に通知する。ま
た、後述するように、ＣＰＵ３００からの要求に応じ
て、領域フラグをゼロクリアすることも行う。ＣＰＵ３
００への通知は、ＳＶＧＡチップ３０２から供給される
Ｖ−Ｓｙｎｃ信号に同期した割り込み要求を発生するこ
とにより行う。

【００３８】３０４はＭＰＥＧデコーダであり、情報処
理システム側のＣＰＵ１０１からＳＶＧＡチップ３０２
を介してＭＰＥＧ圧縮データ伸長の要求を受けると、シ
ステムバス１０２を介して転送されてきたＭＰＥＧ圧縮
データを不図示の作業用ＲＡＭを使用して画像データへ
伸長する。ＭＰＥＧデコーダ３０４により伸長された画
像データは、予め情報処理システム側のＣＰＵ１０１に
より設定された表示領域に該当するＶＲＡＭ３０３の領
域に、ＳＶＧＡチップ３０２の制御により格納される。

【００３９】２値化中間調処理回路３０５は、ＳＶＧＡ
チップ３０２から転送されてきた画像データ（１画素当
たりＲＧＢ各８ビット）を誤差拡散法に基づいてＲＧＢ
及び輝度信号Ｉ（各１ビットで計４ビット）に量子化す
る。尚、ＲＧＢ各８ビットからＲＧＢを各１ビットに２
値化するとともに、輝度の高低を示す２値信号Ｉを生成
する技術は、既に本願出願人により提案されている（例
えば、持願平４−１２６１４８号）。２値化中間調処理
回路３０５は、ＳＶＧＡチップ３０２から供給される表
示データイネーブル信号がアクティブの場合のみ動作
し、その動作中は出力画素データが有効であることを示
すため、画素データイネーブル信号をアクティブにす
る。また２値化中間調処理回路３０５の非動作中は、出
力画素データが無効であることを示すため、画素データ
イネーブル信号をノンアクティブにする。また、この２
値化中間調処理回路３０５には、その処理を遂行するた
め、誤差拡散処理で必要なバッファメモリが内蔵されて
いる。

【００４０】尚、２値化中間調処理回路３０５は、ＣＰ
Ｕ３００からの指示に基づいて、２値化する場合のパラ
メータとなる誤差拡散テーブル（パラメータ）、出力す
るライン位置及びライン数を受け、それに従って出力す
る。誤差拡散テーブルを固定とせず、ＣＰＵ３００から
動的に設定できるようにしたのは、例えば、情報処理シ
ステム側のＣＰＵ１０１からの指示に基づいて配色など
を変更できるようにするためである。

【００４１】３０６は、ＦＬＣＤ１１９に表示する画像
（１画素につきＲＧＢ各１ビットのデータ）を記憶する
フレームメモリである。先に説明したように、本実施形
態におけるＦＬＣＤ１１９は１２８０×１０２４ドット
であり、各ドットは４ビットであるので、フレームメモ
リ３０６は１Ｍバイト（計算上は６４０Ｋバイト）の容
量を有している。

【００４２】３０７はフレームメモリ３０６の書き込み
及び読み出し、そして、ＦＬＣＤ１１９への転送を制御
するフレームメモリ制御回路である。具体的には、２値
化中間調処理回路３０５により生成されたＲＧＢＩの各
データを、後述のＡＮＤゲート３１１の出力がアクティ
ブの場合にフレームメモリ３０６に格納すると共に、Ｃ
ＰＵ３００により指示された領域をＦＬＣＤ１１９に出
力する処理を行う。また、あるまとまったライン数の画
像データをＦＬＣＤ１１９に転送処理している場合を除
き（即ち、ＣＰＵ３００から転送指示された画像データ
の転送が完了して、次の転送指示がない場合に）、ＦＬ
ＣＤ１１９からデータ転送リクエストを受けた場合、そ
の旨をＣＰＵ３００に割り込み信号として通知する。
尚、ＦＬＣＤに転送する際のデータフォーマットは、Ｒ
ＧＢＩの計４ビットを一組としており、フレームメモリ
３０６にもこの形式でデータが格納されている。

【００４３】さらに、このフレームメモリ制御回路３０
７は、２値化中間調処理回路３０５からの画像データを
フレームメモリ３０６に格納完了した場合にも、その旨
の割り込み信号をＣＰＵ３００に出力する。そしてま
た、ＣＰＵ３００から指示されたラインの画像データの
転送が完了した場合（複数ラインの転送の指示があれ
ば、指示されたライン数の画像データの転送が完了した
場合）にも、その旨の割り込み信号をＣＰＵ３００に出
力する。

【００４４】３１１はＡＮＤゲートである。前述のよう
にその出力はフレームメモリ制御回路３０７へ接続され
ている。ＡＮＤゲート３１１の一方の入力は２値化中間
調処理回路３０５の画素データイネーブル出力へ接続さ
れており、もう一方の入力はエッジトリガフリップフロ
ップ３１０の出力Ｑへ接続されている。つまり、２値化
中間調処理回路３０５が動作中であり、かつ後述するエ
ッジトリガフリップフロップ３１０の出力Ｑがアクティ
ブである場合にのみ、ＡＮＤゲート３１１の出力はアク
ティブとなり、フレームメモリ制御回路３０７に、２値
化中間調処理回路３０５により生成されたＲＧＢＩの各
データをフレームメモリ３０６に格納することを許可
し、ノンアクティブの場合はＲＧＢＩの各データをフレ
ームメモリ３０６に格納することを禁止するように動作
する。

【００４５】エッジトリガフリップフロップ３１０のク
ロック入力ＣＫへはＳＶＧＡチップ３０２から供給され
る表示データの垂直同期信号Ｖ−Ｓｙｎｃが接続されて
おり、エッジトリガフリップフロップ３１０のデータ入
力Ｄへは、後述のＣＰＵ３００から供給されるフレーム
メモリ書込み許可／禁止信号が接続されている。

【００４６】３０９はライン数カウンタであり、そのク
ロック入力にはＳＶＧＡチップ３０２から供給される表
示データの水平同期信号Ｈ−Ｓｙｎｃが接続されてお
り、そのリセット入力にはＳＶＧＡチップ３０２から供
給される表示データの垂直同期信号Ｖ−Ｓｙｎｃが接続
されている。また、その計数結果をＣＰＵ３００が読み
取ることができるように、カウンタ３０９の出力はＣＰ
Ｕ３００へ接続されている。つまり、カウンタ３０９は
ＳＶＧＡチップ３０２から出力される垂直同期信号Ｖ−
Ｓｙｎｃ毎にリセットされ、その後入力される水平同期
信号Ｈ−Ｓｙｎｃを計数することにより、ＳＶＧＡチッ
プ３０２がＶＲＡＭ３０１から、現在読み出している表
示データの画面内の垂直方向の位置をＣＰＵ３００が知
ることができるように設けられている。

【００４７】さて、上述した構成において、情報処理シ
ステム側のＯＳ或はアプリケーション等が、文字や図形
等の描画を行いながら、例えばビデオＣＤ等のＭＰＥＧ
圧縮された動画像を伸長しながら、再生し表示する場合
の動作を説明する。

【００４８】今、情報処理システム側のＣＰＵ１０１が
ＯＳ或はアプリケーション等から文字や図形等の描画要
求を受けると、それに対するコマンドあるいはイメージ
データをＦＬＣＤインターフェース１２０内のＳＶＧＡ
チップ３０２に出力する。ＳＶＧＡチップ３０２は、イ
メージデータを受信した場合にはそのイメージをＶＲＡ
Ｍ３０１の指示された位置に書き込み、図形データ等の
描画コマンドを受けるとＶＲＡＭ３０１に対して対応す
る位置にその図形イメージを描画する。即ち、ＳＶＧＡ
チップ３０２はＶＲＡＭ３０１に対して書き込み処理を
行う。

【００４９】一方、異なる他のアプリケーションが情報
処理システム側のＣＰＵ１０１に対してビデオＣＤ等の
再生の要求をすると、ＣＰＵ１０１はＳＶＧＡチップ３
０２を介して、ＭＰＥＧデコーダ３０４に対してＭＰＥ
Ｇ圧縮データの伸長コマンドを発行する。前述のよう
に、ＭＰＥＧデコーダ３０４はコマンドを受け付けると
圧縮データを伸長し、予め情報処理システム側のＣＰＵ
１０１により設定された表示領域に該当するＶＲＡＭ３
０３の領域に、ＳＶＧＡチップ３０２の制御により書き
込み処理を行う。書換え検出／フラグ生成回路３０３
は、先に説明したように、ＳＶＧＡチップ３０２の書き
込みを監視している。この結果、書き込みの行われた領
域に対するフラグをセットしていくと共に、それをＣＰ
Ｕ３００に知らせる。

【００５０】ＣＰＵ３００は、書換え検出／フラグ生成
回路３０３に格納されている領域フラグを読み出すと共
に、書換え検出／フラグ生成回路３０３に対してその領
域フラグをリセットし、次回の書換えに備える。尚、こ
のリセット動作は、読み出しと同時に行うようハード的
手段を用いても良い。

【００５１】さて、ＣＰＵ３００は読み出した領域フラ
グから、どのビットがセットされているか、即ち、どの
領域（複数である場合もある）に対して書換えが行われ
たかを判断する。そして書換えが行われたと判断した領
域に該当する表示形式のデータをフレームメモリ３０６
からＦＬＣＤ１１９に転送すべく、その転送開始ライン
の先頭アドレス（通常は画面左隅のアドレス）と、その
位置から何ラインの画像を転送するかを示すデータを、
フレームメモリ制御回路３０７に対して出力する。

【００５２】ここで注目する点は、書換え検出／フラグ
生成回路３０３により検出された領域フラグの量が多い
と、ＦＬＣＤ１１９に転送するべきデータ量が多くな
り、結果としてＶＲＡＭ３０１上に展開された動画像の
更新速度にＦＬＣＤの表示速度が追い付かなくなり、追
い越し走査が発生することがあるということである。

【００５３】従って、ＣＰＵ３００はＦＬＣＤ１１９へ
のデータ転送を開始するに先立ち、まず書換え検出／フ
ラグ生成回路３０３から読み出した全ての領域フラグを
まず検査する。その結果、ＦＬＣＤ１１９への表示デー
タ転送量が多く、追い越し走査が発生すると判断した場
合は、前述のフレームメモリ書込み許可／禁止信号をイ
ンアクティブにし、フレームメモリ３０６の表示データ
がＦＬＣＤ送出前に更新されるのを禁止する。

【００５４】次いで、ＣＰＵ３００はフレームメモリ制
御回路３０７に対して、ＦＬＣＤ１１９に対する出力指
示を発行する。出力指示は、ＦＬＣＤ１１９に対してど
のライン（ラインの先頭アドレス）から何ライン分（連
続ライン数）を転送するかを指示するが、フレームメモ
リ制御回路３０７はこの転送が完了したら、ＣＰＵ３０
０に対してその旨を通知する割り込み信号を発生する。
これは先に説明した通りである。

【００５５】ＣＰＵ３００はＦＬＣＤ１１９への転送完
了を示す割り込み通知信号を受けたら、前述のフレーム
メモリ書込み許可／禁止信号をアクティブにし、フレー
ムメモリ制御回路３０７に対し、２値化中間調処理回路
３０５から出力されるＲＧＢＩの表示データをフレーム
メモリ３０６に格納することを許可する。フレームメモ
リ書込み許可／禁止信号は、前述のように、ＳＶＧＡ３
０２から供給される垂直同期信号Ｖ−Ｓｙｎｃによりエ
ッジトリガフリップフロップ３１０にラッチされるの
で、フレームメモリ３０６に対する表示データの書き込
み動作は、ＶＲＡＭ３０１から読み出される画像データ
の次のフレームに同期して行われる。

【００５６】一方、書換え検出／フラグ生成回路３０３
により検出された領域フラグの量が少なく、ＶＲＡＭ３
０１上に展開された表示画像の更新速度よりもＦＬＣＤ
の表示速度が早い場合は、ＣＰＵ３００は前述のフレー
ムメモリ書込み許可／禁止信号をアクティブにしたまま
で、前記と同様にフレームメモリ制御回路３０７に対し
て、ＦＬＣＤ１１９に対する出力指示を発行し、表示デ
ータの転送を行う。

【００５７】ここで、フレームメモリ制御回路３０７が
ＦＬＣＤ１１９に転送するデータフォーマットを示すと
次の通りの、書き込みラインアドレス＋ＲＧＢＩ＋ＲＧＢＩ＋…＋Ｒ
ＧＢＩである。

【００５８】ＦＬＣＤ１１９はかかるデータを受け、そ
の先頭のアドレスに従って、その直後から続くデータを
駆動のために使用する。

【００５９】尚、書換え検出／フラグ生成回路３０３に
より検出された領域フラグが不連続の領域を出力するこ
ともあり、且つ、フレームメモリ制御回路３０７に対す
るＦＬＣＤ１１９への転送指示は、前回の転送の完了の
通知を受けてからであるので、フレームメモリ３０６に
書き込まれたは画素データが直ちにＦＬＣＤ１１９に出
力されるとは限らない。即ち、上記の如く、フレームメ
モリ３０６を介して処理することで、ＶＲＡＭ３０１へ
の書き込みと、ＦＬＣＤ１１９への出力とは全く非同期
に処理することになる。

【００６０】ところで、上記説明では、書換え検出／フ
ラグ生成回路３０３からリードした領域フラグの値か
ら、ＣＰＵ３００が内部処理により追い越し走査を検出
して、フレームメモリ書き込み許可／禁止信号を制御す
るように説明したが、これは、情報処理システム側のＣ
ＰＵ１０２からの指示によるものであっても構わない。
何故なら、情報処理システム側のＣＰＵ１０２は、表示
器の上に表示される画像がどのような画像であるかを知
りうるので、予め、画像に適した表示モードをＦＬＣＤ
インターフェース１２０に設定することができるからで
ある。

【００６１】図４に、本実施形態におけるＦＬＣＤ１１
９のブロック構成図を示す。同図において、４００はＦ
ＬＣＤ１１９全体の制御を司るコントローラであり、Ｆ
ＬＣＤインターフェース１２０からのデータを保持する
ためのバッファメモリを内蔵している。４０１はＦＬＣ
である。４０２はＦＬＣ４０１の行方向（ライン）の１
つを選択するための回路であり、４０３は１ライン分の
記憶容量を有するレジスタである。

【００６２】コントローラ４００は、先に説明したＦＬ
ＣＤインターフェース１２０からの、書き込みラインアドレス＋ＲＧＢＩ＋ＲＧＢＩ＋…＋Ｒ
ＧＢＩのデータを受信し、その先頭の書き込みアドレスを調べ
ると共に、それ以降に受信した画素データＲＧＢＩＲＧ
ＢＩ…のデータをレジスタ４０３に供給する。そして、
書き込みアドレスで示されるラインを選択するよう行方
向選択回路４０２に指示し、ＦＬＣ４０１の表示更新を
行わせる。また、このコントローラ４００は、不図示の
温度センサより得た温度に依存した時間間隔（６０〜７
０μｓｅｃの範囲で変動する）でＦＬＣＤインターフェ
ース１２０に対してデータ転送要求信号を発生する。

【００６３】フレームメモリ制御回路３０７は、例えば
３２ラインの転送要求をＣＰＵ３００から指示されてい
る場合、このデータ転送要求を受ける度に、先に示した
フォーマットに従って１ライン単位に出力する。こうし
て、指示された全てのラインの転送が完了し、次の転送
要求指示を受けていない場合であって、なお且つ、ＦＬ
ＣＤ１１９からデータ転送要求信号を受けると、その旨
をＣＰＵ３００に割り込み信号として通知する。

【００６４】ＣＰＵ３００はこの通知を受けると、部分
書換えした画像の未転送データがあるか判断し、もしな
ければ、フレームメモリ３０６内に格納されている全画
面の画像データをインターレース方式で、ＦＬＣＤ１１
９に転送指示させる。即ち、この割り込み信号を受信す
る度に、１ライン目、３ライン目…１０２３ライン目、
２ライン目、４ライン目…１０２４ライン目という順序
で、１ラインずつ転送を行わせるペく、フレームメモリ
制御部３０７に指示を与える。尚、実際には、ＦＬＣＤ
１１９からの転送要求信号がきた場合には、次の転送要
求信号が来た場合に転送させるラインの指定を行う。

【００６５】即ち、本実施形態におけるＦＬＣＤ１１９
においては、表示画像の部分的な更新があった場合には
その更新された部分のみで表示を更新するが、表示画像
に対する変化がない場合には、フレームメモリ３０６内
の全画像をインターレース的にＦＬＣＤ１１９に転送す
る処理を行う。各ラインを順次転送するのではなく、イ
ンターレース転送する理由は、一般に、液晶表示器はそ
の応答が速くないので、見かけ上の表示画像の更新を速
くするためである。

【００６６】以上説明した内容に従って、ＦＬＣＤイン
ターフェース１２０内のＣＰＵ３００の動作処理手順
を、図５を用いて説明する。図５において、「領域Ｎ
ｏ．」及び「領域フラグ」の項目によって、書換え検出
／フラグ生成回路３０３における３２ビット（３２領域
分；１領域は３２ラインを示す）の領域フラグ内容を示
す。また、図５における他のフラグの意味は次の通りで
ある。

【００６７】●転送完了フラグ：フレームメモリ制御回
路３０７が、ＣＰＵ３００によって指示された位置の画
像のＦＬＣＤ１１９への転送が完了したか否かを示す情
報を保持するフラグ。

【００６８】●転送要求フラグ：ＦＬＣＤ１１９が次の
データ転送要求を要求してきたか否かを示す情報を保持
するフラグ。ただし、この転送要求フラグは、フレーム
メモリ制御回路３０７が、ＣＰＵ３００で指示されたラ
イン数分の転送が完了していない限りはセットされな
い。なぜなら、この間の転送要求信号は、フレームメモ
リ制御回路３０７の転送タイミングに使用しており、そ
の転送要求信号に対する割り込み信号は発生しないから
である。

【００６９】さて、今、前述の書換え検出／フラグ生成
回路３０３により、ＣＰＵ３００に対する割り込み要求
が発生すると、ＣＰＵ３００は、まず最初に、書換え検
出／フラグ生成回路３０３から領域フラグを読み出す。
ここで、書換え検出／フラグ生成回路３０３からリード
した領域フラグ（３２ビット）は、図５に示すようにな
っているものとする。以下、各領域を領域Ｎｏによって
表すとする。

【００７０】この場合、ＣＰＵ３００は、その先頭から
順に調べて、”１”にセットされている領域の数を調べ
て、ＦＬＣＤ１１９へ転送する必要のある全ビット数を
演算により得る。例えば図５においては、領域Ｎｏ２お
よびＮｏ４の２領域が”１”にセットされているので、
２（領域の数）×３２（ライン／フラグ）＝６４（ライ
ン）が、転送の必要なライン数である。演算により求め
た全ライン数を、前述のＦＬＣＤ１１９内のコントロー
ラ４００により発生される転送要求信号の時間間隔で割
ることにより、書換えの必要な全ラインを転送するのに
必要な時間を求めることができる。

【００７１】そして、演算により求めた転送時間がＳＶ
ＧＡチップ３０２が供給する垂直同期信号Ｖ−Ｓｙｎｃ
のフレーム周期より長い場合は、フレームメモリ３０６
の内容をＦＬＣＤ１１９に転送している途中で、ＶＲＡ
Ｍ３０１から読み出される画像データによりフレームメ
モリ３０６が更新されないように、ＣＰＵ３００は前述
のフレームメモリ書換え許可／禁止信号をインアクティ
ブにする。

【００７２】ついで、ＣＰＵ３００は書換え検出／フラ
グ生成回路３０３からリードした領域フラグをその先頭
から調べ、最初に”１”にセットされている領域Ｎｏ２
を検出できる。そこでそれに従い、フレームメモリ制御
回路３０７に対してＦＬＣＤ１１９への転送指示（アド
レス及びライン数の指示）を行う。

【００７３】フレームメモリ制御回路３０７から領域Ｎ
ｏ２の転送が完了した旨の割り込みを受けると、領域Ｎ
ｏ２に対する転送完了フラグを”１”にセットし、つい
で領域Ｎｏ４の転送指示をフレームメモリ制御回路３０
７に対して行う。

【００７４】このように、ＣＰＵ３００は、書換え検出
／フラグ生成回路３０３からリードした領域フラグが”
１”にセットされている領域に該当する、フレームメモ
リ３０６の領域を全てＦＬＣＤ１１９に転送したら、フ
レームメモリ書換え許可／禁止信号をアクティブにし、
次の画像データをフレームメモリ３０６に格納する準備
をする。

【００７５】次のデータがそろうまでの待ち時間あるい
は、全ての領域フラグに対応するフレームメモリの領域
の転送を完了した際に、ＦＬＣＤ１１９から次のデータ
転送要求を受けた場合は、先に説明したように、フレー
ムメモリ３０６のインターレース転送（１ラインずつ飛
び越し転送）を行うべく、転送する１ラインのアドレス
をセットし、継続してインターレース転送処理を行う。

【００７６】以上の説明では、書換え検出／フラグ生成
回路３０３からリードした領域フラグが”１”にセット
されている領域に該当するフレームメモリ３０６の領域
を全てＦＬＣＤ１１９に転送し終えてから、次の画像デ
ータをフレームメモリ３０６に格納する準備をするよう
に説明したが、例えば、最後の領域の転送指示をフレー
ムメモリ制御回路３０７に対して行うと同時に、次の画
像データをフレームメモリ３０６に格納する準備をする
ようにしても良い。

【００７７】具体的には、ＣＰＵ３００は最後の領域の
転送指示をフレームメモリ制御回路３０７に対して行っ
た後、ライン数カウンタ３０９の値を読み出す。ライン
数カウンタ３０９は、先に説明したように、ＳＶＧＡチ
ップ３０２が現在ＶＲＡＭ３０１から読み出している垂
直方向のライン位置を示しているので、ＣＰＵ３００
は、演算により次の画像データをフレームメモリ３０６
に取り込み開始、および完了する時間を知ることができ
る。ここで、ＳＶＧＡチップ３０２のＶ−Ｓｙｎｃおよ
びＨ−Ｓｙｎｃの周期は一定であるので、現在読み出し
ているライン位置を知れば、次のフレームの開始および
終了時間を演算により求めることは容易である。そして
演算の結果、フレームメモリ３０６に対する次の画像デ
ータの取り込みを完了する前に、最後の領域の転送が完
了することが判明した場合には、最後の領域の転送完了
を待たずに、フレームメモリ書換え許可／禁止信号をア
クティブにし、次の画像データをフレームメモリ３０６
に格納する準備をする。このように処理することによ
り、フレームの間引きを最小限に抑えることが可能とな
る。

【００７８】以上説明したように本実施形態において
は、表示すべき画像データに変化が少ない場合は、ＶＲ
ＡＭ３０１に書き込まれた画像データの変化部分のみを
ＦＬＣＤ１１９に表示することにより、より高速のリフ
レッシュレートを持つ表示装置に表示したのと同等のリ
フレッシュレートを維持することができる。一方、画像
データに変化が多い場合は、ＶＲＡＭ３０１から読み出
す画像のフレームを最適に間引くことにより、良好な動
画像表示を行うことが可能になる。

【００７９】以上説明したように本実施形態によれば、
ＦＬＣＤにおいて追い越し走査の発生を抑制し、良好な
画像をレスポンスよく表示させることが、高価な部材を
使用することなく可能となる。これは、特に動画像を表
示する場合に有効である。

【００８０】尚、本実施形態におけるＦＬＣＤインター
フェース１２０或はＦＬＣＤ１１９は、始めから情報処
理装置と一体になっている構成でも良いし、パーソナル
コンピュータに代表される情報処理装置が標準で備える
拡張スロットに搭載する場合でも構わない。

【００８１】また、ＦＬＣＤインターフェース１２０内
のＣＰＵ３００は、ＲＯＭ３０８に格納されたプログラ
ムに従って処理を行うとしたが、ＲＯＭ３０８の代わり
に例えばＲＡＭ或は書換え可能で記憶保持可能なＥＥＰ
ＲＯＭであっても良い。ＲＡＭで構成する場合には、情
報処理装置側の電源が投入された場合に、本ＦＬＣＤイ
ンターフェース１２０を駆動するためのドライバソフト
の初期段階で、ＦＬＣＤインターフェース１２０内のＣ
ＰＵ３００に対して該当するプログラムをダウンロード
すれば良い。尚、ＲＡＭ或はＥＥＰＲＯＭにすることに
よる利点は、ＣＰＵ３００の処理プログラムを変更する
ことを容易にするためであると共に、プログラムのデバ
ッグを容易にするためである。

【００８２】従って、本実施形態における情報処理装置
或はＦＬＣＤインターフェース装置は、単独の装置であ
っても、複数の装置の組み合わせであっても良く、且
つ、外部からプログラムを供給する場合にも適応可能で
ある。

【００８３】よって、本発明は上記実施形態によって限
定されるものではなく、本発明の趣旨をかえない限り
は、如何なる場合にも適応可能である。

【００８４】また、本実施形態ではＦＬＣＤ、すなわ
ち、強誘電性液晶表示器を例とし、その表示色は１６色
として説明を行なったが、本発明は表示画像を保持でき
る装置であれば如何なる方式にも適応可能であり、ＦＬ
ＣＤに限るものではなく、また、発色数も１６色に限定
されるものではない。

【００８５】＜他の実施形態＞なお、本発明は、複数の
機器（例えばホストコンピュータ，インタフェイス機
器，リーダ，プリンタなど）から構成されるシステムに
適用しても、一つの機器からなる装置（例えば、複写
機，ファクシミリ装置など）に適用してもよい。

【００８６】また、本発明の目的は、前述した実施形態
の機能を実現するソフトウェアのプログラムコードを記
録した記憶媒体を、システムあるいは装置に供給し、そ
のシステムあるいは装置のコンピュータ（またはＣＰＵ
やＭＰＵ）が記憶媒体に格納されたプログラムコードを
読出し実行することによっても、達成されることは言う
までもない。

【００８７】この場合、記憶媒体から読出されたプログ
ラムコード自体が前述した実施形態の機能を実現するこ
とになり、そのプログラムコードを記憶した記憶媒体は
本発明を構成することになる。

【００８８】プログラムコードを供給するための記憶媒
体としては、例えば、フロッピディスク，ハードディス
ク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，ＣＤ
−Ｒ，磁気テープ，不揮発性のメモリカード，ＲＯＭな
どを用いることができる。

【００８９】また、コンピュータが読出したプログラム
コードを実行することにより、前述した実施形態の機能
が実現されるだけでなく、そのプログラムコードの指示
に基づき、コンピュータ上で稼働しているＯＳ（オペレ
ーティングシステム）などが実際の処理の一部または全
部を行い、その処理によって前述した実施形態の機能が
実現される場合も含まれることは言うまでもない。

【００９０】さらに、記憶媒体から読出されたプログラ
ムコードが、コンピュータに挿入された機能拡張ボード
やコンピュータに接続された機能拡張ユニットに備わる
メモリに書込まれた後、そのプログラムコードの指示に
基づき、その機能拡張ボードや機能拡張ユニットに備わ
るＣＰＵなどが実際の処理の一部または全部を行い、そ
の処理によって前述した実施形態の機能が実現される場
合も含まれることは言うまでもない。

【００９１】

【発明の効果】以上説明したように本発明によれば、表
示画像の記憶保持性を有する表示器に良好な画像をレス
ポンスよく表示させることが可能になる。特に、かかる
表示器に動画像を表示する場合に、良好な画像を表示す
ることが可能となる。

【００９２】

【図面の簡単な説明】

【図１】本発明に係る一実施形態における情報処理シス
テム構成を示すブロック図である。

【図２】本実施形態における画像の表示に関するデータ
の流れの概念を示す図である。

【図３】本実施形態におけるＦＬＣＤインターフェース
の構成を示すブロック図である。

【図４】本実施形態におけるＦＬＣＤの構成を示すブロ
ック図である。

【図５】本実施形態におけるＦＬＣＤインターフェース
内におけるフラグ推移を示す図である。

【符号の説明】

１１９ＦＬＣＤ１２０ＦＬＣＤインターフェース３００ＣＰＵ３０１ＶＲＡＭ３０２ＳＶＧＡチップ３０３書換え検出／フラグ生成回路３０４ＭＰＥＧデコーダ３０５２値化中間調処理回路３０６フレームメモリ３０７フレームメモリ制御回路３０８ＲＯＭ３０９ライン数カウンタ３１０エッジトリガフリップフロップ３１１ＡＮＤゲート

Claims

【特許請求の範囲】

【請求項１】表示器と接続される表示制御装置であっ
て、表示画像データを保持する第１の保持手段と、前記第１の保持手段に保持された画像データを読み出し
て前記表示器における表示形式に変換する変換手段と、前記変換手段により変換された画像データを保持する第
２の保持手段と、前記第２の保持手段に保持された画像データを読み出し
て前記表示器へ送出する送出手段と、前記送出手段によって前記第２の保持手段から画像デー
タが読み出されている期間は該第２の保持手段への画像
データの書き込みを禁止する制御手段と、を有することを特徴とする表示制御装置。
【請求項２】前記制御手段は、前記第２の保持手段へ
の画像データの書き込みを、前記第１の保持手段からの
画像データの読み出しのタイミングに基づいて制御する
ことを特徴とする請求項１記載の表示制御装置。
【請求項３】前記制御手段は、前記第２の保持手段へ
の画像データの書き込みを、前記第１の保持手段から画
像データを読み出す際に発生するフレーム同期信号に基
づいて制御することを特徴とする請求項１記載の表示制
御装置。
【請求項４】更に、前記第１の保持手段に対する書き
込み状況を監視する監視手段を有し、前記制御手段は、前記監視手段により前記第１の保持手
段への書き込みが検出された領域に対応する前記第２の
保持手段内の画像データを送出するように、前記送出手
段を制御することを特徴とする請求項１乃至３のいずれ
かに記載の表示制御装置。
【請求項５】前記制御手段は、前記第２の保持手段へ
の画像データの書き込みを、前記送出手段による画像デ
ータの読み出しが終了するよりも所定時間分早く許可す
ることを特徴とする請求項４記載の表示制御装置。
【請求項６】前記所定時間は、演算によって決定され
ることを特徴とする請求項５記載の表示制御装置。
【請求項７】前記表示器は、表示画像の記憶保持特性
を有することを特徴とする請求項１乃至６のいずれかに
記載の表示制御装置。
【請求項８】表示器を制御する表示制御方法であっ
て、第１の保持手段に表示画像データを格納する第１の格納
工程と、前記第１の保持手段に格納された画像データを読み出し
て前記表示器における表示形式に変換する変換工程と、前記変換工程において変換された画像データを第２の保
持手段に格納する第２の保持工程と、前記第２の保持手段に格納された画像データを読み出し
て前記表示器へ送出する際に、前記第２の保持手段から
画像データが読み出されている期間は該第２の保持手段
への画像データの書き込みを禁止する送出工程と、を有することを特徴とする表示制御方法。
【請求項９】前記送出工程においては、前記第２の保
持手段への画像データの書き込みを、前記第１の保持手
段からの画像データの読み出しのタイミングに基づいて
制御することを特徴とする請求項８記載の表示制御方
法。
【請求項１０】前記送出工程においては、前記第２の
保持手段への画像データの書き込みを、前記第１の保持
手段から画像データを読み出す際に発生するフレーム同
期信号に基づいて制御することを特徴とする請求項８記
載の表示制御方法。
【請求項１１】更に、前記第１の保持手段に対する書
き込み状況を監視する監視工程を有し、前記送出工程においては、前記監視工程において前記第
１の保持手段への書き込みが検出された領域に対応する
前記第２の保持手段内の画像データを送出することを特
徴とする請求項８乃至１０のいずれかに記載の表示制御
方法。
【請求項１２】前記送出工程においては、前記第２の
保持手段への画像データの書き込みを、該第２の保持手
段からの画像データの読み出しが終了するよりも所定時
間分早く行なうことを特徴とする請求項１１記載の表示
制御方法。
【請求項１３】前記所定時間は、演算によって決定さ
れることを特徴とする請求項１２記載の表示制御方法。
【請求項１４】前記表示器は、表示画像保持特性を有
することを特徴とする請求項８乃至１３のいずれかに記
載の表示制御方法。
【請求項１５】表示器を制御する表示制御方法のプロ
グラムコードが格納されたコンピュータ可読メモリであ
って、第１の保持手段に表示画像データを格納する第１の格納
工程のコードと、前記第１の保持手段に格納された画像データを読み出し
て前記表示器における表示形式に変換する変換工程のコ
ードと、前記変換工程において変換された画像データを第２の保
持手段に格納する第２の保持工程のコードと、前記第２の保持手段に格納された画像データを読み出し
て前記表示器へ送出する際に、前記第２の保持手段から
画像データが読み出されている期間は該第２の保持手段
への画像データの書き込みを禁止する送出工程のコード
と、を有することを特徴とするコンピュータ可読メモリ。