JPH08241070A - マルチメディア・ワークステーションにおける選択情報保護装置 - Google Patents

マルチメディア・ワークステーションにおける選択情報保護装置

Info

Publication number
JPH08241070A
JPH08241070A JP7264106A JP26410695A JPH08241070A JP H08241070 A JPH08241070 A JP H08241070A JP 7264106 A JP7264106 A JP 7264106A JP 26410695 A JP26410695 A JP 26410695A JP H08241070 A JPH08241070 A JP H08241070A
Authority
JP
Japan
Prior art keywords
information
buffer
video
lock
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7264106A
Other languages
English (en)
Other versions
JP3259259B2 (ja
Inventor
Lonnie Dwin Devid
デイビッド・ロニー・ドゥイン
Robert Lee William
ウィリアム・ロバート・リー
William Nuechterlein David
デイビッド・ウィリアム・ニューチャーライン
Stuart Yooshin Paul
ポール・スチュアート・ヨーシン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH08241070A publication Critical patent/JPH08241070A/ja
Application granted granted Critical
Publication of JP3259259B2 publication Critical patent/JP3259259B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/393Arrangements for updating the contents of the bit-mapped memory
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/14Display of multiple viewports
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/12Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • G09G2340/125Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video

Abstract

(57)【要約】 【課題】 ビデオ情報のように比較的速く経時変化する
情報によって上書きされないように、比較的遅く経時変
化する情報を保護するための改良された機能を備える装
置を提供することである。 【解決の手段】 マルチメディア・ワークステーション
の表示バッファは、表示セクションおよび非表示セクシ
ョンに分割されている。表示画面上に表示される情報
は、表示バッファの表示セクションに配置される。表示
セクションの画像またはシャドーは、表示バッファの非
表示セクション(ロック・バッファと呼ばれる)に書き
込まれる。表示セクションの更新に先立ち、制御装置が
ロック・バッファからの保護データを読み取り、表示セ
クションの保護領域への書込みを禁止する制御信号を生
成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、一般にワークステ
ーションに関し、特に、自然動画ビデオ画像およびコン
ピュータ生成情報(グラフィックおよび非グラフィッ
ク)を表示装置で表示するマルチメディア・ワークステ
ーションに関する。
【0002】
【従来の技術】マルチメディア・ワークステーションの
普及により、マルチメディア情報を処理する新しい技術
または装置あるいはその両方が必要とされるようになっ
た。一般に、マルチメディア・ワークステーションは、
音声、データおよびビデオ情報を表す電気信号を処理す
ることができる。一般的な作業として、異なるタイプの
情報(データ、音声、ビデオなど)が、共通の伝送媒体
上で伝播される。
【0003】従来のワークステーションは、通常パーソ
ナル・コンピュータ(PC)である制御装置、および1
つまたは複数の入出力(I/O)装置から構成されてい
る。入出力装置には、プリンタ、表示装置などが含まれ
る。表示装置は、重要な入出力装置である。表示装置
は、システムに入力された情報の視覚的イメージおよび
ユーザからの照会にもとづく結果を、ユーザにもたら
す。ビデオ・アダプタとして周知の従来の装置は、表示
装置をPCのバスに接続する。OS/2Rのようなオペ
レーティング・システムはPC上で実行され、ビデオ・
アダプタを介して表示装置上に情報をもたらすのに必要
な機能(たとえば、インターフェース、プロトコル、フ
ォーマットなど)を備えている。OS/2R製品は、表
示装置を別個の領域すなわちウィンドウに分割して、そ
こに選択情報を挿入しユーザに表示することのできる、
マルチタスク機能を備えている。
【0004】マルチメディア・アプリケーションは、ウ
ィンドウ環境において、自然動画ビデオを通常のコンピ
ュータ・グラフィック情報と同時に表示できることが望
ましい。多くの自然動画ビデオの主要供給源は、米国テ
レビジョン方式委員会(NTSC)として知られる方式
に基づいている。NTSCビデオ画像は、連続フレーム
から成っている。各フレームは、インタレースされた奇
数および偶数フィールドで構成されている。各フィール
ドは、262.5本の走査線を有し、そのうち約240
本がビデオ情報を含んでいる。したがって、各フレーム
は、480本のインタレース・ビデオ情報走査線を有す
る。
【0005】ウィンドウ表示画面上でのリアル・タイム
・ビデオ情報とコンピュータ生成グラフィック情報との
合成は、確実で信頼性の高いマルチメディア・ワークス
テーションの開発に重要な課題をいくつか伴うことにな
る。
【0006】こうした課題の中には、グラフィック情報
ないしアイコンを有するグラフィック・ウィンドウ(保
護情報と呼ばれる)を、リアル・タイム・ビデオ・ウィ
ンドウ(RTVW)内のビデオまたは他のリアルタイム
情報によって、削除(上書き)されることのないように
保護することがある。保護情報は、通常RTVW内に置
かれている。保護情報は静的である(すなわち、変化し
にくい)と考えられ、一方ビデオ情報は動的である(す
なわち、変化しやすい)と考えられる。実際、RTVW
内の各画素(ピクセル)は毎秒最大60回上書きされる
が、グラフィック情報はそれほど頻繁には上書きされな
い。静的データを保護する装置が提供されない限り、デ
ータは破壊されてしまう。本発明が取り組むのはこの問
題である。
【0007】
【発明が解決しようとする課題】本発明の主な目的は、
ビデオ情報のように比較的速く経時変化する情報によっ
て上書きされないように、比較的遅く経時変化する情報
を保護するための改良された機能を備える装置を提供す
ることである。
【0008】
【課題を解決するための手段】グラフィック・ウィンド
ウないしアイコンなどの静的情報を、経時変化する情報
を含むリアル・タイム・ビデオ・ウィンドウにオーバー
レイまたはアンダーレイさせる装置によって、保護を行
うことができる。
【0009】具体的にいうと、表示バッファを表示バッ
ファ・セクションとロック(保護)バッファ・セクショ
ンに分割する。画面に表示すべき情報は、表示バッファ
・セクションに置かれる。通常、表示バッファ・セクシ
ョン内の情報は合成されたものであり、RTVW、グラ
フィックス・ウィンドウズおよびアイコンを含んでい
る。表示バッファ・セクションのウィンドウ操作(配
置)は、専用にプログラムされたマイクロプロセッサ、
またはOS/2Rなどのウィンドウ操作オペレーティン
グ・システムおよび適切なプログラムを実行する通常の
システム・プロセッサによって行われる。
【0010】プロセッサはビデオ情報および表示バッフ
ァ・セクション内の保護すべき情報の相対位置に基づい
てロック・データを生成し、表示バッファのロック・バ
ッファ・セクション内にロック・データを格納する。制
御装置はハードウェアないしファームウェアであること
が好ましいもので、ロック・データを読み取り、該デー
タから書込み可および禁止信号を生成する。書込み可お
よび禁止信号に応答するメモリ・シーケンサによって、
情報の表示バッファ・セクション内への書込みを行うこ
とも行わないことも可能になる。その結果、グラフィッ
ク・ウィンドウおよびアイコン情報は、表示バッファお
よび表示装置内のビデオ情報にオーバーレイないしアン
ダーレイされて保護される。ビデオ情報が高速でリフレ
ッシュされた場合でも、保護情報は上書きされたり破壊
されたりすることはない。本明細書に組み込まれ、一部
をなす添付の図面は、本発明の1実施例を示し、詳細な
説明と共に本発明の原理を説明する役割を果たしてい
る。
【0011】
【発明の実施の形態】図1は、本発明の教示を含む、シ
ステム図である。システムには、説明のために外部に示
したPCバス11を備えているパーソナル・コンピュー
タ(PC)10が含まれている。ビデオ・アダプタ26
はPCバス11に接続され、リアル・タイム・テレビジ
ョン画像をもたらすが、該画像はコンピュータ・グラフ
ィックスないしテキスト・データと同時に表示される。
これらのデータの中にはCRTまたはフラット・パネル
表示手段などの周知のグラフィック表示装置22上で保
護されているものもある。ビデオ画像、テキストないし
グラフィック・データ、および保護情報を表示するグラ
フィック表示装置上にマルチタスク機能およびウィンド
ウ操作をもたらすオペレーティング・システム14を、
PC10は実行する。OS/2Rなどの任意の周知のマ
ルチタスク・オペレーティング・システムをPC10で
使用して、マルチタスク環境とグラフィック表示手段2
2のウィンドウ分割をもたらすことができる。さらに、
ユーザ装備品であるアプリケーション・プログラム12
のような1つまたは複数のアプリケーション・プログラ
ムを、オペレーティング・システム14の上で、PC1
0において実行することもできる。必要に応じて、この
ようなアプリケーションは、ビデオ・プロセッサ24内
の保護機構(以下に説明する)に関連する情報をもたら
すこともできる。
【0012】さらに図1を参照すると、ビデオ・アダプ
タ26には、グラフィックス制御装置16、グラフィッ
クス・ビデオ・バッファ18、カラー・ルックアップ・
テーブル/ディジタル・アナログ変換器(CLUT/D
AC)手段20、ビデオ・デコーダ手段15、ビデオ・
プロセッサ24が含まれている。上記の装置の相互接続
は、図1に示され、簡略化のために以下に重複して説明
は行わない。グラフィックス制御装置16は、標準仕様
品として購入することができる。これはPCバス11の
ようなコンピュータ・システム・バスに接続し、PC1
0で実行する12のようなアプリケーション・プログラ
ムが、グラフィックス・ビデオ・バッファ18の内容を
変更したりビデオ・プロセッサ24の操作を制御するこ
とを可能に(ないし補助)する。
【0013】グラフィックス・ビデオ・バッファ(GV
B)18は、本発明の教示に従い、グラフィック表示画
面22の領域に対応するデータを含む表示セクションを
有するメモリ・バッファである。画面上に表示されるグ
ラフィックスないしビデオ・データを含むメモリ・バッ
ファの領域は、通常フレーム・バッファと呼ばれる。本
発明の教示によれば、「ロック・バッファ」と呼ばれる
ビデオ・バッファのセクションは、フレーム・バッファ
のイメージまたはシャドーであるロック・データを担持
している。以下にさらに詳細に説明するように、ロック
・バッファ制御装置は、ロック・バッファの内容を使用
して、情報を書き込むことのできるフレーム・バッファ
内の位置を決定する。したがって、選択情報をフレーム
・バッファ内のビデオ情報にオーバーレイないしアンダ
ーレイすることができ、最終的には表示画面に表示する
ことができる。
【0014】さらに図1を参照すると、カラー・ルック
アップ・テーブル/ディジタル・アナログ変換器(CL
UT/DAC)20が、特定のフレーム・バッファ表示
から、グラフィックス表示装置22の駆動に必要なアナ
ログRGB(赤、緑および青)信号への最終マッピング
を行うことが示されている。CLUT/DAC20は周
知の標準仕様装置であり、これについての詳細な説明は
行わない。ビデオ・デコーダ15は、合成またはSビデ
オ信号をアナログRGBまたはYUVにデコードし、そ
れをディジタル化して出力上に信号のディジタルRGB
またはYUV表示を生成する標準装置である。端末23
におけるビデオ信号は、NTSCまたはPAL(位相変
化線)方式で与えることができる。端末23上のビデオ
画像に加え、コーデック(圧縮/伸張器)ソース(図示
せず)からの伸張器ビデオ画像もまた、端末25上に供
給される。端末25上のビデオ画像またはビデオ・デコ
ーダ15から出力されたビデオ画像はビデオ・プロセッ
サ24に送られる。ビデオ・プロセッサ24は、両方向
バス27により、グラフィック制御装置16およびグラ
フィック・ビデオ・バッファ18と相互接続されてい
る。以下に詳細に説明するように、ビデオ・プロセッサ
24はリアル・タイム・ビデオ画像を受け取り、処理機
能の過程で、画像を水平および垂直に切り取り、画像を
水平および垂直に縮小または拡大し、フレーム・バッフ
ァの選択領域内データの書込みないしリフレッシュを禁
じる制御信号を生成するロック機構をもたらし、画像デ
ータを所望のカラー・スペースへ変換する(RGBから
YUVへ、またはYUVからRGBへ)。その後ビデオ
・プロセッサは、縮小または拡大/カラー・スペース変
換された画像を、グラフィック表示画面22上に表示す
るためにフレーム・バッファ内の正しい位置に転送す
る。
【0015】上記の説明に基づくと、NTSCまたはP
AL標準方式で、またはビデオ・コーデックからの伸張
器ビデオ・ストリームとして表された、TVチューナ、
ビデオ、テープ・レコーダ、ビデオ・カメラからのビデ
オ入力信号は、ビデオ・プロセッサ24による、アイコ
ンなどのデータの保存を含む処理がなされ、コンピュー
タ・グラフィック表示画面22上のサイズ調整可能ウィ
ンドウに、表示画面上の他のグラフィックスまたはテキ
スト・データと同時に、表示されると結論づけることが
できる。さらに、本発明のロック機構機能により、選択
グラフィックないしアイコンはグラフィックス(ビデオ
情報)にオーバーレイないしアンダーレイされる。
【0016】図2および図3は、ビデオ・プロセッサ2
4を示す詳細なブロック図である。前述のように、ビデ
オ・プロセッサはビデオ情報を処理し、ビデオ・バッフ
ァの選択した領域内に情報を置くが、ここから情報がコ
ンピュータ・グラフィック表示画面22の選択したウィ
ンドウ内に表示される。さらに、ビデオ・プロセッサ2
4は、フレーム・バッファまたはビデオ・バッファの選
択領域に対する書込みやリフレッシュが行われないよう
にするロック機構をもたらす。その結果、選択情報をバ
ッファ内のビデオ情報にオーバーレイないしアンダーレ
イすることができる。本明細書で使用する場合、プロセ
スとは、「ビデオ・プロセッサ」がビデオ情報を作成
し、該ビデオ情報をコンピュータ生成のグラフィックス
/データ情報と同時にビデオ画面上に表示できるように
することをいう。
【0017】ビデオ・プロセッサ24には、フレーム・
バッファ/ロック・バッファ・データ・バス27'およ
びフレーム・バッファ/ロック・バッファ・アドレス・
バス27"を介して、フレーム・バッファ/ロック・バ
ッファに接続されたフレーム・バッファ/ロック・バッ
ファ・インターフェース手段28が含まれる。データ・
バス27'およびアドレス・バス27"が、図1において
27の番号で識別されていることに留意されたい。フレ
ーム・バッファ/ロック・バッファ・インターフェース
手段28は、高速のビデオ情報をビデオ・バッファ18
(図1)の選択領域に挿入する能力および機能をもたら
す。ビデオ情報処理手段30は変換手段34から高速ビ
デオ情報を受け取り、情報を処理し、バス32を介して
フレーム・バッファ・インターフェース手段28に転送
する。レジスタ・インターフェース手段36はバス38
および38'を介してフレーム・バッファ/ロック・バ
ッファ・インターフェース手段28に接続される。レジ
スタ・インターフェース手段36との間のアクセスは、
それぞれデータ・バス40および40'を介して得られ
る。変換手段34へのビデオ情報は、入力切取り手段4
2およびデータ同期手段44からの導体を通じてそれぞ
れ供給される。データ同期手段44への情報は、ディジ
タル化インターフェース手段46を介して供給され、入
力切取り手段42へのデータは、コーデック・インター
フェース手段43およびディジタル化インターフェース
手段46からの導体を通じて供給される。データ同期手
段44、ディジタル化インターフェース手段46、およ
びコーデック・インターフェース手段43の信号の入出
力は、それぞれ矢印で表され、それぞれに応じてラベル
付けされている。
【0018】さらに図2および図3を参照すると、出力
FIFO52に接続されたメモリ・シーケンサ50を含
むフレーム・バッファ/ロック・バッファ・インターフ
ェース手段28が示されている。メモリ・シーケンサ5
0は端末55上の制御信号によってメモリを制御または
管理することが可能になる。端末55上の信号は、グラ
フィックス制御手段16(図1)により供給される。メ
モリ・シーケンサ50へのもう一方の制御は、導体53
上の書込み不可である。信号はロックイン保護手段54
により供給される。ロック・イン保護手段54の詳細に
ついては、以下に述べる。書込み不可信号がアクティブ
な場合、メモリ・シーケンサ50がフレーム・バッファ
へのデータ書込みを禁止(防止)する、と述べるにとど
めておく。
【0019】ここで図3を参照すると、メモリ・シーケ
ンサ50が、フレーム・バッファおよびロック・バッフ
ァを管理するためのすべての直接メモリ制御信号を供給
していることが示されている。前述のように、2つのバ
ッファはともに、記憶手段18(図1)に含まれてい
る。メモリ制御信号は、RAS(行アドレス・ストロー
ブ)、CAS(列アドレス・ストローブ)、WE(書込
み可能)およびOE(出力可能)などを含んでいる。さ
らに、メモリ・シーケンサ50は、出力FIFOバッフ
ァ52を読み取るための、およびアドレス生成手段56
(後に説明される)を介してアドレスを先送りするのた
めの制御信号を供給する。出力FIFOバッファ52か
らの出力は、バス58、バス58'およびバス58"を通
じて、マルチプレクサ手段60へと送られる。マルチプ
レクサ手段60からの出力は、バッファ・データ・バス
27'を通じて送られる。マルチプレクサ手段60への
もう一方の入力は、ビデオ・プロセッサとPC10のよ
うな(図1)外部装置とをインターフェースするレジス
タ・インターフェース手段36から、バス38'を通じ
て送られる。出力FIFOバッファ52は、ビデオ・デ
ータおよび書込み不可信号などの制御情報をバッファに
記憶し、これらは、メモリ・シーケンサ50が制御、ま
たはインターフェース手段28を介してビデオ・バッフ
ァおよびロック・バッファへの制御またはアクセスを得
るまで保留される。アクセスまたは制御が受け取られる
と、出力FIFOバッファ52の内容は、フレーム・バ
ッファ18(図1)に伝送される。もちろん、フレーム
・バッファの保護領域には、本発明の教示により、書き
込まれることはない。
【0020】さらに、図3を参照すると、アドレス・ジ
ェネレータ手段56は、垂直間隔アドレス・ジェネレー
タ64、ロック・イン・アドレス・ジェネレータ62お
よびウィンドウ・アドレス・ジェネレータ66を含むこ
とが示されている。各ジェネレータからの出力信号は、
アドレス・マルチプレクサ手段68へと送られる。アド
レス・マルチプレクサ手段68は、直列に接続された2
つのマルチプレクサ手段68'および68"から成ってい
る。ウィンドウ・アドレス・ジェネレータ66は、ライ
ンビデオ・ウィンドウ・データをグラフィックス・ビデ
オ・バッファ・メモリ18に書き込むために必要なアド
レスを供給している。
【0021】垂直間隔アドレス・ジェネレータ64は、
取り込まれた垂直空白間隔データ・ストリームを、グラ
フィックス・ビデオ・バッファ・メモリ18に書き込む
ために必要なアドレスを供給している。ロック・イン・
アドレス・ジェネレータ62は、ロック・バッファ内の
位置にアクセスするために必要なアドレスを生成する。
【0022】アドレス・マルチプレクサ68'は、どの
アドレス・ジェネレータが、グラフィックス・ビデオ・
バッファ18(図1)へのメモリ・サイクルのためのア
ドレスの供給元となるべきかを選択する。アドレス・マ
ルチプレクサ68'は、シングル18ビット・アドレス
をもたらすメモリ・シーケンサ50を供給元とする選択
可能な18ビットの3ラインを一体化するマルチプレク
サである。
【0023】アドレス・マルチプレクサ68"は、どの
18ビット・アドレスの半分がグラフィックス・ビデオ
・バッファ18への出力となるかを選択する。グラフィ
ックス・ビデオ・バッファは、DRAMまたはVRAM
のいずれかで構成され、9ビットの多重アドレスを使用
する。アドレス・マルチプレクサ68"は、メモリ・シ
ーケンサ50を供給元とする選択可能な正規の9ビット
・アドレスをもたらす。レジスタ・インターフェース手
段36は、システムPCまたはグラフィックス制御装置
のいずれかが、ビデオ・プロセッサ24内の全構成レジ
スタ・セットにアクセスできるようにする、データ・パ
スおよび一次インターフェース制御を供給する。バス4
0および40'上のレジスタ・インターフェース手段3
6のデータ入出力は、システムPCないしグラフィック
ス制御装置においてそれぞれ生成される。
【0024】さらに図2および図3を参照すると、ビデ
オ情報処理手段30が、走査手段70、出力H/V切取
り手段72、ディザおよびモード・ジェネレータ手段7
4を含むことが示されている。スケーリング手段70
は、その入力に高速ビデオ情報を受け取り、その情報の
サイズをコンピュータ・グラフィックス表示装置の選択
ウィンドウに合うようにサイズ調整すなわち縮小する。
出力H/V切取り手段72は、サイズ調整したウィンド
ウを、コンピュータ・オペレーティング・システム環境
に望ましい絶対ピクセル境界のサイズに合わせるために
必要な最終切捨てを行う。スケーリング・アルゴリズム
が単一ピクセル細分性を備えていないので、この機能は
必要である。
【0025】ディザおよびモード・ジェネレータ手段7
4は、ピクセルあたりRGB−24ビットからRGB−
16ビットまたはRGB−8ビットへのディザ・ダウン
(減少)を行う。ディザは画質低下を最小におさえるた
めに要する記憶容量を減少させる、周知の高度な方法で
あることに留意されたい。変換手段34はその入力にビ
デオ信号を受け取り、ディジタルRGBに変換して、ス
ケーリング手段70へと送る。これについての詳細は、
前記書類において述べられ、背景技術の理解を完全にす
るために必要な範囲で、情報が参照により組み込まれて
いる。変換手段34へのデータは、データ同期手段44
および入力切取り手段42から導体を通じてそれぞれ供
給される。入力切取り手段42は、アクティブ・ビデオ
・データをディジタル化ビデオ・ソースから抽出する。
アクティブ・ビデオ・データが存在しない一部の時間
(水平および垂直空白間隔)がある。入力切取り手段4
2は、アクティブ・データを取り込み、データの存在し
ない空白間隔をスキップする。ディジタル・インターフ
ェース手段46は、NTSC信号からのデータをデコー
ドし取り込む電子機器に直接インターフェースするため
に必要な制御をもたらす。コーデック・インターフェー
ス手段43は、ビデオ・コーデック(圧縮/伸張器)に
直接インターフェースするために必要な制御をもたら
す。データ同期手段44は、ディジタル化赤8ビット、
緑8ビット、青8ビット、または(クロミナンス)ディ
ジタル化Y(明るさ)8ビット、V8ビット、U8ビッ
トのいずれかである、24ビットのピクセル・バスを受
信する。明るさ(Y)およびクロミナンス(U、V)
は、PALおよびNTSCテレビジョン信号の基本的構
成要素である。このピクセル・データ・バスは、コーデ
ック手段(25)またはTV源手段(23)を信号源と
している。すべてのピクセル・データは、このバスを通
じてビデオ・プロセッサに入力される。
【0026】2つの別個のクロックが、データ同期手段
に提供される。コーデック・クロックは、入力ピクセル
・バスを取り込み、コーデック・ピクセルを伝播するタ
イミングをもたらす。同様の方法で、ディジタル化コー
デックは、入力ピクセル・バスを取り込み、ディジタル
化ピクセルを伝播するタイミングをもたらす。
【0027】コーデック・インターフェース手段は1つ
の入力、すなわちCHSYNCまたはCodec CH
SYNCのみを受信する。この入力は、コーデック・ビ
デオ・データの全入力が完了したことを、ビデオ・プロ
セッサに指示するタイミングをもたらす。垂直同期は、
常にビデオ・ディジタイザを信号源にしており、コーデ
ックはビデオ・ディジタイザに垂直的に同期しなくては
ならない。
【0028】ディジタイザ・インターフェース手段は、
ビデオ・デコーダ15の位相同期ループにより直接駆動
される入力クロックCLKINを受信する。この入力の
周波数は33Mhzから17Mhzにわたり、位相同期
ループにおけるVCO出力として操作する。DIVOU
Tは位相同期ループへの参照信号としてビデオ・レコー
ダの位相同期ループに出力されるプログラム可能分割ダ
ウン信号である。ロック状態にある場合、DIVOUT
の立ち下がり縁部は、ビデオ・レコーダの水平同期と常
に同相を保つ。SAMPLEは、ビデオ・ディジタイザ
のアナログからディジタルへの変換器へのクロックであ
り、ビデオ・プロセッサへのディジタル化ピクセルを提
供するようにビデオ・ディジタイザに命令を送る。
【0029】VERTINは、ビデオ・ディジタイザか
らの垂直同期信号である。この信号はビデオ・プロセッ
サへのリセットとして動作し、ビデオの現在フィールド
が終了し次のフィールドが開始することをビデオ・プロ
セッサに指示する。以上、改良マルチメディアを説明し
たが、本明細書の後半部では、フレーム・バッファ内の
選択情報の上書きを防止する保護機構をより詳細に説明
する。
【0030】図4は、本発明の教示による保護機能を概
念的に表している。グラフィック表示手段22に表示す
るためのビデオおよびコンピュータ生成情報を記憶する
メモリ記憶手段18(図1)は、フレーム・バッファ・
セクションおよびロック・バッファ・セクションに分割
される。フレーム・バッファ・セクションは、グラフィ
ック表示手段22(図1)上に表示される全画面データ
を記憶する表示画面メモリである。ロック・バッファ・
セクションは非表示メモリであり、フレーム・バッファ
・セクション内の選択領域を保護するロック・データを
記憶する。フレーム・バッファ・セクションの内容は、
適切なアプリケーション・プログラムとともにプロセッ
サ10で実行されるOS/2Rのようなウィンドウ型オ
ペレーション・システムの制御のもとに編成される。表
示画面装置での表示のためのフレーム・バッファ内の望
ましいウィンドウのセットを編成する、マルチタスク・
ソフトウェアの利用は、当技術分野では周知である。し
たがって、フレーム・バッファ・セクション内でどのよ
うにPCが選択情報をセット・アップするかについて
は、ここでは説明しない。
【0031】図4のフレーム・バッファ・セクションに
おいて示された情報の具体的構造は、一例に過ぎず、本
発明の教示から逸脱することなく、データの様々な編成
を行うことは、当技術分野における技能の範囲内に属す
る。フレーム・バッファ・セクションに示されたデータ
構造が、表示画面上の情報表示となることにも留意され
たい。本発明の教示に従いフレーム・バッファを管理す
ることによって、たとえフレーム・バッファ・セクショ
ン内のビデオ情報が特定の時間間隔内に数回更新(すな
わち書き直し)されようとも、画面の選択領域を上書き
から保護することができる。
【0032】さらに図4を参照し、フレーム・バッファ
・セクションが、再配置可能なリアルタイム・ビデオ・
ウィンドウ(RTVW)、リアルタイム・ビデオ・ウィ
ンドウにオーバーレイするグラフィックス・ウィンド
ウ、RTVWにアンダーレイするグラフィックス・ウィ
ンドウ、およびリアルタイム・ビデオ・ウィンドウにオ
ーバーレイするグラフィックス・アイコンを含むことが
示されている。フレーム・バッファ・セクションの画像
またはシャドーは、取り込まれ、または生成され、イメ
ージを表す関連データがロック・バッファ・セクション
内に記憶される。全フレーム・バッファ・イメージを記
憶する代替技法は、保護すべき情報のみを表すデータ
を、ロック・バッファ内に記憶することである。その結
果、グラフィック・アイコンを保護するグラフィック・
アイコン保護データは、ロック・バッファ内に保持され
る。再配置可能ロック・バッファ・ウィンドウ・データ
は、再配置可能リアルタイム・ビデオ・ウィンドウを保
護し、グラフィックス・ウィンドウ保護データは、RT
VWにオーバーレイするグラフィック・ウィンドウを保
護する。ロック・データが一旦ロック・バッファ内に配
置されると、フレーム・バッファ内への次の書込みは、
ロック・バッファの内容によって制御される。特に、制
御装置(以下に説明する)が、ロック・バッファ・セク
ション内の保護データを読み取り、フレーム・バッファ
・セクション内にデータを書き込むメモリ・シーケンサ
によって使用される書込み可/禁止信号を生成する。し
たがって、たとえリアルタイム・ビデオがすばやく変化
しても、保護情報は保持される。
【0033】PC内で実行するソフトウェアは、RTV
Wが移動する場合、またはリアルタイム・ビデオ・ウィ
ンドウ(RTVW)にオーバーレイすべきグラフィック
情報が作成ないしサイズ変更、または再配置される場
合、フレーム・バッファのロック・バッファ部を更新し
なくてはならない。ビジュアル優先順位の低い(つまり
アンダーレイ)グラフィック・オブジェクトは、ロック
・バッファ内に「影をおとさ」ない。RTVWがロック
・バッファにより保護されていないすべてのグラフィッ
クス・オブジェクトを自然にオーバーレイするので、ア
ンダーレイされたグラフィックス・オブジェクトは、ロ
ック・バッファに関しては何の特別な扱いも必要としな
い。
【0034】このロック・バッファ管理ソフトウェア
は、ビデオ・ウィンドウをオーバーレイすべきすべての
グラフィックス・オブジェクトのテーブルを保持しなく
てはならない。このテーブルは、幅、高さおよび開始座
標を含むか、またはウィンドウの4つの角の4座標を含
むかのいずれである。グラフィックス・オブジェクトが
四角形ではない、または部分的に透明な場合、オブジェ
クトのための望ましいロック・バッファのローカル・コ
ピーは、システム・メモリ内に保持されなくてはならな
い。さらに、テーブルは、優先順位番号を含まなくては
ならない。所与のオブジェクトについて、この番号がR
TVW優先順位よりも大きいということは、そのオブジ
ェクトがRTVWにオーバーレイすることを指示してい
る。
【0035】グラフィックス・オブジェクトがサイズ変
更される、または配置される場合、ロック・バッファ管
理ソフトウェアは、オブジェクトがRTVWにオーバー
レイまたはアンダーレイするかどうかを調べなければな
らない。オブジェクトがRTVWにオーバーレイする場
合、(すなわち、優先順位のテーブル値により判定され
る)、グラフィックス・オブジェクトの新たな位置を最
初に保護しなければならない。これは、オブジェクトの
宛先内のピクセルに対応するすべての保護ビットを設定
することにより行われる。一旦これが行われると、ウィ
ンドウ型オペレーティング・システム・ソフトウェア
は、グラフィックス・オブジェクトを新たな位置に移動
させなければならない。テーブル項目を、新たな再配置
グラフィックス・オブジェクトに更新しなければならな
い。以前の位置をロック・バッファから消去しなければ
ならない。これにより、ビデオ・プロセッサは、グラフ
ィックス・オブジェクトの旧コピーに上書きすることが
できる。他のグラフィックス・オブジェクトがこのフレ
ーム・バッファの領域に最初にオーバーレイするかを調
べなければならない。他のオブジェクトが再配置グラフ
ィックス・オブジェクトの以前の位置にオーバーレイし
ないと判定されると、対応するロックを消去しなければ
ならない。
【0036】図5は、書込み可/書込み不可(禁止)信
号を生成するロック・イン保護手段54(図3)におけ
る回路を示すブロック図である。同様に、図7および図
8は、水平アライメント・ステート・マシンを図示して
いる。
【0037】図5は、図3で参照した、ロック・イン保
護手段54を示している。導体62は、メモリ・データ
・バスが、保護データ保留レジスタ手段80により取り
込まれるアクセスをもたらす。メモリ・シーケンサ手段
50は、保護データ保留レジスタ手段80に、導体62
上のデータを取り込むべき時を指示する必要な制御をも
たらす。全ビデオ・ライン・データが手段80により取
り込まれると、メモリ・シーケンサは、手段80の全内
容を保護データ・シフト・レジスタ手段81にロードす
る。この時点で、160ビット幅のシフト・レジスタ手
段81は、ロック・データを通じて先送りシフト可能に
なっている。メモリ・シーケンサ手段50によって行わ
れる、ビデオをフレーム・バッファに書き込む各メモリ
・サイクルには、保護データシフト・レジスタ手段81
がシフトされる。これは、制御信号「メモリ・サイクル
・ロック・シフト・制御」を介してなされ、この信号も
またメモリ・シーケンサから発せられている。ロック・
バッファはフレーム・バッファのピクセルに対応する、
連続するピクセルのアレイなので、上端または左端画面
ピクセルのある位置が、ロック・バッファの第一アドレ
スにより示されるアドレスにおけるデータ・ワードの最
下位ビットにより保護されている。したがって、下端お
よび右端画面ピクセルは、ロック・バッファの最終アド
レスにより指されるデータ・ワードの最上位ビットによ
り保護されている。ビデオ・ウィンドウは、画面上のど
こにでも配置できるので、ビデオ・ウィンドウの左端ピ
クセルを保護するロック保護ビットは、メモリ・データ
・ワード内のどこにでも配置することができる。この左
端ピクセルのセット全体の位置もまた変更できる。6
4:1マルチプレクサ手段82は、保護データ・シフト
・レジスタ手段81内のロック・データを正確にアライ
ンする機構をもたらす。水平アライメント・コンダクタ
90は、メモリ・データ・ワード内に見いだされたビデ
オ・ウィンドウの左端ピクセルの、可能な64アライメ
ントから1つ選択された6ビット値である。
【0038】図7は、図8の水平アライメント有限状態
マシン(HASM)に使用され、正確な水平アライメン
トを生成する、流れ図を示している。図8には、導体6
3(ロック・データ・メモリ・ワード・アライメント)
があり、これはロック・バッファ内のビデオ・ウィンド
ウの左端ロック・ペルのアライメントの動的部分を制御
する。導体63は、図6のロックイン・アドレス生成手
段63から続いている。この2ビットの導体は、ビデオ
・ウィンドウ左端ロック・ペルであるメモリ・データ・
ワードのどの1/4部分が見いだされるかを表してい
る。グラフィックス・モード(本実施例における)は、
メモリ・データ・ワードの1/4の細分性を必要とする
ロック・ライン幅を備えているため、必要なのは2ビッ
トのみである。しかし、本発明は、導体63の幅を広げ
ることにより、より大きな細分性を容易にサポートする
ことができる。
【0039】図6は、ロックイン・アドレス生成手段6
2を示すブロック図である。ビデオのフィールドの最初
には、VSYNCが発行される。VSYNCは、手段9
6内に保留された「ロック・バッファ・アドレス開始」
が、18ビット・アドレス・カウンタ手段95およびロ
ック・ライン・アドレス開始レジスタ手段97にロード
されるよう強制する。これは、アドレス選択手段94
(パス1を選択)、および次のラインアドレス開始手段
99(入力Bは0に設定)を介してなされる。VSYN
Cは、回路を正しく初期設定する。一旦初期設定される
と、出力導体64は、ロック・バッファを読み取るため
に使用される最初のメモリ・アドレスを保留する。図3
のメモリ・シーケンサ手段50は、ロック・バッファ・
データ読み取りを行う。ロック読み取りには、メモリ・
シーケンサは「メモリ・サイクル・アドレス制御可能」
を介して、18ビットアドレス・カウンタ手段95を進
める制御を発行する。ロック・データの全ラインが読み
取られると、HSYNCが発行されロック・データの次
のラインの開始のアドレスの算出を行う。HSYNCに
より、現在ロック・ライン開始アドレスがロック・ライ
ン幅に加えられ、次のロック・ライン・アドレスの開始
を生成する。
【0040】図1におけるシステム図は、アプリケーシ
ョン・プログラム12上で作動しているオペレーティン
グ・システム14を示している。システムがグラフィッ
クスとビデオの合成を制御するためにシステムがどのよ
うに使用されるかについての一例として、PCはTVと
して使用され、全画面はビデオ情報専用になっている。
アプリケーションは、画面の右上部にあるグラフィック
ス・オーバーレイ・クロックを更新しなければならな
い。システム操作には、分ごとにCPUへのタイマー割
込みを必要とする。CPUまたはPC手段10(図1)
は、現在時間を判定し、ビデオへの現在時刻の上書きを
避けるために必要なペルのみを保護するようにロック・
バッファを設定することにより、この割込みを補助する
役割を果たさなければならない。たとえば、現在「0
4:30 P.M.」であるとする。この新時間が一旦
保護されると、フレーム・バッファにこの新時間を書き
込まなければならない。CPUは、このプロセスを繰り
返す次の割込みまで、オペレーティング・システムに戻
ることができる。
【0041】まとめとして、本発明の構成に関して以下
の事項を開示する。
【0042】(1)バスを含んでおり、ユーザが見る情
報を生成するコンピュータ手段と、コンピュータ情報お
よびビデオ情報の複合画像ならびに保護情報を示すロッ
ク・データを複合画像の形態で破壊されることのないよ
うに記憶するための分割されたメモリ手段を有する、バ
スに接続されたアダプタ・カードと、メモリ手段に接続
され、ビデオ情報をもたらし、ロック・データに対応し
てメモリ手段の保護領域内の情報書込みを禁じる制御信
号を生成する、ビデオ・プロセッサ手段とからなるマル
チメディア・ワークステーション。 (2)アダプタ・カードに接続され、コンピュータ情報
とビデオ情報の複合画像を表示する表示手段をさらに含
んでいることを特徴とする、上記(1)に記載のマルチ
メディア・ワークステーション。 (3)保護情報がアイコンを含んでいることを特徴とす
る、上記(2)に記載のマルチメディア・ワークステー
ション。 (4)保護情報がコンピュータ情報の選択情報を含んで
いることを特徴とする、上記(2)に記載のマルチメデ
ィア・ワークステーション。 (5)ビデオ情報のような時間に影響される情報および
コンピュータ・グラフィックスのような時間に影響され
ない情報が記憶される表示バッファである、少なくとも
1つのセクションと、情報が上書きされない少なくとも
1つのセクション内の選択領域のロック・データ表示を
備えるロック・バッファである、少なくとももう1つの
セクションとに分割されたメモリと、メモリに接続さ
れ、メモリにビデオ情報を提供する操作が可能であり、
ロック・データに問い合わせしてそこからメモリの保護
領域内情報の書込みを禁止する制御信号を生成する操作
が可能であるビデオ・プロセッサ手段と、アダプタ・カ
ードをコンピュータ・システム・バスに接続する第一の
インターフェース手段と、アダプタを表示装置に接続す
る第二のインターフェース手段とからなるマルチメディ
ア・ワークステーションで使用されるアダプタ・カー
ド。 (6)時間に影響されない情報をメモリに与え、該メモ
リから前記の時間に影響されない情報の一部を保護する
ロックデータを生成する、オペレーティング・システム
およびアプリケーション・プログラムを実行するコンピ
ュータ用の上記(5)に記載のアダプタ・カード。 (7)ビデオ情報を受信し、前記ビデオ情報をビデオ・
プロセッサ手段に供給するビデオ・デコーダをさらに含
んでいることを特徴とする、上記(5)に記載のアダプ
タ・カード。 (8)第一のインターフェース手段が、グラフィック制
御装置を含んでいることを特徴とする、上記(5)に記
載のアダプタ・カード。 (9)第二のインターフェース手段が、カラー・ルック
・アップ・テーブル(CLUT)およびDACを含んで
いることを特徴とする、上記(5)に記載のアダプタ・
カード。 (10)ビデオ・プロセッサ手段が、表示バッファ内の
位置およびロック・バッファ内の位置のアドレス信号表
示を生成するアドレス生成手段とアドレス・バス上のア
ドレス信号を選択し出力するアドレス選択回路と、表示
バッファ内の保護領域を表すビデオ情報および制御情報
を記憶するバッファ手段と、バッファ手段に接続され
た、制御情報を生成するメモリ制御手段と、メモリ制御
手段に接続され、ロック・データを読み取るようにロッ
ク・バッファにアクセスし、情報を書き込むことのでき
る表示バッファ内の位置を制御する書込み可/禁止信号
をそこから生成するロックイン保護手段とを含んでいる
ことを特徴とする、上記(5)に記載のアダプタ・カー
ド。 (11)ビデオ・プロセッサ手段およびメモリを相互接
続するデータ・バスと、バッファ手段をデータ・バスに
接続するマルチプレクサ回路とをさらに含んでいること
を特徴とする、上記(10)に記載のアダプタ・カー
ド。 (12)ビデオ・プロセッサおよび外部装置をインター
フェースするレジスタ手段をさらに含んでいることを特
徴とする、上記(11)に記載のアダプタ・カード。 (13)表示セクション、表示バッファ、およびロック
・セクションに分割されるビデオ・バッファとロック・
バッファ内の位置を表すアドレス信号を生成するアドレ
ス生成手段と、アドレス・バス上のアドレス信号を選択
して出力するアドレス選択回路と、ビデオ情報および表
示バッファ内の保護領域を表す制御情報を記憶するバッ
ファ手段と、バッファ手段に接続された、制御情報を生
成するメモリ制御手段と、メモリ制御手段に接続され、
ロック・データを読み取るためにロック・バッファにア
クセスし、情報を書き込むことのできる表示バッファ内
の位置を制御する書込み可/禁止信号をそこから生成す
るロックイン保護手段とからなるマルチメディア・ワー
クステーションにおいて使用されるビデオ・プロセッ
サ。 (14)ビデオ・プロセッサおよびメモリを相互接続す
るデータ・バスと、バッファ手段をデータ・バスに接続
するマルチプレクサ回路とをさらに含んでいることを特
徴とする、上記(13)に記載のビデオ・プロセッサ。 (15)ビデオ・プロセッサおよび外部装置を相互接続
する、データを記憶するレジスタ手段をさらに含んでい
ることを特徴とする、上記(14)に記載のビデオ・プ
ロセッサ。
【図面の簡単な説明】
【図1】本発明の教示を具体化する、マルチメディア・
ワークステーションなどのシステムを示すブロック図で
ある。
【図2】図1で自然動画ビデオを処理するために使用さ
れたロック・イン保護を備えたビデオ・プロセッサ・モ
ジュールを示すブロック図である。なお、ロック・イン
保護とは、グラフィックス・データをRTVWによって
上書きされないよう保護する機能をいう。
【図3】図1で自然動画ビデオを処理するために使用さ
れたロック・イン保護を備えたビデオ・プロセッサ・モ
ジュールを示すブロック図である。
【図4】本発明の教示によるロック・イン保護機能の図
である。
【図5】ロック・イン保護機能を実施するメモリ・シー
ケンサ手段によって使用される、書込み可/禁止信号を
生成するために使用される回路を示すブロック図であ
る。
【図6】ロック・バッファの内容の読み取りに必要なア
ドレスを生成するために使用される制御装置を示すブロ
ック図である。
【図7】メモリ・シーケンサ50により、あらかじめ読
み取られたメモリ・ワード内のロック・データ開始位置
を算出するために使用される、水平アライメント・ジェ
ネレータを示す流れ図である。
【図8】水平アライメント有限状態マシンを示すブロッ
ク図である。
【符号の説明】
10 コンピュータ・システム 11 PCバス 12 アプリケーション・プログラム 14 オペレーション・システム 15 ビデオ・デコーダ 16 グラフィックス制御装置 18 グラフィックス・ビデオ 20 カラー・ルックアップ・テーブルおよびディジタ
ルからアナログへの変換手段 22 グラフィックス表示手段 23 ビデオ信号端子 24 ビデオ・プロセッサ 25 ビデオ・画像端末 26 ビデオ・アダプタ 27 両方向バス
フロントページの続き (72)発明者 ウィリアム・ロバート・リー アメリカ合衆国27502 ノースカロライナ 州アペックス ティーベリー・コート 1224 (72)発明者 デイビッド・ウィリアム・ニューチャーラ イン アメリカ合衆国27713 ノースカロライナ 州ダーハム クィーンズバリー・サークル 1205 (72)発明者 ポール・スチュアート・ヨーシン アメリカ合衆国80301 コロラド州ボール ダー シンギング・ヒルズ・ドライブ 7452

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】バスを含んでおり、ユーザが見る情報を生
    成するコンピュータ手段と、 コンピュータ情報およびビデオ情報の複合画像ならびに
    保護情報を示すロック・データを複合画像の形態で破壊
    されることのないように記憶するための分割されたメモ
    リ手段を有する、バスに接続されたアダプタ・カード
    と、 メモリ手段に接続され、ビデオ情報をもたらし、ロック
    ・データに対応してメモリ手段の保護領域内の情報書込
    みを禁じる制御信号を生成する、ビデオ・プロセッサ手
    段とからなるマルチメディア・ワークステーション。
  2. 【請求項2】アダプタ・カードに接続され、コンピュー
    タ情報とビデオ情報の複合画像を表示する表示手段をさ
    らに含んでいることを特徴とする、請求項1に記載のマ
    ルチメディア・ワークステーション。
  3. 【請求項3】保護情報がアイコンを含んでいることを特
    徴とする、請求項2に記載のマルチメディア・ワークス
    テーション。
  4. 【請求項4】保護情報がコンピュータ情報の選択情報を
    含んでいることを特徴とする、請求項2に記載のマルチ
    メディア・ワークステーション。
  5. 【請求項5】ビデオ情報のような時間に影響される情報
    およびコンピュータ・グラフィックスのような時間に影
    響されない情報が記憶される表示バッファである、少な
    くとも1つのセクションと、情報が上書きされない少な
    くとも1つのセクション内の選択領域のロック・データ
    表示を備えるロック・バッファである、少なくとももう
    1つのセクションとに分割されたメモリと、 メモリに接続され、メモリにビデオ情報を提供する操作
    が可能であり、ロック・データに問い合わせしてそこか
    らメモリの保護領域内情報の書込みを禁止する制御信号
    を生成する操作が可能であるビデオ・プロセッサ手段
    と、 アダプタ・カードをコンピュータ・システム・バスに接
    続する第一のインターフェース手段と、 アダプタを表示装置に接続する第二のインターフェース
    手段とからなるマルチメディア・ワークステーションで
    使用されるアダプタ・カード。
  6. 【請求項6】時間に影響されない情報をメモリに与え、
    該メモリから前記の時間に影響されない情報の一部を保
    護するロックデータを生成する、 オペレーティング・システムおよびアプリケーション・
    プログラムを実行するコンピュータ用の請求項5に記載
    のアダプタ・カード。
  7. 【請求項7】ビデオ情報を受信し、前記ビデオ情報をビ
    デオ・プロセッサ手段に供給するビデオ・デコーダをさ
    らに含んでいることを特徴とする、請求項5に記載のア
    ダプタ・カード。
  8. 【請求項8】第一のインターフェース手段が、グラフィ
    ック制御装置を含んでいることを特徴とする、請求項5
    に記載のアダプタ・カード。
  9. 【請求項9】第二のインターフェース手段が、カラー・
    ルック・アップ・テーブル(CLUT)およびDACを
    含んでいることを特徴とする、請求項5に記載のアダプ
    タ・カード。
  10. 【請求項10】ビデオ・プロセッサ手段が、表示バッフ
    ァ内の位置およびロック・バッファ内の位置のアドレス
    信号表示を生成するアドレス生成手段とアドレス・バス
    上のアドレス信号を選択し出力するアドレス選択回路
    と、 表示バッファ内の保護領域を表すビデオ情報および制御
    情報を記憶するバッファ手段と、 バッファ手段に接続された、制御情報を生成するメモリ
    制御手段と、 メモリ制御手段に接続され、ロック・データを読み取る
    ようにロック・バッファにアクセスし、情報を書き込む
    ことのできる表示バッファ内の位置を制御する書込み可
    /禁止信号をそこから生成するロックイン保護手段とを
    含んでいることを特徴とする、請求項5に記載のアダプ
    タ・カード。
  11. 【請求項11】ビデオ・プロセッサ手段およびメモリを
    相互接続するデータ・バスと、 バッファ手段をデータ・バスに接続するマルチプレクサ
    回路とをさらに含んでいることを特徴とする、請求項1
    0に記載のアダプタ・カード。
  12. 【請求項12】ビデオ・プロセッサおよび外部装置をイ
    ンターフェースするレジスタ手段をさらに含んでいるこ
    とを特徴とする、請求項11に記載のアダプタ・カー
    ド。
  13. 【請求項13】表示セクション、表示バッファ、および
    ロック・セクションに分割されるビデオ・バッファとロ
    ック・バッファ内の位置を表すアドレス信号を生成する
    アドレス生成手段と、 アドレス・バス上のアドレス信号を選択して出力するア
    ドレス選択回路と、 ビデオ情報および表示バッファ内の保護領域を表す制御
    情報を記憶するバッファ手段と、 バッファ手段に接続された、制御情報を生成するメモリ
    制御手段と、 メモリ制御手段に接続され、ロック・データを読み取る
    ためにロック・バッファにアクセスし、情報を書き込む
    ことのできる表示バッファ内の位置を制御する書込み可
    /禁止信号をそこから生成するロックイン保護手段とか
    らなるマルチメディア・ワークステーションにおいて使
    用されるビデオ・プロセッサ。
  14. 【請求項14】ビデオ・プロセッサおよびメモリを相互
    接続するデータ・バスと、 バッファ手段をデータ・バスに接続するマルチプレクサ
    回路とをさらに含んでいることを特徴とする、請求項1
    3に記載のビデオ・プロセッサ。
  15. 【請求項15】ビデオ・プロセッサおよび外部装置を相
    互接続する、データを記憶するレジスタ手段をさらに含
    んでいることを特徴とする、請求項14に記載のビデオ
    ・プロセッサ。
JP26410695A 1994-10-13 1995-10-12 マルチメディア・ワークステーションにおける選択情報保護装置 Expired - Fee Related JP3259259B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/322,673 US5764964A (en) 1994-10-13 1994-10-13 Device for protecting selected information in multi-media workstations
US322673 1994-10-13

Publications (2)

Publication Number Publication Date
JPH08241070A true JPH08241070A (ja) 1996-09-17
JP3259259B2 JP3259259B2 (ja) 2002-02-25

Family

ID=23255922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26410695A Expired - Fee Related JP3259259B2 (ja) 1994-10-13 1995-10-12 マルチメディア・ワークステーションにおける選択情報保護装置

Country Status (2)

Country Link
US (2) US5764964A (ja)
JP (1) JP3259259B2 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6437829B1 (en) * 1997-01-16 2002-08-20 Display Laboratories, Inc. Alignment of cathode ray tube displays using a video graphics controller
US6356704B1 (en) * 1997-06-16 2002-03-12 Ati Technologies, Inc. Method and apparatus for detecting protection of audio and video signals
US6606450B1 (en) * 1997-06-16 2003-08-12 Ati International Srl Method and apparatus for processing video signals having associated access restriction data
US5936641A (en) * 1997-06-27 1999-08-10 Object Technology Licensing Corp Graphics hardware acceleration method, computer program, and system
US6177946B1 (en) * 1997-11-14 2001-01-23 Ati Technologies, Inc. Method and apparatus for processing video data and graphics data by a graphic controller
US6330010B1 (en) * 1997-11-21 2001-12-11 Xsides Corporation Secondary user interface
US6686936B1 (en) 1997-11-21 2004-02-03 Xsides Corporation Alternate display content controller
US6639613B1 (en) 1997-11-21 2003-10-28 Xsides Corporation Alternate display content controller
US6018332A (en) * 1997-11-21 2000-01-25 Ark Interface Ii, Inc. Overscan user interface
US6337717B1 (en) 1997-11-21 2002-01-08 Xsides Corporation Alternate display content controller
US6128026A (en) * 1998-05-04 2000-10-03 S3 Incorporated Double buffered graphics and video accelerator having a write blocking memory interface and method of doing the same
US6437809B1 (en) 1998-06-05 2002-08-20 Xsides Corporation Secondary user interface
US6298446B1 (en) 1998-06-14 2001-10-02 Alchemedia Ltd. Method and system for copyright protection of digital images transmitted over networks
US6426762B1 (en) 1998-07-17 2002-07-30 Xsides Corporation Secondary user interface
US6300964B1 (en) * 1998-07-30 2001-10-09 Genesis Microship, Inc. Method and apparatus for storage retrieval of digital image data
US6976265B1 (en) * 1998-10-08 2005-12-13 Ati International Srl Method and apparatus for controlling display of content signals
US7158140B1 (en) * 1999-03-15 2007-01-02 Ati International Srl Method and apparatus for rendering an image in a video graphics adapter
US6694379B1 (en) * 1999-04-09 2004-02-17 Sun Microsystems, Inc. Method and apparatus for providing distributed clip-list management
US6590592B1 (en) 1999-04-23 2003-07-08 Xsides Corporation Parallel interface
WO2000072123A2 (en) 1999-05-21 2000-11-30 Xsides Corporation Parallel graphical user interface
US6690880B1 (en) * 1999-05-21 2004-02-10 Ati International, Srl Method and apparatus for copy protection detection in a video signal
US6853381B1 (en) * 1999-09-16 2005-02-08 Ati International Srl Method and apparatus for a write behind raster
US6630943B1 (en) * 1999-09-21 2003-10-07 Xsides Corporation Method and system for controlling a complementary user interface on a display surface
US20040226041A1 (en) * 2000-02-18 2004-11-11 Xsides Corporation System and method for parallel data display of multiple executing environments
US6727918B1 (en) 2000-02-18 2004-04-27 Xsides Corporation Method and system for controlling a complementary user interface on a display surface
KR100477654B1 (ko) * 2002-07-16 2005-03-22 삼성전자주식회사 재생 영상 선택 장치 및 그 방법
US7305680B2 (en) * 2002-08-13 2007-12-04 Sharp Laboratories Of America, Inc. Listening module for asynchronous messages sent between electronic devices of a distributed network
US6826301B2 (en) * 2002-10-07 2004-11-30 Infocus Corporation Data transmission system and method
US20080284793A1 (en) * 2004-04-15 2008-11-20 Young Wayne D Hue and saturation control module
US20060184893A1 (en) * 2005-02-17 2006-08-17 Raymond Chow Graphics controller providing for enhanced control of window animation
US7400328B1 (en) * 2005-02-18 2008-07-15 Neomagic Corp. Complex-shaped video overlay using multi-bit row and column index registers
JP5079589B2 (ja) * 2008-04-30 2012-11-21 パナソニック株式会社 表示制御装置及び表示制御方法
US20100027973A1 (en) * 2008-07-29 2010-02-04 Chia-Yun Cheng Image processing circuit and method capable of performing online color space conversion

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2203316B (en) * 1987-04-02 1991-04-03 Ibm Display system with symbol font memory
US4994912A (en) * 1989-02-23 1991-02-19 International Business Machines Corporation Audio video interactive display
US5220312A (en) * 1989-09-29 1993-06-15 International Business Machines Corporation Pixel protection mechanism for mixed graphics/video display adaptors
US5274753A (en) * 1990-05-24 1993-12-28 Apple Computer, Inc. Apparatus for distinguishing information stored in a frame buffer
JPH0792654B2 (ja) * 1992-10-23 1995-10-09 インターナショナル・ビジネス・マシーンズ・コーポレイション ビデオ・データ・フレーム伝送方法および装置
US5402147A (en) * 1992-10-30 1995-03-28 International Business Machines Corporation Integrated single frame buffer memory for storing graphics and video data
US5477242A (en) * 1994-01-03 1995-12-19 International Business Machines Corporation Display adapter for virtual VGA support in XGA native mode

Also Published As

Publication number Publication date
US5986676A (en) 1999-11-16
US5764964A (en) 1998-06-09
JP3259259B2 (ja) 2002-02-25

Similar Documents

Publication Publication Date Title
JP3259259B2 (ja) マルチメディア・ワークステーションにおける選択情報保護装置
US5293540A (en) Method and apparatus for merging independently generated internal video with external video
US5608864A (en) Variable pixel depth and format for video windows
US5598525A (en) Apparatus, systems and methods for controlling graphics and video data in multimedia data processing and display systems
US6121978A (en) Method and apparatus for graphics scaling
US5977933A (en) Dual image computer display controller
US5821918A (en) Video processing apparatus, systems and methods
US5694560A (en) Workstation for displaying dynamic image with real-time special effects
US5841418A (en) Dual displays having independent resolutions and refresh rates
EP0103982B1 (en) Display control device
US20030234801A1 (en) Method and apparatus for asynchronous display of graphic images
US5808629A (en) Apparatus, systems and methods for controlling tearing during the display of data in multimedia data processing and display systems
JPH0792953A (ja) 映像表示装置
US6369826B1 (en) Computer, overlay processor and method for performing overlay processing
EP0343636B1 (en) Apparatus for receiving character multiplex broadcasting
JPH10187126A (ja) オン・スクリーン表示コ・プロセッサ
JP3203650B2 (ja) テレビジョン信号受信機
EP0951694B1 (en) Method and apparatus for using interpolation line buffers as pixel look up tables
US5910795A (en) Digital image signal processing
US5694585A (en) Programmable memory controller and data terminal equipment
US5376949A (en) Display system with graphics cursor
JP2868324B2 (ja) ワークステーションの動画対応フレームバッファ
JPH11167096A (ja) 表示制御装置及びその方法
US5784074A (en) Image output system and method
JPH0443594B2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees