JPH10187126A - オン・スクリーン表示コ・プロセッサ - Google Patents

オン・スクリーン表示コ・プロセッサ

Info

Publication number
JPH10187126A
JPH10187126A JP9339255A JP33925597A JPH10187126A JP H10187126 A JPH10187126 A JP H10187126A JP 9339255 A JP9339255 A JP 9339255A JP 33925597 A JP33925597 A JP 33925597A JP H10187126 A JPH10187126 A JP H10187126A
Authority
JP
Japan
Prior art keywords
pixel
window
display
memory
fifo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9339255A
Other languages
English (en)
Inventor
Gerard Chauvel
ショベル ジェラール
Gerard Benbassat
ベンバサ ジェラール
Brian Chae
チャエ ブレイン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH10187126A publication Critical patent/JPH10187126A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42653—Internal components of the client ; Characteristics thereof for processing graphics
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/14—Display of multiple viewports
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream
    • H04N21/42615—Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific demultiplexing arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream
    • H04N21/42623—Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific decryption arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/431—Generation of visual interfaces for content selection or interaction; Content or additional data rendering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/439—Processing of audio elementary streams
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/443—OS processes, e.g. booting an STB, implementing a Java virtual machine in an STB or power management in an STB
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/02—Graphics controller able to handle multiple formats, e.g. input or output formats

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Software Systems (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)

Abstract

(57)【要約】 【課題】 ビット・マップ、グラフィック、静止ビデオ
・ピクチャー、モーション・ビデオ・ピクチャ又は背景
をディスプレイ・スクリーン上に同時に表示可能にさせ
るＯＳＤコ・プロセッサを提供する。 【解決手段】 表示されるべきページを含むフレーム・
メモリをＳＤＲＡＭに配置する。ディスプレイ・コント
ローラがブロック毎にフレーム・メモリ・ブロックを読
み出し、かつデータをＦＩＦＯに転送する。各画素に対
して、ＯＳＤデコーダがＦＩＦＯから現在の画素を表示
するために必要とするビットを読み出す。ビット／画素
の数はモードに従って表示中に変化する。画素セレクタ
及びそのコントローラは、前記ＦＩＦＯからデータのビ
ットを選択して前記現在の画素を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、可変解像度により
スクリーン上に表示させるコ・プロセッサに関する。
【０００２】
【従来の技術】現在のＯＳＤ（Ｏｎ Ｓｃｒｅｅｎ Ｄ
ｉｓｐｌａｙ）システムは、高速ディジタル・ビット・
ストリーム、例えばディジタル・テレビジョン受像機の
トップ・ボックスＳｅｔ−ｔｏｐ ｂｏｘに連したもの
をうまく取り扱い、かつ処理するために、多重中央処理
装置（ＣＰＵ）を採用することができる。このようなＣ
ＰＵは、それぞれ少なくともそれ自身のワーキング・メ
モリ空間を必要とする。
【０００３】
【発明が解決しようとする課題】これらのシステムは、
高価であり、かつ高価な高速メモリを必要とすることが
ある。
【０００４】
【課題を解決するための手段】本発明のＯＳＤコ・プロ
セッサは、既存のＯＳＤシステムにおけるこれらの欠点
及びそのほかの欠点を克服したＯＳＤシステムを提供す
る。
【０００５】本発明は、ＯＳＤシステムにおいてビット
・マップ、グラフィック、静止モーション・ビデオ・ピ
クチャー、モーション・ビデオ・ピクチャ、又は背景の
組合わせをディスプレイ・スクリーン上に同時に表示可
能にさせるＯＳＤコ・プロセッサを提供する。表示され
るべきページを含むフレーム・メモリは、好ましくは、
外部メモリに配置され、このメモリは、好ましくは、Ｓ
ＤＲＡＭである。ＯＳＤコ・プロセッサには、ディスプ
レイ・コントローラ、ＦＩＦＯ、属性メモリ、ウィンド
ウ・コントローラ、デコーダ、ライン・カウンタ及び画
素カウンタが含まれ、更に、前記ＯＳＤコ・プロセッサ
にはアドレス計算器が含まれていてもよい。ディスプレ
イ・コントローラは、ブロック毎に、フレーム・メモリ
を読み出してデータをＦＩＦＯに転送する。前記デコー
ダは、各画素について、ＦＩＦＯから現在の画素を表示
するために必要とするビットを読み出す。ビット／画素
の数は、モードに従って表示中に変化させてもよい。画
素セレクタ及びそのコントローラは前記ＦＩＦＯからデ
ータのビットを選択して前記現在の画素を形成する。
【０００６】
【発明の実施の形態】本発明は、ＯＳＤシステム用のＯ
ＳＤコ・プロセッサを提供する。図１はこのような−Ｏ
ＳＤシステムを説明するものである。
【０００７】図１はＯＳＤピクチャをデコードして表示
させるためのグローバル・フローを示す。ＰＳＯバッフ
ァには、符号化されたピクチャ、例えば、ＯＳＤピクチ
ャ内に表示されるべきテレテキスト・データが含まれ
る。ＡＲＭ ＣＰＵは、テレテキスト・データをデコー
ドし（１）、かつＢｉｔＢＬＴハードウエア・アクセレ
ータを用いてＯＳＤピクチャを構築する（２）。ＯＳＤ
コントローラは、ＯＳＤバッファを読み出し（３）、か
つＯＳＤビデオを発生し、これをＭＰＥＧビデオと混合
させる（４）。
【０００８】スクリーン上には、異なる複数のモード、
即ち、２色によるビット・マップ・ウィンドウ、静止ビ
デオ画像、２５６色のグラフィック・ウィンドウ、デシ
メーションされたモーション・ビデオ・ピクチャ、及び
ツルー・カラーによりロゴを同時に表示することができ
る。ＯＳＤコ・プロセッサは、サービス情報を表示する
ために必要とするメモリを最小化する。ＯＳＤは異なる
表示モード、例えば可変解像度によるビット・マップ、
グラフィック、静止ビデオ画像、及びデシメーションさ
れたビデオを混合するために、新しいハードウエアのウ
ィンドウ技術を用いる。
【０００９】図２は本発明のＯＳＤコ・プロセッサによ
るサポートされた種々の表示モードを説明するものであ
る。
【００１０】特に、ＯＳＤコ・プロセッサは、 （１）ビット・マップにおいて、フレーム・バッファ
は、表示されるべき各画素のカラー・コードを保持して
いる。ビット／画素の数はスクリーン上で表示可能とさ
れる色の数を定義する。２色は１ビット／画素を必要と
し、また２５６色は８ビット／画素を必要とする。この
モードはグラフィック及びテキストを表示するために用
いられる。カラー・コードは、それぞれ８ビットによる
３カラー・コンポーネントを含むカラー・ロック・アッ
プ・テーブル（ＣＬＵＴ）をアドレス指定する。 （２）グラフィック・プレーン、４：４：４モードは各
カラー・コンポーネントＲ、Ｇ、Ｂ、又はＹ、Ｃｒ、Ｃ
ｂに対して８ビット／画素を用いる。各画素は２４ビッ
ト（１６，０００，０００色／画素）を必要とする。 （３）４：２：２モードにより、色差の解像度は水平方
向に２により割算される。各画素は、輝度コンポーネン
トＹと、交互的に色差コンポーネントＣｒ又はＣｂとを
有する。各画素は１６ビットを必要とする。
【００１１】４：２：０モードにより、色差の解像度
は、水平方向及び垂直方向に２により割算される。各画
素は４画素に対して輝度コンポーネントＹ及び色差コン
ポーネントＣｒ又はＣｂを有する。このモードは、ビデ
オ・モーション・ピクチャを記憶するために必要とされ
るメモリのサイズのためにＭＰＥＧビデオ・デコーダに
より用いられる。各画素は１２ビットを必要とする。色
差補間器は４：２：２出力フォーマットを発生する。
【００１２】ＯＳＤディスプレイに関する現在の技術 表１は、同一スクリーン上でリアル・タイムによりいく
つかの表示モードを混合するのを許容しないＯＳＤシス
テム用に、異なる表示モードにおけるフル・スクリーン
・ピクチャの７２０画素×５７６ラインを記憶するため
に必要なバイト数を示す。スクリーンのある部分が２５
６色を必要とする場合は、スクリーンの一部が２色のみ
を必要とするとしても、フル・スクリーンが２５６色で
なければならない。
【００１３】
【表１】
【００１４】しかし、本発明のＯＳＤコ・プロセッサ
は、以上で説明したいくつかのモードを同一スクリーン
上で同時に表示することができる。異なる表示モードを
有するスクリーンの各部分は、位置及び優先度で、サイ
ズを完全にプログラムできるウィンドウを用いる。ウィ
ンドウは輝度なしに重複され得る。各ウィンドウの特性
は一組の属性により定義され、ＳＲＡＭに記憶される。
これらの属性は、表示中にリアル・タイムによりメモリ
・アドレスを計算し、かつハードウエアの表示システム
を制御するために用いられる。
【００１５】
【表２】
【００１６】図３は典型的なＯＳＤピクチャを示す。左
スクリーンは、異なる特性を有し、フル・スクリーンの
バックグラウンド・カラー上に表示される５ＯＳＤウィ
ンドウ、即ち、１ビット／画素を必要とした、２色によ
る３６０画素×２８８ラインのビット・マップ・ウィン
ドウ、４ビット／画素を必要とした、１６色による３６
０画素×１４４ラインのグラフィック・ウィンドウ、２
４ビット／画素を必要とした、１６，０００，０００色
による９０画素×７２ラインのグラフィック・ウィンド
ウ、２４ビット／画素を用いた、４：２：２フォーマッ
トによる１８０画素×１４４ラインの静止ビデオ画像・
ウィンドウ、及び４：２：０フォーマットによる、１８
０画素×１４４ラインのＭＰＥＧモーション・ビデオ・
ウィンドウからなる。ウィンドウ・サイズ及び位置はＯ
ＳＤシステムにより発生される。ＭＰＥＧビデオ・デコ
ーダはフル・スクリーン・ピクチャのデシメーションに
よりウィンドウの内容を発生する。
【００１７】このＯＳＤピクチャは１１０キロバイトの
メモリを必要とする。ＯＳＤコ・プロセッサなしのとき
は、メモリは最大１．２４メガバイトとなり得る。
【００１８】右スクリーンは、フル・スクリーン・モー
ション・ビデオ上に表示される２ＯＳＤウィンドウ、即
ち、１ビット／画素を必要とした、２色による５４０画
素×５０４ラインのビット・マップ・ウィンドウ、及び
４ビット／画素を必要とした、１６色による３６０画素
×１４４ラインのビット・マップ・ウィンドウからなる
他のピクチャを示す。
【００１９】メモリ・サイズは、ＯＳＤコ・プロセッサ
がないときの２０４キロバイトに比較して、ＯＳＤコ・
プロセッサを有する９３キロバイトである。
【００２０】表示のフロー フレーム・モード（図４）において、ＣＰＵ及びフレー
ムは異なるメモリ領域を用いる。ＣＰＵは複数のウィン
ドウをＣＰＵメモリに個々に構築し、各ウィンドウはそ
れ自身の表示属性、即ち表示モード、解像度を有する。
新しい表示ピクチャは、ＯＳＤディスプレイ・コントロ
ーラがフレーム・メモリを逐次的に読み出して左上端か
ら右下端へライン毎に表示するように、ＣＰＵによりウ
ィンドウ１及び２の各セグメントを逐次的に処理して作
成される。バックグラウンド・カラー又はモーション・
ビデオとして、ＯＳＤデータを含んでいない表示領域
は、フレーム・メモリに描画されることはない。ウィン
ドウの各遷移、各ライン毎に、コントローラは、対応す
るモードによりウィンドウを表示するために、属性を同
期的に変更する。ビット数は、ウィンドウ１及び２の画
素を表示するために異なってもよい。
【００２１】図５にＯＳＤコ・プロセッサのブロック図
を示す。 ライン・カウンタ：画素及びライン・カウンタは、画素
クロックを受け取ってスクリーン上の画素位置を表す信
号Ｘ、Ｙと、同期信号Ｈｓｙｎｃ及びＶｓｙｎｃとを発
生してスクリーン表示を制御する。
【００２２】ウィンドウ・コントローラ：これはスクリ
ーン上に表示されるべき各ウインドウの位置Ｘ及びＹを
制御する。ウィンドウ・コントローラはＸ位置とＹ位置
とを比較してディスプレイ・コントローラに対して各ウ
ィンドウ遷移及びウィンドウ番号を示す。
【００２３】アドレス計算器：フレーム・モードでは使
用しない。
【００２４】表示コントローラ：新しい各ウィンドウ遷
移毎に、表示コントローラは属性メモリから新しい属性
を読み出す。これは表示メモリに対してアドレスを発生
して、ＦＩＦＯを新しいブロックのデータによりロード
させる。これは、デコーダに対して現在のウィンドウに
関する属性を発生する。
【００２５】デコーダ：各画素毎に、デコーダは表示す
べき現在の画素に対応するビット数をＦＩＦＯから取り
出す。これはデータ・ビットを画素に変換する。
【００２６】ウィンドウ属性 表示モード：デシメーションされたビデオのためにウィ
ンドウをエンプティにする。ビット・マップＹＣｒＣｂ
４：４：４グラフィック・コンポーネント、ＹＣｒＣ
ｂ ４：２：２ ＣＣＩＲ６０１コンポーネント、及び
バックグラウンド・カラー。ビット・マップ ＹＣｒＣ
ｂ４：４：４、又はＹＣｒＣｂ ４：２：２をモーショ
ン・ビデオ及び空のウィンドウと混合するのをサポート
する。ウィンドウ・モード及びカラー・モードの混合を
サポートする。プログラム可能な２５６エントリのカラ
ー・ルックアップ・テーブルを提供する。プログラム可
能な４２２又は４４４ディジタル・コンポーネント・フ
ォーマットによりモーション・ビデオ、又はＯＳＤとの
混合を出力する。モーション・ビデオ又はＯＳＤによる
混合をオン・チップＮＴＳＣ／ＰＡＬに供給する。
【００２７】各ハードウエア・ウィンドウは以下の属性
を有する。 ウィンドウ位置：スクリーン上の偶数画素の水平位置
（デシメーションされたビデオを有するウィンドウも偶
数のビデオ・ラインから開始する必要がある。） ウィンドウ・サイズ：２から７２０画素幅まで（偶数値
のみ）、及び１から５７６ライン・ウィンドウ・アドレ
スまで、 データ・フォーマット：ビット・マップ ＹＣｒＣｂ
４：４：４、ＹＣｒＣｂ４：２：２、及びエンプティ・
ビット・マップ解像度：１、２、４及び８ビット／画
素、ビット・マップ及びＹＣｒＣｂ４：４：４ウィンド
ウに対してフル又は１／２解像度、ビット・マップ・カ
ラー・パレット・ベース・アドレス、ブレンド・エネー
ブル・フラグ、４又は１６レベルのブレンド、ＹＣｒＣ
ｂ４：４：４：４及びＹＣｒＣｂ４：４：２：２に対す
るトランスペアレンシー・エネーブル・フラグ、出力チ
ャネル制御。
【００２８】２ウィンドウによるＯＳＤ表示例 図６は２つの重複したウィンドウの表示例を示す。背後
のウィンドウ２は１６色／画素によるビット・マップで
ある。各画素はカラー・コードを定義するためにフレー
ム・メモリへの４ビットを必要とする。上端のウィンド
ウ１は２色／画素によるビット・マップである。各画素
はカラー・コードを定義するためにフレーム・メモリへ
の１ビットを必要とする。ウィンドウ１の位置及び次元
は属性Ｘ＿１０、Ｘ＿１１、Ｙ＿１０、Ｙ＿１１により
与えられる。画素数は、水平方向にＸ＿１１＿Ｘ＿１０
である。ライン数は、垂直方向にＹ＿１１＿Ｙ＿１０で
ある。ウィンドウ２に関しては同様にＸ＿２０、Ｘ＿２
１、Ｙ＿２０及びＹ＿２１である。
【００２９】表示コントローラは、画素Ｘ＿２０、Ｘ＿
２１を含む最初のワードから画素Ｘ＿１１、Ｙ＿１１を
含む最後のワードまで、表示メモリ （図７）を逐次的
にアクセスする。ライン２０の詳細を図７に示す。この
ラインはウィンドウ２の画素から開始し、ウィンドウ１
はＸ＿１０から開始し、Ｐａは４ビット／画素によりウ
ィンドウ２の最後の画素であり、Ｐｂはウィンドウ１の
最初の画素であり、かつ１ビット／画素を用いる。ウィ
ンドウ１はＰｃで終り、かつウィンドウ１は画素位置Ｘ
＿２１までＰｄでは再開始する。
【００３０】同一ワードはウィンドウ１及び２の画素を
含む。表示中に、ウィンドウ・コントローラは、Ｐａと
Ｐｂとの間の遷移を検出して、ＦＩＦＯアクセス後にデ
ータ処理アルゴリズムを制御する。
【００３１】画素セレクタ及び多重化 画素セレクタ及び多重化は図５に示すデコーダ・ブロッ
クの入力である。これは、ＦＩＦＯの出力と、表示コン
トローラからウィンドウ属性及び制御信号とを受け取っ
ている。基本機能はフレーム・メモリに記憶されるデー
タを画素に変換することである。ビット・マップ表示
（図８）の場合に、出力Ｐｉｘｅｌ＿Ｍｕｘ［７：０］
はＣＬＵＴ（カラー・ルックアップ・テーブル）のアド
レスである。グラフィック又は静止ビデオ画像のとき
に、出力は１カラー・コンポーネントである。Ｐｉｘｅ
ｌ＿Ｍｕｘ［７：０］出力はＦＩＦＯから来るビット及
び属性メモリからのビットにより発生される。
【００３２】画素セレクタ ＦＩＦＯ出力Ｆ［３１：０］から３２ビット・データを
受け取る。初段は１クロック・サンプルにより遅延され
た５バイトＦ［３１：２４］、Ｆ［２３：１６］、Ｆ
［１５：８］、Ｆ［７：０］及びＦ［６：０］のうちの
一つを選択する。第２段は０〜７位置により１５ビット
の入力データを右シフト可能にさせるハーフ・バレル・
シフタである。バレル・シフタの出力は、Ｂｓ＿［０］
において遅延される画素のコードのＬＳＢを配置する。
画素カウンタはマルチプレクサ及びバレル・シフタ用の
信号を供給する。表２ａはバイト選択における制御Ｍｕ
ｘＳ［１：０］の効果を示し、表２ｂはＢｓ＿Ｓ［２：
０］の機能におけるバレル・シフタの出力を示す。表２
ｃは表２ａ及び表２ｂの組合であり、かつ５ビット画素
カウンタの機能におけるバレル・シフタの出力において
選択されたＦＩＦＯのビットを示す。
【００３３】マルチプレクサ バレル・シフタからデータＢｓ［７：０］受け取り、か
つ属性レジスタからＢａｓｅ［７：０］を受け取る。
【００３４】
【表３】
【００３５】
【表４】
【００３６】
【表５】
【００３７】
【表６】
【００３８】デフォールト：活性なＰｍ［７：０］が表
示コントローラのゼネラル・コントロール・レジスタに
より供給される８ビットのデフォールト・カラーに等し
いとき。ＦＩＦＯからデータは読み出されない。
【００３９】カーソル：活性なＰｍ［７：０］が表示コ
ントローラのゼネラル・コントロール・レジスタにより
供給される８ビットのデフォールト・カラーに等しいと
き。ＦＩＦＯからデータは読み出されない。
【００４０】Ｂｐ［３：０］＝００００：現在のウィン
ドウはエンプティであり、かつ０ビット／画素又はカラ
ー・コンポーネントを含む。Ｐｍ［７：０］は属性レジ
スタに記憶されたＢａｓｅ［７：０］に等しい。ビット
・マップ・モードにおいて、Ｂａｓｅ［７：０］はバッ
クグラウンド・カラーとしてＣＬＵＴの２５６色のうち
の一つを選択する。
【００４１】Ｂｐ［３：０］＝０００１：現在のウィン
ドウは１ビット／画素又はカラー・コンポーネントを含
む。Ｐｍ［７：０］はバレル・シフタからのＢｓ［０］
と連結したＢａｓｅ［７：１］に等しい。ビット・マッ
プにおいて、Ｂａｓｅ［７：１］は２５６色ＣＬＵＴの
うちの２色セットのベース・アドレスである。
【００４２】Ｂｐ［３：０］＝００１１：現在のウィン
ドウは２ビット／画素又はカラー・コンポーネントを含
む。Ｐｍ［７：０］はバレル・シフタからのＢｓ［１：
０］と連結したＢａｓｅ［７：２］に等しい。ビット・
マップ・モードにおいて、Ｂａｓｅ［７：２］は２５６
色ＣＬＵＴのうちの４色セットのベース・アドレスであ
る。
【００４３】Ｂｐ［３：０］＝０１１１：現在のウィン
ドウは４ビット／画素又はカラー・コンポーネントを含
む。Ｐｍ［７：０］はバレル・シフタからのＢｓ［３：
０］と連結したＢａｓｅ［７：４］に等しい。ビット・
マップ・モードにおいて、Ｂａｓｅ［７：４］は２５６
色ＣＬＵＴのうちの１６色セットのベース・アドレスで
ある。
【００４４】Ｂｐ［３：０］＝１１１１：現在のウィン
ドウは８ビット／画素又はカラー・コンポーネントを含
む。Ｐｍ［７：０］はバレル・シフタからのＢｓ［７：
０］に等しい。ビット・マップ・モードにおいて、２５
６色ＣＬＵＴを用いる。
【００４５】画素カウンタ Ｂｓ＿Ｓ［２：０］と連結した画素セレクタＭｕｘ＿Ｓ
［１：０］に対する制御を行う。フレームの各開始毎
に、画素カウンタはリセットされる。この画素カウンタ
は現在のウィンドウ属性に従って０、１、２、４又は８
により減少される。
【００４６】メモリ・アドレス発生器 メモリ・アドレス発生器はＦＩＦＯの読み出しアドレス
を発生する。画素カウンタがアドレス・クロック信号を
発生する度に、新しい３２ビット・ワードＦ［３１：
０］が画素セレクタに送出される。
【００４７】属性メモリ及びレジスタ 属性メモリは現在フレームにおいて表示されるべきウィ
ンドウの属性を含む。画素セレクタ及びマルチプレクサ
を制御する属性は、表示モード：ビット・マップ、グラ
フィック、静止ビデオ、又はエンプティ、ビット／画素
又はカラー・コンポーネントの数：０、１、２、４又は
８ビット、ビット・マップＣＬＵＴベース・アドレスで
ある。
【００４８】属性レジスタは現在のウィンドウの属性を
含む。属性クロックは、ウィンドウが変化すると、属性
メモリの内容をレジスタに転送する。
【００４９】ウィンドウ・コントローラ ウィンドウ・コントローラは内容アドレス可能メモリＣ
ＡＭ、フリップ・フロップ及び優先度エンコーダからな
る。ＣＡＭは現在のフレームに表示されるべきウィンド
ウの位置及び大きさの属性を含む。図９は３２ワードＣ
ＡＭを示す。各ウィンドウは、最初及び最後の画素の座
標を水平方向に、かつ最初及び最後のラインの座標を垂
直方向に表す４ワードを必要とする。３２ワードＣＡＭ
は８ウインドウをサポートする。
【００５０】ＣＡＭは画素及びライン・カウンタの値を
それぞれＸ及びＹと比較する。Ｙカウンタが値Ｙｎ０と
一致すると、新しいウィンドウが垂直方向に開始し、対
応するＲＳフリップ・フロップがＷｎ＿Ｙ＝１にセット
される。Ｙカウンタが垂直方向に対応するウィンドウ端
の値Ｙｎ１と一致すると、ＲＳフリップ・フロップＷｎ
＿Ｙがリセットされる。この処理は水平方向でも同一で
ある。Ｗｎ＿Ｙ及びＷｎ＿Ｘは組合わせによりＸ、Ｙカ
ウンタが活性なウィンドウにあることを表す。インデッ
クス”ｎ”はウィンドウ番号を表す。いくつかのウィン
ドウを重ねることができ、優先度エンコーダはスクリー
ン上に表示順序を表す。インデックス”ｎ＝０”は常
時、上端に存在しなければならないカーソルに対応す
る。優先度エンコーダの出力はヒット及びＯＳＤ＿Ｗで
あり、ヒットは属性クロック及びＯＳＤ＿Ｗ、活性なウ
ィンドウに対応するメモリ属性アドレスを発生する。
【００５１】ＣＡＭセルの詳細を図１０に示す。このセ
ルには２つの部分、即ち６トランジスタＲＡＭセル及び
４トランジスタ比較器が含まれる。ＣＰＵは、ウィンド
ウの位置の属性によりＣＡＭの内容をロードし、メモリ
・モードが選択される。関連モードは、表示中に、選択
される。ライン・カウンタＹ及び画素カウンタＸはＣＡ
Ｍの全てのＹｎ及びＸｎの内容と比較される。Ｘ又はＹ
が一つの値又はいくつかの値に等しいときは、対応する
一致ラインが活性となってフリップ・フロップをセット
又はリセットさせる。
【００５２】画素発生例 図１１、１２及び１３は、図６及び図７に示す表示及び
フレーム・メモリの発生に対応する。
【００５３】図１１において、ウィンドウ１の画素Ｐｘ
は、３２ビット・ワード”ｍ”に選択される。画素カウ
ンタは各アクセスにより減少される。画素セレクタはＰ
ｘを出力Ｂｓ［０］に設定する。現在のウィンドウ属性
は１ビット／画素を選択する。画素マルチプレクスはＢ
ａｓｅ［７：１］を選択し、かつＰｘと連結して出力Ｐ
ｉｘｅｌ＿Ｍｕｘ［７：０］を形成する。ビット・マッ
プ・モードにおいて、Ｐｉｘｅｌ＿Ｍｕｘ［７：０］は
ＣＬＵＴの２色を選択する。Ｂａｓｅ［７：１］はＣＬ
ＵＴのベース・アドレスである。
【００５４】図１２は、ビット・マップ・モードにおい
て４ビット／画素を用いるウィンドウ２用の画素Ｐｘの
発生を示す。画素セレクタはＰｘを出力Ｂｓ［３：０］
に設定する。画素マルチプレクスはＢａｓｅ［７：４］
を選択し、かつＢｓ［３：０］と連結して出力Ｐｉｘｅ
ｌ＿Ｍｕｘ［７：０］を形成し、これがＣＬＵＴの１６
色のうちの一つを選択する。Ｂａｓｅ［７：４］はＣＬ
ＵＴのベース・アドレスである。１６色の１６ＣＬＵＴ
はウィンドウ属性により選択され得る。
【００５５】図１３はウィンドウ２の特殊な場合を示
す。ただし、Ｐｎ＋１はその２ＭＳＢビットをワードｍ
＋１に有し、かつ２ＬＳＢビットをｍ＋２に有する。ワ
ードｍ＋２はＦＩＦＯの出力において現在選択されてい
るものであり、ワードｍ＋１の７ＬＳＢビットは７ビッ
トのレジスタＦ−１［６：０］に保持されている。画素
セレクタはＦ−１［１：０］をＦ［３１：３０］と連結
してＢｓ［３：０］を発生する。対応するタイミングを
図１５に示す。Ｐｎ＋１画素カウンタは３０に等しい。
バレル・シフタの出力はＦ−１［３１：３０］と連結し
たＦ−１［５：０］を発生する。現在のＦＩＦＯアドレ
スはワードｍ＋２であり、Ｐｉｘｅｌ＿Ｍｕｘの出力
は、Ｂａｓｅ［７：４］及びＦ−１［１：０］及びＦ
［３１：３０］である。画素Ｐｎ＋２、画素カウンタは
４により減少され、画素セレクタはワードｍ＋２の次の
４ビットを選択する。
【００５６】ウィンドウ遷移 図６において、ウィンドウ１はウィンドウ２の上端にあ
る。ウィンドウ・コントローラのＣＡＭは、ウィンドウ
２の上端においてウィンドウ１の属性位置がロードされ
る。上端に表示されるウィンドウは、低いインデックス
を有する。画素Ｐａはフレーム・メモリへウィンドウ２
のこの部分用の最終画素であり、次のビットはウィンド
ウ１のカラー・コードを含み、最初のビットはＰｂであ
る。同一ラインにおいて、ウィンドウ１はＰｃにより終
り、かつウィンドウ２はＰｄにより再開始する。このウ
ィンドウの遷移それぞれはウィンドウ・コントローラに
より検出され、ウィンドウ・コントローラは属性クロッ
クを発生してレジスタに記憶される現在の表示属性を変
更させる（図１４におけるタイミングを参照）。Ｐａ−
１及びＰａのときは、画素カウンタは各Ｐｘ毎に４によ
り減少され、かつ属性クロック後にＢｐ［３：０］＝１
（図８）カウンタを各画素毎に１により減少させる。
【００５７】グラフィック及び静止ビデオ・モード ビット・マップ・モードにおいて、フレーム・メモリに
は属性に従ってカラー・コード１、２、４又は８ビット
／色が含まれている。ＣＬＵＴ色のベース属性と連結さ
れたカラー・コードはＣＬＵＴから色を選択する。ＣＬ
ＵＴには、３カラー・コンポーネント、即ち輝度（ｃｈ
ｒｏｍａ）に１カラー・コンポーネント、及び色差（Ｌ
ｕｍａ）に３カラー・コンポーネントが含まれている。
【００５８】現在のウインドウがグラフィックであれ
ば、ＣＬＵＴは使用されない。各画素には、フレーム・
メモリから３カラー・コンポーネントを抽出するために
ビット・マップ・モードと同一の３アクセスが存在す
る。画素中では、３アクセスが存在する。
【００５９】静止ビデオ画像ではＣＬＵＴを使用しな
い。静止ビデオは色差の帯域幅を減少させる。各画素に
は、各画素について交互にフレーム・メモリから１輝度
コンポーネント及び色差コンポーネントＣｒ又はＣｂを
抽出するために、ビット・マップ・モードと同一の２ア
クセスが存在する。
【００６０】ピクチャがエンプティであれば、このモー
ドは０ビット／画素によるビット・マップである。この
モードは、バックグラウンド・カラー、又はＭＰＥＧビ
デオ・デコーダから来るデシメーションされた（ｄｅｃ
ｉｍａｔｅｄ）モーション・ビデオ・ピクチャを有する
ウィンドウを発生させるために用いられる。
【００６１】画素セレクタは、ハードウエア相違表示モ
ードにより、混合させることを可能にさせる。この開示
の目的は、画素セレクタ及びマルチプレクス・ハードウ
エア、その制御、ウィンドウ・コントローラ、ウィンド
ウ属性の発生、並びにフレーム・メモリから異なる解像
度用の異なる表示モードにおけるＰｉｘｅｌ Ｍｕｘ出
力へのデータ・フローチャートを保護することである。
【００６２】フレーム・メモリには現在の表示ピクチャ
の説明が含まれる。この記述は逐次的に行われ、ウィン
ドウ”ｎ”の最初の上左端からウィンドウ”ｍ”の最後
の下右端へと始まる。フル・スクリーン、バックグラウ
ンド・カラー又はモーション・ビデオではなく、活性な
ウィンドウのみを記述する必要がある。
【００６３】記述は画素毎に行われ、１画素を記述する
ためのビット数は各ウィンドウについて変更してもよ
い。
【００６４】ウィンドウの各遷移はＣＡＭに記憶される
位置の属性により表される。ウィンドウ・コントローラ
は表示中にリアル・タイムにより対応するウィンドウの
属性を選択する。
【００６５】画素セレクタは表示されるべき現在の画素
に対応するビット番号を選択する。
【００６６】８ビットの画素出力を形成するための補数
ビットはフレームから選択されたデータ・ビット及び属
性メモリからのウィンドウ属性の連結により得られる。
【００６７】現在のウィンドウがビット・マップであれ
ば、Ｐｉｘｅｌ＿Ｍｕｘ出力はＣＬＵＴの色を選択す
る。ＣＬＵＴには３カラー・コンポーネントが含まれ
る。
【００６８】現在のウィンドウがグラフィックのとき
は、ＣＬＵＴを使用しない。各画素について、フレーム
・メモリから３カラー・コンポーネントを抽出するため
にビット・マップ・モードと同一の３アクセスが存在す
る。
【００６９】静止ビデオ画像では、ＣＬＵＴを使用しな
い。各画素について、フレーム・メモリから２カラー・
コンポーネントを抽出するためにビット・マップ・モー
ドと同一の２アクセスが存在する。輝度は各画素から、
また色差コンポーネントＣｒ及びＣｂは交互的に各画素
から抽出される。
【００７０】ピクチャがエンプティであれば、モードは
０ビット／画素によるビット・マップである。このモー
ドは、バックグラウンド・カラー、又はＭＰＥＧビデオ
・デコーダから来るデシメーションされたモーション・
ビデオ・ピクチャによるウィンドウを発生するために用
いられる。
【００７１】以上の項に関して更に以下の項を開示す
る。
【００７２】（１）ＦＩＦＯと、前記ＦＩＦＯに接続さ
れたデコーダと、前記ＦＩＦＯ及び前記デコーダに接続
されたディスプレイ・コントローラと、前記ディスプレ
イ・コントローラに接続されたウィンドウ・コントロー
ラと、前記ウィンドウ・コントローラに接続されたライ
ン・カウンタ及び画素カウンタと、前記ディスプレイ・
コントローラに接続された属性メモリとを含むオン・ス
クリーン表示コ・プロセッサ。
【００７３】（２）ウィンドウ位置及び大きさに対応す
るデータを記憶して、このようなデータによるライン・
カウンタのデータを比較する内容アドレス指定可能なメ
モリと、前記メモリに接続され、ウィンドウが活性か活
性でなくかを表す少なくとも一つのフリップ・フロップ
と、前記フリップ・フロップに接続され、任意の活性な
ウィンドウの表示順序を選択する優先度エンコーダとを
含むウィンドウ・コントローラ。
【００７４】（３）ビット・マップ、グラフィック、静
止ビデオ・ピクチャー、モーション・ビデオ・ピクチャ
又は背景をディスプレイ・スクリーン上に同時に表示可
能にさせるシステムを説明する。表示されるべきページ
を含むフレーム・メモリをＳＤＲＡＭに配置する。ディ
スプレイ・コントローラがブロック毎にフレーム・メモ
リ・ブロックを読み出し、かつデータをＦＩＦＯに転送
する。各画素に対して、ＯＳＤデコーダがＦＩＦＯから
現在の画素を表示するために必要とするビットを読み出
す。ビット／画素の数はモードに従って表示中に変化す
る。画素セレクタ及びそのコントローラは、前記ＦＩＦ
Ｏからデータのビットを選択して前記現在の画素を形成
する。
【図面の簡単な説明】
【図１】本発明のＯＳＤコ・プロセッサを採用し、ＯＳ
Ｄピクチャをデコードして表示するまでのデータのグロ
ーバル・フローを示すオーディオ／ビデオ・デコーディ
ング・システムのハイ・レベル・アーキテクチャ図。
【図２】本発明のＯＳＤコ・プロセッサの表示モード、
及びこれらに関連するメモリ仕様を説明する図。
【図３】本発明のＯＳＤコ・プロセッサにより発生した
２つの代表的なＯＳＤピクチャを説明する図。
【図４】どのようにしてＣＰＵがそのメモリ部分にフレ
ームをウィンドウを構築し、これらのウィンドウが本発
明のＯＳＤコ・プロセッサによりスクリーン・ディスプ
レイ上に表示されるフレーム・メモリにおけるフレーム
に構築されるのかを説明する図。
【図５】本発明のＯＳＤコ・プロセッサ及び選択された
相互接続のハイ・レベル・アーキテクチャを説明するブ
ロック図。
【図６】どのようにして本発明のＯＳＤコ・プロセッサ
が重なる２つのウィンドウを表示するのかを説明する異
なったカラー機構を有する２つのウィンドウを説明する
図。
【図７】どのようにして図６のウィンドウの一部をフレ
ーム・メモリに記憶するのかを説明する図。
【図８】図５のブロックから選択した部分を更に詳細に
説明する図。
【図９】本発明のウィンドウ・コントローラの一部を説
明するブロック図。
【図１０】本発明のＯＳＤコ・プロセッサのウィンドウ
・コントローラに用いられるメモリ・セル及びメモリ・
ロジックの部分を説明する図。
【図１１】図６及び図７において説明したウィンドウの
複数部分の発生、アッセンブリ及びディスプレイを説明
する図。
【図１２】図６及び図７において説明したウィンドウの
複数部分の発生、アッセンブリ及びディスプレイを説明
する図。
【図１３】図６及び図７において説明したウィンドウの
複数部分の発生、アッセンブリ及びディスプレイを説明
する図。
【図１４】代表的なウィンドウ遷移タイミング、例えば
図６及び図７におけるものを説明する図。
【図１５】図１３における代表的な画素選択及びマルチ
プレクサのタイミングを説明する図。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０４Ｎ 5/445 Ｈ０４Ｎ 5/445 Ｚ (72)発明者 ジェラール ベンバサ フランス国 サン − ポール − ド − バンス，シュマン ド サン − エ ティエンヌ 746 (72)発明者 ブレイン チャエ アメリカ合衆国テキサス州プラノ，コール シャー ドライブ 2208

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】ＦＩＦＯと、 前記ＦＩＦＯに接続されたデコーダと、 前記ＦＩＦＯ及び前記デコーダに接続されたディスプレ
    イ・コントローラと、 前記ディスプレイ・コントローラに接続されたウィンド
    ウ・コントローラと、 前記ウィンドウ・コントローラに接続されたライン・カ
    ウンタ及び画素カウンタと、 前記ディスプレイ・コントローラに接続された属性メモ
    リとを含むオン・スクリーン表示コ・プロセッサ。
JP9339255A 1996-11-01 1997-11-04 オン・スクリーン表示コ・プロセッサ Pending JPH10187126A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3010796P 1996-11-01 1996-11-01
US030107 1996-11-01

Publications (1)

Publication Number Publication Date
JPH10187126A true JPH10187126A (ja) 1998-07-14

Family

ID=21852549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9339255A Pending JPH10187126A (ja) 1996-11-01 1997-11-04 オン・スクリーン表示コ・プロセッサ

Country Status (4)

Country Link
EP (1) EP0840276B1 (ja)
JP (1) JPH10187126A (ja)
KR (1) KR19980042031A (ja)
DE (1) DE69716376T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6912013B2 (en) 2001-07-03 2005-06-28 Funai Electric Co., Ltd. Television receiver
US7620971B2 (en) 2004-06-29 2009-11-17 Samsung Electronics Co., Ltd. Set-top box allowing key command input while displaying animation sequence on OSD screen and method of displaying OSD data

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798420B1 (en) 1998-11-09 2004-09-28 Broadcom Corporation Video and graphics system with a single-port RAM
US6853385B1 (en) 1999-11-09 2005-02-08 Broadcom Corporation Video, audio and graphics decode, composite and display system
US6661422B1 (en) 1998-11-09 2003-12-09 Broadcom Corporation Video and graphics system with MPEG specific data transfer commands
US6768774B1 (en) 1998-11-09 2004-07-27 Broadcom Corporation Video and graphics system with video scaling
US7982740B2 (en) 1998-11-09 2011-07-19 Broadcom Corporation Low resolution graphics mode support using window descriptors
US7446774B1 (en) 1998-11-09 2008-11-04 Broadcom Corporation Video and graphics system with an integrated system bridge controller
US6700588B1 (en) 1998-11-09 2004-03-02 Broadcom Corporation Apparatus and method for blending graphics and video surfaces
US6573905B1 (en) 1999-11-09 2003-06-03 Broadcom Corporation Video and graphics system with parallel processing of graphics windows
US6636222B1 (en) 1999-11-09 2003-10-21 Broadcom Corporation Video and graphics system with an MPEG video decoder for concurrent multi-row decoding
WO2001024518A1 (en) 1999-09-25 2001-04-05 Koninklijke Philips Electronics N.V. User interface generation
US6538656B1 (en) 1999-11-09 2003-03-25 Broadcom Corporation Video and graphics system with a data transport processor
US9668011B2 (en) 2001-02-05 2017-05-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Single chip set-top box system
US8913667B2 (en) 1999-11-09 2014-12-16 Broadcom Corporation Video decoding system having a programmable variable-length decoder
JP4169340B2 (ja) * 2002-11-25 2008-10-22 カシオ計算機株式会社 表示パネル用出力信号生成回路、デジタルカメラ及び表示パネル用出力信号生成方法
US7667710B2 (en) 2003-04-25 2010-02-23 Broadcom Corporation Graphics display system with line buffer control scheme
WO2005015912A2 (en) * 2003-08-08 2005-02-17 Maven Networks, Inc. System and method of integrating video content with interactive elements
US8063916B2 (en) * 2003-10-22 2011-11-22 Broadcom Corporation Graphics layer reduction for video composition
CN106534939B (zh) * 2016-10-09 2019-07-05 北京金山安全软件有限公司 一种多视频预览方法、装置及电子设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8508668D0 (en) * 1985-04-03 1985-05-09 British Telecomm Video display apparatus
FR2610160B1 (fr) * 1987-01-27 1989-03-24 Radiotechnique Compelec Dispositif synthetiseur d'images
JPS6414678A (en) * 1987-02-27 1989-01-18 Kiyapuran Saibaneteitsukusu Co Cpmputer graphic system
DE69020753T2 (de) * 1989-02-24 1996-03-14 Ibm Farbfernsehbildfenster für ein Videoanzeigegerät.
WO1991018353A1 (en) * 1990-05-14 1991-11-28 Chips And Technologies, Inc. Display list processor for terminal controller
EP0601647B1 (en) * 1992-12-11 1997-04-09 Koninklijke Philips Electronics N.V. System for combining multiple-format multiple-source video signals
CA2109681C (en) * 1993-03-10 1998-08-25 Donald Edgar Blahut Method and apparatus for the coding and display of overlapping windows with transparency
US5604514A (en) * 1994-01-03 1997-02-18 International Business Machines Corporation Personal computer with combined graphics/image display system having pixel mode frame buffer interpretation
US5703622A (en) * 1995-01-30 1997-12-30 International Business Machines Corporation Method for identifying video pixel data format in a mixed format data stream
US5808630A (en) * 1995-11-03 1998-09-15 Sierra Semiconductor Corporation Split video architecture for personal computers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6912013B2 (en) 2001-07-03 2005-06-28 Funai Electric Co., Ltd. Television receiver
US7620971B2 (en) 2004-06-29 2009-11-17 Samsung Electronics Co., Ltd. Set-top box allowing key command input while displaying animation sequence on OSD screen and method of displaying OSD data

Also Published As

Publication number Publication date
EP0840276A3 (en) 1999-06-23
DE69716376T2 (de) 2003-06-05
EP0840276B1 (en) 2002-10-16
EP0840276A2 (en) 1998-05-06
DE69716376D1 (de) 2002-11-21
KR19980042031A (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
US6452641B1 (en) Method and apparatus for providing and on-screen display with variable resolution capability
JPH10187126A (ja) オン・スクリーン表示コ・プロセッサ
EP0840277A2 (en) Window processing in an on screen display system
JP3818662B2 (ja) 単一のフレームバッファを有する画像処理システム
US6259487B1 (en) Method and apparatus for enabling a user to access data network applications from a television system
US5808630A (en) Split video architecture for personal computers
US5625379A (en) Video processing apparatus systems and methods
US6466220B1 (en) Graphics engine architecture
US6172669B1 (en) Method and apparatus for translation and storage of multiple data formats in a display system
US5254984A (en) VGA controller for displaying images having selective components from multiple image planes
US8199154B2 (en) Low resolution graphics mode support using window descriptors
JPH06303423A (ja) 複合様式・複合信号源映像信号結合システム
JPH08241070A (ja) マルチメディア・ワークステーションにおける選択情報保護装置
EP0840505A2 (en) System to multiplex and blend graphics OSD and motion video pictures for digital television
US5010406A (en) Apparatus for receiving character multiplex broadcasting
JPH05216463A (ja) 画像データ処理装置
US7164431B1 (en) System and method for mixing graphics and text in an on-screen display application
EP0951694B1 (en) Method and apparatus for using interpolation line buffers as pixel look up tables
US7893943B1 (en) Systems and methods for converting a pixel rate of an incoming digital image frame
US6967689B1 (en) System and method for providing a variable character size in an on-screen display application
KR100281509B1 (ko) 디지탈 온스크린 디스플레이 블렌딩 방법
JP2002500478A (ja) ネットワーク・アプリケーション・データのテレビジョン表示においてフリッカを減らす方法及び装置
JP3014935B2 (ja) 飛越走査方式のオンスクリーンディスプレー回路
JP2003283925A (ja) 画像合成装置及び方法
JP2004023332A (ja) 画像データ処理回路及びディジタル放送受信装置