JPH05216463A - 画像データ処理装置 - Google Patents
画像データ処理装置Info
- Publication number
- JPH05216463A JPH05216463A JP3321485A JP32148591A JPH05216463A JP H05216463 A JPH05216463 A JP H05216463A JP 3321485 A JP3321485 A JP 3321485A JP 32148591 A JP32148591 A JP 32148591A JP H05216463 A JPH05216463 A JP H05216463A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- signal
- image
- vga
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/641—Multi-purpose receivers, e.g. for auxiliary information
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
- G09G5/397—Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
- G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
- G11B27/32—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on separate auxiliary tracks of the same or an auxiliary record carrier
- G11B27/326—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on separate auxiliary tracks of the same or an auxiliary record carrier used signal is a video-frame or a video-field (P.I.P.)
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
- G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Graphics (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
- Digital Computer Display Output (AREA)
- Studio Circuits (AREA)
- Editing Of Facsimile Originals (AREA)
Abstract
(57)【要約】 （修正有）
【目的】画像信号を合成、特に、コンピュータによって
生成されたグラフィックスイメージを表わす信号とNTSC
信号や同様な自然画像を表わすビデオ信号とを合成する
装置に関する。 【構成】パーソナルコンピュータ10と録画再生装置12と
を備えて、これらはオーバレイ再走査ボード14で相互に
接続されている。コンピュータ10は、グラフィックスお
よびテキストを扱うプログラムシーケンスを含んでい
る。コンピュータ10にはVGA モニタ16が接続されて、擬
似カラーモードで表わされるVGA ビデオデータが可視表
示される。録画再生装置12は、アナログビデオ信号をビ
デオフロッピー18に記録、また読み出す装置である。こ
れには、高解像度カメラ20などの映像信号源も持続され
ている。オーバレイ再走査ボード14は、たとえばNTSC，
RGB あるいは同様のVGA ビデオ信号を受け、これらを要
求に応じてNTSC，RGB およびVGA ビデオ信号の形で出力
する信号交換および合成機能を有する。
生成されたグラフィックスイメージを表わす信号とNTSC
信号や同様な自然画像を表わすビデオ信号とを合成する
装置に関する。 【構成】パーソナルコンピュータ10と録画再生装置12と
を備えて、これらはオーバレイ再走査ボード14で相互に
接続されている。コンピュータ10は、グラフィックスお
よびテキストを扱うプログラムシーケンスを含んでい
る。コンピュータ10にはVGA モニタ16が接続されて、擬
似カラーモードで表わされるVGA ビデオデータが可視表
示される。録画再生装置12は、アナログビデオ信号をビ
デオフロッピー18に記録、また読み出す装置である。こ
れには、高解像度カメラ20などの映像信号源も持続され
ている。オーバレイ再走査ボード14は、たとえばNTSC，
RGB あるいは同様のVGA ビデオ信号を受け、これらを要
求に応じてNTSC，RGB およびVGA ビデオ信号の形で出力
する信号交換および合成機能を有する。
Description
【０００１】
【産業上の利用分野】本発明は、画像信号を合成する装
置、特に、コンピュータによって生成されたグラフィッ
クスイメージを表わす信号とNTSC信号や同様な自然画像
を表わすビデオ信号とを合成する装置に関する。具体的
には、あるビデオ信号に他の信号を合成し、合成された
ビデオ信号をモニタに表示するビデオ信号処理装置に関
する。また、この発明はグラフィックスイメージを表わ
す信号を自然画像を表わすビデオ信号へ、またはその反
対へ変換する装置に関する。
置、特に、コンピュータによって生成されたグラフィッ
クスイメージを表わす信号とNTSC信号や同様な自然画像
を表わすビデオ信号とを合成する装置に関する。具体的
には、あるビデオ信号に他の信号を合成し、合成された
ビデオ信号をモニタに表示するビデオ信号処理装置に関
する。また、この発明はグラフィックスイメージを表わ
す信号を自然画像を表わすビデオ信号へ、またはその反
対へ変換する装置に関する。
【０００２】
【従来の技術および課題】従来、たとえばテレビジョン
(TV)カメラによって生成されたTV信号や、電子スチルカ
メラによってビデオフロッピディスクに記録されたビデ
オ信号をコンピュータシステムに入力して、たとえばビ
デオグラフィックス配列(VGA) 形式のような特定の形式
にてモニタに表示する画像システムがあった。
(TV)カメラによって生成されたTV信号や、電子スチルカ
メラによってビデオフロッピディスクに記録されたビデ
オ信号をコンピュータシステムに入力して、たとえばビ
デオグラフィックス配列(VGA) 形式のような特定の形式
にてモニタに表示する画像システムがあった。
【０００３】この従来の画像システムは、図７に示すよ
うにパーソナルコンピュータ10と画像記録再生装置12と
を含み、これらはそれぞれがエレクトロニクスボード97
にてインタフェースされている。記録再生装置12にはビ
デオフロッピディスク18が装着されて、これから自然画
像を表わすビデオ信号を読み出す際に、そのビデオ信号
はエレクトロニクスボード97のアナログデジタル変換器
98にて対応するデジタル信号に変換されて、同エレクト
ロニクスボード97に備えられた専用のビデオフレームメ
モリ99にてビットマップデータに展開される。この後、
パーソナルコンピュータ10は、必要に応じてビットマッ
プデータを取り込んで、それから、このデータをVGA モ
ニタ16にて表示されるVGA 画像を含むデータとして取り
扱う。
うにパーソナルコンピュータ10と画像記録再生装置12と
を含み、これらはそれぞれがエレクトロニクスボード97
にてインタフェースされている。記録再生装置12にはビ
デオフロッピディスク18が装着されて、これから自然画
像を表わすビデオ信号を読み出す際に、そのビデオ信号
はエレクトロニクスボード97のアナログデジタル変換器
98にて対応するデジタル信号に変換されて、同エレクト
ロニクスボード97に備えられた専用のビデオフレームメ
モリ99にてビットマップデータに展開される。この後、
パーソナルコンピュータ10は、必要に応じてビットマッ
プデータを取り込んで、それから、このデータをVGA モ
ニタ16にて表示されるVGA 画像を含むデータとして取り
扱う。
【０００４】また、パーソナルコンピュータによって生
成されたVGA 形式のグラフィックスは、図６に示すよう
な従来の技術を使用して、電子スチルカメラによってビ
デオフロッピディスクに記録可能なビデオ信号に変換さ
れる。この図６において、PC（パーソナルコンピュー
タ）グラフィックスは、専用のバッファ１に格納され、
これからスキャンコンバータ２によってライン３を介し
て特定タイプの所望のビデオ信号フォーマットに従った
読み出し速度にて読み出される。同図において、ビデオ
フロッピディスクに記録可能となったNTSCビデオ信号は
図に示すスキャンコンバータ２の出力となる。もっと
も、異なる走査速度、たとえばPAL やSECAMの走査速度
が使用される場合もある。図における結果のNTSC信号
は、NTSCモニタに表示される。
成されたVGA 形式のグラフィックスは、図６に示すよう
な従来の技術を使用して、電子スチルカメラによってビ
デオフロッピディスクに記録可能なビデオ信号に変換さ
れる。この図６において、PC（パーソナルコンピュー
タ）グラフィックスは、専用のバッファ１に格納され、
これからスキャンコンバータ２によってライン３を介し
て特定タイプの所望のビデオ信号フォーマットに従った
読み出し速度にて読み出される。同図において、ビデオ
フロッピディスクに記録可能となったNTSCビデオ信号は
図に示すスキャンコンバータ２の出力となる。もっと
も、異なる走査速度、たとえばPAL やSECAMの走査速度
が使用される場合もある。図における結果のNTSC信号
は、NTSCモニタに表示される。
【０００５】図６および図７に示すような、VGA からNT
SCへ、およびその反対へ変換する構成は周知のものであ
る。しかしながら、図６および図７の回路を用いる場
合、変換される前の状態のビデオ信号を格納しておくの
に独立した個別のハードウェアが必要である。たとえ
ば、図６において専用のPCグラフィックスバッファ１
は、固定速度のスキャンコンバータ２にて適切なアクセ
スを行なった信号をNTSCへ変換するために、前処理とし
てスキャンコンバータ２によってVGA データを編集する
まで、NTSC信号に変換される前のVGA 信号を格納してお
かなければならない。同様に、図７において専用のフレ
ームメモリ99は、パーソナルコンピュータ10にて固定レ
ートの読み出しによるVGA への変換を行なう前に、NTSC
信号を格納しておかなければならない。この結果、NTSC
ビデオ信号をVGA へおよびその反対へ変換するために
は、大容量のハードウェアが必要であった。
SCへ、およびその反対へ変換する構成は周知のものであ
る。しかしながら、図６および図７の回路を用いる場
合、変換される前の状態のビデオ信号を格納しておくの
に独立した個別のハードウェアが必要である。たとえ
ば、図６において専用のPCグラフィックスバッファ１
は、固定速度のスキャンコンバータ２にて適切なアクセ
スを行なった信号をNTSCへ変換するために、前処理とし
てスキャンコンバータ２によってVGA データを編集する
まで、NTSC信号に変換される前のVGA 信号を格納してお
かなければならない。同様に、図７において専用のフレ
ームメモリ99は、パーソナルコンピュータ10にて固定レ
ートの読み出しによるVGA への変換を行なう前に、NTSC
信号を格納しておかなければならない。この結果、NTSC
ビデオ信号をVGA へおよびその反対へ変換するために
は、大容量のハードウェアが必要であった。
【０００６】また、NTSC画像のある選択された位置へコ
ンピュータグラフィックス(VGA) 信号を挿入（オーバレ
イ）して、そのように合成したビデオ信号を通常のTV受
像機のようなNTSCモニタに表示することが知られてい
る。このようなシステムの従来例を図８に示す。インタ
レース（飛び越し走査式）のNTSCビデオ信号は、入力端
子202 に入力されてビデオ合成器203 へ供給される。入
力したNTSCビデオ信号の同期成分はゲンロック回路201
へ供給される。この回路201 はビデオフォーマット変換
器200 への出力を備えている。非インタレースのVGA 信
号は、PCグラフィックスメモリ100 に一旦格納されて変
換器200 へ供給される。変換器200 は、ゲンロック回路
201 の出力に基づいて入力した非インタレースVGA 信号
の走査レートを変更する。ゲンロック回路201 は、入力
したビデオ信号の同期成分、この場合、NTSC信号の同期
成分を受け、変換器200 へ出力する。これにより変換器
200の出力はゲンロック回路201 の入力信号と同一のフ
ォーマットを有するようになる。これによりこの変換器
200 は、入力のフォーマット、この場合PCグラフィック
スメモリ100 から入力するVGA のフォーマットを変更す
ることができる。
ンピュータグラフィックス(VGA) 信号を挿入（オーバレ
イ）して、そのように合成したビデオ信号を通常のTV受
像機のようなNTSCモニタに表示することが知られてい
る。このようなシステムの従来例を図８に示す。インタ
レース（飛び越し走査式）のNTSCビデオ信号は、入力端
子202 に入力されてビデオ合成器203 へ供給される。入
力したNTSCビデオ信号の同期成分はゲンロック回路201
へ供給される。この回路201 はビデオフォーマット変換
器200 への出力を備えている。非インタレースのVGA 信
号は、PCグラフィックスメモリ100 に一旦格納されて変
換器200 へ供給される。変換器200 は、ゲンロック回路
201 の出力に基づいて入力した非インタレースVGA 信号
の走査レートを変更する。ゲンロック回路201 は、入力
したビデオ信号の同期成分、この場合、NTSC信号の同期
成分を受け、変換器200 へ出力する。これにより変換器
200の出力はゲンロック回路201 の入力信号と同一のフ
ォーマットを有するようになる。これによりこの変換器
200 は、入力のフォーマット、この場合PCグラフィック
スメモリ100 から入力するVGA のフォーマットを変更す
ることができる。
【０００７】図８において、コンバータ200 は、入力し
た非インタレースのVGA をNTSC形式のインタレースVGA
に変更して、インタレースVGA をビデオ合成器203 へ供
給する。この点においては、VGA 信号がNTSCビデオ信号
と同様なフォーマット（たとえば、インタレース）のVG
A 信号であっても、ビデオ合成器203 へ供給される。ビ
デオ合成器203 の出力204 ではインタレースのVGA 信号
がNTSC信号上にオーバレイされる。
た非インタレースのVGA をNTSC形式のインタレースVGA
に変更して、インタレースVGA をビデオ合成器203 へ供
給する。この点においては、VGA 信号がNTSCビデオ信号
と同様なフォーマット（たとえば、インタレース）のVG
A 信号であっても、ビデオ合成器203 へ供給される。ビ
デオ合成器203 の出力204 ではインタレースのVGA 信号
がNTSC信号上にオーバレイされる。
【０００８】また、VGA 信号上にNTSCビデオ信号をオー
バレイして、この結果を従来システムを用いてVGA モニ
タ上に表示することも知られている。しかし、従来のシ
ステムには専用のVGA バッファと専用のNTSCビデオメモ
リとを必要とする。
バレイして、この結果を従来システムを用いてVGA モニ
タ上に表示することも知られている。しかし、従来のシ
ステムには専用のVGA バッファと専用のNTSCビデオメモ
リとを必要とする。
【０００９】上述した従来システムの説明から明らかな
ように、異なるタイプの画像信号は異なる形式（すなわ
ち、インタレースまたは非インタレース）を有するの
で、それぞれのタイプの画像信号を保持するのに単独の
専用フレームメモリまたはバッファが必要であった。た
とえば、図７において、VGA に変換するまでNTSC信号を
記憶するのに単独の専用フレームメモリ99が必要であっ
た。さらに、図６および図８では、それぞれVGA 信号を
格納するために単独の専用のPCグラフィックスバッファ
(1,100) が必要であった。このように従来の技術におい
ては、専用のバッファやメモリを必要としているので、
多種の画像信号形式を取り扱うことができる画像信号処
理装置を構成するためには、多くのハードウェアが必要
であった。
ように、異なるタイプの画像信号は異なる形式（すなわ
ち、インタレースまたは非インタレース）を有するの
で、それぞれのタイプの画像信号を保持するのに単独の
専用フレームメモリまたはバッファが必要であった。た
とえば、図７において、VGA に変換するまでNTSC信号を
記憶するのに単独の専用フレームメモリ99が必要であっ
た。さらに、図６および図８では、それぞれVGA 信号を
格納するために単独の専用のPCグラフィックスバッファ
(1,100) が必要であった。このように従来の技術におい
ては、専用のバッファやメモリを必要としているので、
多種の画像信号形式を取り扱うことができる画像信号処
理装置を構成するためには、多くのハードウェアが必要
であった。
【００１０】上述したように、従来の画像システムは、
たとえばテレビジョン(TV)カメラによって生成されたTV
信号や、電子スチルカメラによってビデオフロッピーデ
ィスクに記録されたビデオ信号をコンピュータシステム
に入力して、たとえばビデオグラフィックス配列(VGA)
形式のような特定の形式にてモニタに表示する。このよ
うな従来の画像システムでは、パーソナルコンピュータ
と、画像記録および再生装置とを備えており、これらは
エレクトロニクスボードにてそれぞれインタフェースさ
れていた。たとえば、ビデオフロッピーを録画再生装置
に装着して、それに記録されている自然画像を表わすビ
デオ信号を読み出すときに、このビデオ信号はエレクト
ロニクスボードによって対応するデジタルデータに変換
されて、エレクトロニクスボードのメモリにビットマッ
プデータとして展開される。このビットマップデータ
は、後に必要に応じてパーソナルコンピュータに取り込
まれて、以後、VGA 画像またはその一部としてパソコン
にて取り扱われる。
たとえばテレビジョン(TV)カメラによって生成されたTV
信号や、電子スチルカメラによってビデオフロッピーデ
ィスクに記録されたビデオ信号をコンピュータシステム
に入力して、たとえばビデオグラフィックス配列(VGA)
形式のような特定の形式にてモニタに表示する。このよ
うな従来の画像システムでは、パーソナルコンピュータ
と、画像記録および再生装置とを備えており、これらは
エレクトロニクスボードにてそれぞれインタフェースさ
れていた。たとえば、ビデオフロッピーを録画再生装置
に装着して、それに記録されている自然画像を表わすビ
デオ信号を読み出すときに、このビデオ信号はエレクト
ロニクスボードによって対応するデジタルデータに変換
されて、エレクトロニクスボードのメモリにビットマッ
プデータとして展開される。このビットマップデータ
は、後に必要に応じてパーソナルコンピュータに取り込
まれて、以後、VGA 画像またはその一部としてパソコン
にて取り扱われる。
【００１１】パーソナルコンピュータと、合成されたビ
デオフロッピーからの画像を記録および再生するための
装置とを含むこの従来の画像システムは、記録再生装置
からパーソナルコンピュータにビデオデータを転送する
ことはできるが、パーソナルコンピュータから記録再生
装置に転送することができなかった。具体的には、この
ようなシステムでは、パーソナルコンピュータの処理に
てビデオフロッピーの自然画像を読み出すことができ
ず、かつ再びビデオフロッピーに書き込む処理を行なう
ことができなかった。
デオフロッピーからの画像を記録および再生するための
装置とを含むこの従来の画像システムは、記録再生装置
からパーソナルコンピュータにビデオデータを転送する
ことはできるが、パーソナルコンピュータから記録再生
装置に転送することができなかった。具体的には、この
ようなシステムでは、パーソナルコンピュータの処理に
てビデオフロッピーの自然画像を読み出すことができ
ず、かつ再びビデオフロッピーに書き込む処理を行なう
ことができなかった。
【００１２】発展したコンピュータシステムまたはビデ
オシステムの増加にともなって、２つの異なるシステム
を組み合わせてもっと多くのメリットを得ることができ
る装置を実現するための要求が高まっている。たとえば
ビデオフロッピーに蓄積された画像の内容を見ること、
ビデオテープまたは同様の画像記録媒体のサマライズ画
像を手早く見ることなどが最も望まれている。またサマ
ライズ画像にタイトルや目録の項目を加えて、この結果
を同記録媒体に書き込むことが望まれている。
オシステムの増加にともなって、２つの異なるシステム
を組み合わせてもっと多くのメリットを得ることができ
る装置を実現するための要求が高まっている。たとえば
ビデオフロッピーに蓄積された画像の内容を見ること、
ビデオテープまたは同様の画像記録媒体のサマライズ画
像を手早く見ることなどが最も望まれている。またサマ
ライズ画像にタイトルや目録の項目を加えて、この結果
を同記録媒体に書き込むことが望まれている。
【００１３】本発明の出願と同時出願のビデオ信号処理
装置（特願平03- ）では、NTSCタイプおよびVG
A タイプのビデオ信号を他の信号またはオーバレイされ
た２つのタイプのビデオ信号に変換して、NTSCタイプの
オーバレイビデオ信号またはVGA タイプのオーバレイビ
デオ信号のいずれかとして出力する。この処理システム
は、ビデオデータを蓄積する２つのビデオメモリを有し
ている。２つのビデオメモリのうちの一方は、単にVGA
タイプのビデオデータを蓄積する。他方のビデオメモリ
は、処理システムによって実行された特定の機能に従っ
たVGA タイプのビデオデータまたはNTSCタイプのビデオ
データのいずれかを蓄積する。ビデオデータは他方のビ
デオメモリから異なる走査レートを使用して読み出され
るので、上述した変換およびオーバレイを実行していず
れかのタイプのビデオデータに変換するためには、独立
の、かつ専用のメモリを必要としない。
装置（特願平03- ）では、NTSCタイプおよびVG
A タイプのビデオ信号を他の信号またはオーバレイされ
た２つのタイプのビデオ信号に変換して、NTSCタイプの
オーバレイビデオ信号またはVGA タイプのオーバレイビ
デオ信号のいずれかとして出力する。この処理システム
は、ビデオデータを蓄積する２つのビデオメモリを有し
ている。２つのビデオメモリのうちの一方は、単にVGA
タイプのビデオデータを蓄積する。他方のビデオメモリ
は、処理システムによって実行された特定の機能に従っ
たVGA タイプのビデオデータまたはNTSCタイプのビデオ
データのいずれかを蓄積する。ビデオデータは他方のビ
デオメモリから異なる走査レートを使用して読み出され
るので、上述した変換およびオーバレイを実行していず
れかのタイプのビデオデータに変換するためには、独立
の、かつ専用のメモリを必要としない。
【００１４】しかしながら上記システムにおいて、オー
バレイおよび再走査ボードのビデオ信号出力は、あるタ
イプのモニタにのみ送られ、これはボードの出力ビデオ
信号の走査レートを取り扱うことができる。
バレイおよび再走査ボードのビデオ信号出力は、あるタ
イプのモニタにのみ送られ、これはボードの出力ビデオ
信号の走査レートを取り扱うことができる。
【００１５】NTSCタイプのビデオ信号はインタレース形
式であり、ここではビデオデータのフレームの２つのフ
ィールドのうちの一方のフィールドの走査ラインがモニ
タに表示され、他のフィールドの走査ラインは最初のフ
ィールドの走査ラインの間にインタレースされる。この
インタレース方式は、信号の空間輝度を分配することに
よってぎらつきを減少させて、離れた位置から見易くす
る効果がある。このインタレース表示は近距離であれ
ば、たとえば小音声状態では、インタレースの走査ライ
ンが目に不快な視覚ジッタを生じさせる。インタレース
表示が離れた位置から見られる場合であれば、たとえ
ば、大音声であれば、注意するほどではないジッタとな
る。
式であり、ここではビデオデータのフレームの２つのフ
ィールドのうちの一方のフィールドの走査ラインがモニ
タに表示され、他のフィールドの走査ラインは最初のフ
ィールドの走査ラインの間にインタレースされる。この
インタレース方式は、信号の空間輝度を分配することに
よってぎらつきを減少させて、離れた位置から見易くす
る効果がある。このインタレース表示は近距離であれ
ば、たとえば小音声状態では、インタレースの走査ライ
ンが目に不快な視覚ジッタを生じさせる。インタレース
表示が離れた位置から見られる場合であれば、たとえ
ば、大音声であれば、注意するほどではないジッタとな
る。
【００１６】VGA タイプのビデオ信号は、非インタレー
ス形式である。このタイプの表示は近距離で見る場合に
適している。たとえばコンピュータのモニタの環境にお
ける60cm位の距離である。しかしながら、非インタレー
スの走査ラインであるため、モニタには信号の空間輝度
が集中することによりぎらつきが形成されて離れた位置
からは見ることが困難になる。
ス形式である。このタイプの表示は近距離で見る場合に
適している。たとえばコンピュータのモニタの環境にお
ける60cm位の距離である。しかしながら、非インタレー
スの走査ラインであるため、モニタには信号の空間輝度
が集中することによりぎらつきが形成されて離れた位置
からは見ることが困難になる。
【００１７】上述したことから明らかなように、インタ
レース表示は離れた位置のためのもので、たとえば大音
声状態、および非インタレース表示は近距離、たとえば
小音声状態のためのものである。したがって、ビデオ信
号処理システムを有効に構成するためには、ビデオ信号
をNTSCタイプのモニタおよびVGA タイプのモニタのいず
れにも出力することができなくてはならない。
レース表示は離れた位置のためのもので、たとえば大音
声状態、および非インタレース表示は近距離、たとえば
小音声状態のためのものである。したがって、ビデオ信
号処理システムを有効に構成するためには、ビデオ信号
をNTSCタイプのモニタおよびVGA タイプのモニタのいず
れにも出力することができなくてはならない。
【００１８】また、上述のシステムにおいて、コンピュ
ータグラフィックス(VGA) 画像と、NTSCタイプ画像が合
成されたビデオ出力信号は、VGA タイプのモニタとNTSC
タイプのモニタのうちの一つが選択されて表示される。
しかしながら、合成（オーバレイ）されたビデオ画像信
号は、外部メモリには簡単に送ることはできない。上記
ビデオ処理システムの速度が外部メモリにて取り扱う速
度より速すぎるためにオーバレイビデオ信号を外部メモ
リに記憶させようとすると困難が生じる。たとえば、オ
ーバレイ信号は、メガヘルツ(MHz) 領域のレートにて送
り出される。オーバレイ画像をモニタに表示するために
速度を変更するように、オーバレイ画像を外部装置に蓄
積できるように変更する必要がある。オーバレイ画像を
外部メモリに蓄積することによって、これらは簡単にか
つ選択的に読み出すことができ、後に再オーバレイ画像
を複合オーバレイ画像に処理することなしにモニタにて
置き換えることができる。また、さらにオーバレイ信号
の処理を簡単にすることができる。
ータグラフィックス(VGA) 画像と、NTSCタイプ画像が合
成されたビデオ出力信号は、VGA タイプのモニタとNTSC
タイプのモニタのうちの一つが選択されて表示される。
しかしながら、合成（オーバレイ）されたビデオ画像信
号は、外部メモリには簡単に送ることはできない。上記
ビデオ処理システムの速度が外部メモリにて取り扱う速
度より速すぎるためにオーバレイビデオ信号を外部メモ
リに記憶させようとすると困難が生じる。たとえば、オ
ーバレイ信号は、メガヘルツ(MHz) 領域のレートにて送
り出される。オーバレイ画像をモニタに表示するために
速度を変更するように、オーバレイ画像を外部装置に蓄
積できるように変更する必要がある。オーバレイ画像を
外部メモリに蓄積することによって、これらは簡単にか
つ選択的に読み出すことができ、後に再オーバレイ画像
を複合オーバレイ画像に処理することなしにモニタにて
置き換えることができる。また、さらにオーバレイ信号
の処理を簡単にすることができる。
【００１９】本発明は上記課題を解決して、多種の画像
信号形式を取り扱うことができる画像信号処理装置を提
供することを目的とする。さらに、多種の画像信号形式
を取り扱うことができるとともに、システム全体のコス
トを減少させるために少ない量のハードウェアを用いる
ことができる画像信号処理システムを提供することを目
的とする。
信号形式を取り扱うことができる画像信号処理装置を提
供することを目的とする。さらに、多種の画像信号形式
を取り扱うことができるとともに、システム全体のコス
トを減少させるために少ない量のハードウェアを用いる
ことができる画像信号処理システムを提供することを目
的とする。
【００２０】
【課題を解決するための手段および作用】本発明は上記
目的を達成するためになされたもので、自然画像を表わ
すNTSC画像信号とコンピュータによって生成されたグラ
フィックス画像を表わすVGA 画像信号とを含む多種の形
式の画像信号を受信可能な画像合成および再走査ボード
を備えている。このオーバレイ再走査ボードは、フレー
ムメモリのアドレス指定を行ない、かつフレームメモリ
にデータを送りおよび受けるタイミングゲートアレイを
含む。
目的を達成するためになされたもので、自然画像を表わ
すNTSC画像信号とコンピュータによって生成されたグラ
フィックス画像を表わすVGA 画像信号とを含む多種の形
式の画像信号を受信可能な画像合成および再走査ボード
を備えている。このオーバレイ再走査ボードは、フレー
ムメモリのアドレス指定を行ない、かつフレームメモリ
にデータを送りおよび受けるタイミングゲートアレイを
含む。
【００２１】自然画像を表わす画像信号およびコンピュ
ータにて生成されたグラフィックス画像を表わす画像信
号の双方は、オーバレイ再走査ボードによって実行され
る動作のタイプに従って、タイミングゲートアレイにて
選択的に受信および送信可能となっている。このボード
の可能な動作は、コンピュータグラフィックスの画像信
号を自然画像を表わす（NTSCビデオなどの）画像信号
へ、またはその反対への変換を行ない、かつ自然画像を
表わす画像信号上にコンピュータグラフィックス画像信
号をオーバレイし、およびその反対のオーバレイを行な
うことを含む。
ータにて生成されたグラフィックス画像を表わす画像信
号の双方は、オーバレイ再走査ボードによって実行され
る動作のタイプに従って、タイミングゲートアレイにて
選択的に受信および送信可能となっている。このボード
の可能な動作は、コンピュータグラフィックスの画像信
号を自然画像を表わす（NTSCビデオなどの）画像信号
へ、またはその反対への変換を行ない、かつ自然画像を
表わす画像信号上にコンピュータグラフィックス画像信
号をオーバレイし、およびその反対のオーバレイを行な
うことを含む。
【００２２】タイミングゲートアレイは、オーバレイ再
走査ボードにて実行された動作に従って、フレームメモ
リに書き込みまたは読み出される画像信号のタイプに基
づく読出しまたは書込み速度にて、いずれかをフレーム
メモリに書き込みまたは読み出す。
走査ボードにて実行された動作に従って、フレームメモ
リに書き込みまたは読み出される画像信号のタイプに基
づく読出しまたは書込み速度にて、いずれかをフレーム
メモリに書き込みまたは読み出す。
【００２３】このとき、１個のフレームメモリにて、コ
ンピュータグラフィックスタイプまたは自然画像タイプ
のいずれかの画像信号を一旦格納する。このように、オ
ーバレイ再走査ボードは、少ない量のハードウェアを有
するだけで、多種の画像処理動作を実行することができ
る。
ンピュータグラフィックスタイプまたは自然画像タイプ
のいずれかの画像信号を一旦格納する。このように、オ
ーバレイ再走査ボードは、少ない量のハードウェアを有
するだけで、多種の画像処理動作を実行することができ
る。
【００２４】またさらに、この発明によるビデオ信号処
理装置は、オーバレイ信号をNTSCタイプのモニタとVGA
タイプのモニタとに同時に表示する。
理装置は、オーバレイ信号をNTSCタイプのモニタとVGA
タイプのモニタとに同時に表示する。
【００２５】この場合、NTSCタイプのビデオ信号はVGA
タイプの信号にオーバレイされて、さらに、オーバレイ
信号はオーバレイ信号を走査変換するラインバッファに
供給され、この走査変換されたオーバレイ信号は、RGB
またはNTSCフォーマットのいずれかに走査変換されて、
次にRGB またはNTSCモニタのいずれかに表示される。ま
た、この発明によるビデオ画像処理システムは、VGA タ
イプの画像信号をNTSCタイプのビデオ信号にオーバレイ
して、またはその反対にオーバレイして、このオーバレ
イ信号を外部メモリに蓄積させる。
タイプの信号にオーバレイされて、さらに、オーバレイ
信号はオーバレイ信号を走査変換するラインバッファに
供給され、この走査変換されたオーバレイ信号は、RGB
またはNTSCフォーマットのいずれかに走査変換されて、
次にRGB またはNTSCモニタのいずれかに表示される。ま
た、この発明によるビデオ画像処理システムは、VGA タ
イプの画像信号をNTSCタイプのビデオ信号にオーバレイ
して、またはその反対にオーバレイして、このオーバレ
イ信号を外部メモリに蓄積させる。
【００２６】この場合、ビデオ画像スイッチの出力から
フィードバックして接続され、合成された２つの信号が
複合オーバレイ信号として使用され、制御手段に戻る入
力を使用して内部フレームメモリの書き込み速度および
読み出し速度を制御する。オーバレイ画像は、一度形式
化され、制御手段にフィードバックされ、内部フレーム
メモリに蓄積される。一度、内部フレームメモリに蓄積
されたオーバレイ画像は読み出されて外部メモリにて取
り扱うことができる転送速度にて外部メモリに蓄積さ
れ、たとえば転送速度はメガヘルツ(MHz) 領域より低い
レートにてオーバレイ画像を転送する。
フィードバックして接続され、合成された２つの信号が
複合オーバレイ信号として使用され、制御手段に戻る入
力を使用して内部フレームメモリの書き込み速度および
読み出し速度を制御する。オーバレイ画像は、一度形式
化され、制御手段にフィードバックされ、内部フレーム
メモリに蓄積される。一度、内部フレームメモリに蓄積
されたオーバレイ画像は読み出されて外部メモリにて取
り扱うことができる転送速度にて外部メモリに蓄積さ
れ、たとえば転送速度はメガヘルツ(MHz) 領域より低い
レートにてオーバレイ画像を転送する。
【００２７】
【実施例】次に、添付図面を参照して本発明による記憶
システムの一実施例を詳細に説明する。図１を参照する
と、この発明によるビデオまたは画像信号合成装置の実
施例は、パーソナルコンピュータ10と記録再生装置12と
を備えて、これらはオーバレイ再走査ボード12にて相互
に接続されている。パーソナルコンピュータ10は、商業
的に入手できる16ビットまたは32ビットのプロセッサシ
ステムであり、グラフィックスおよびテキストを扱うプ
ログラムシーケンスを含んでいる。パーソナルコンピュ
ータ10には、たとえばIBM PC/XT/ATからPS/2 M-30 相当
の処理システムが有利に適用される。グラフィックスデ
ータは、ラスタデータ、ベクトルデータまたはビットマ
ップデータの形で取り扱われる。コンピュータ10にはVG
A モニタ16が接続されて、これには、本実施例では擬似
カラーモードで表わされるVGAビデオデータが可視表示
される。VGA 画像は、周知のように標準スクリーンのサ
イズを有し、かつ非インタレースである。一般に、VGA
画像データは一画素の画像データを一つの数値にて示す
擬似カラーモードにて表わされることが知られている。
ルックアップテーブルは、その数値にて指定されるアド
レスを参照して３色成分のグループに関連づけた数値を
発生する。この色成分のグループは、その画素の色度お
よび明度を決定する。
システムの一実施例を詳細に説明する。図１を参照する
と、この発明によるビデオまたは画像信号合成装置の実
施例は、パーソナルコンピュータ10と記録再生装置12と
を備えて、これらはオーバレイ再走査ボード12にて相互
に接続されている。パーソナルコンピュータ10は、商業
的に入手できる16ビットまたは32ビットのプロセッサシ
ステムであり、グラフィックスおよびテキストを扱うプ
ログラムシーケンスを含んでいる。パーソナルコンピュ
ータ10には、たとえばIBM PC/XT/ATからPS/2 M-30 相当
の処理システムが有利に適用される。グラフィックスデ
ータは、ラスタデータ、ベクトルデータまたはビットマ
ップデータの形で取り扱われる。コンピュータ10にはVG
A モニタ16が接続されて、これには、本実施例では擬似
カラーモードで表わされるVGAビデオデータが可視表示
される。VGA 画像は、周知のように標準スクリーンのサ
イズを有し、かつ非インタレースである。一般に、VGA
画像データは一画素の画像データを一つの数値にて示す
擬似カラーモードにて表わされることが知られている。
ルックアップテーブルは、その数値にて指定されるアド
レスを参照して３色成分のグループに関連づけた数値を
発生する。この色成分のグループは、その画素の色度お
よび明度を決定する。
【００２８】記録再生装置12は、実カラーモードのアナ
ログビデオ信号をビデオフロッピーー18に記録して、ま
たこれから読み出すビデオ信号の記録再生装置である。
これには、たとえば高解像度カメラ20などの映像信号源
も接続されている。記録再生装置12は、ビデオフロッピ
ーー18に加えて、またはこれに代えて、図示しないビデ
オテープに記録、再生する機能を有していてもよい。一
般に、自然画像を表わすTV信号や同様の信号は、実カラ
ーモードの色差および輝度にて示される。実カラーモー
ドでは、一画素が赤、緑および青の３色成分の割合にて
示す３つの数値にて表現される。再生される画像は、そ
れらの割合から求められる。
ログビデオ信号をビデオフロッピーー18に記録して、ま
たこれから読み出すビデオ信号の記録再生装置である。
これには、たとえば高解像度カメラ20などの映像信号源
も接続されている。記録再生装置12は、ビデオフロッピ
ーー18に加えて、またはこれに代えて、図示しないビデ
オテープに記録、再生する機能を有していてもよい。一
般に、自然画像を表わすTV信号や同様の信号は、実カラ
ーモードの色差および輝度にて示される。実カラーモー
ドでは、一画素が赤、緑および青の３色成分の割合にて
示す３つの数値にて表現される。再生される画像は、そ
れらの割合から求められる。
【００２９】パーソナルコンピュータ10および記録再生
装置12はオーバレイ再走査ボード14によって相互接続さ
れている。このボード14は、本実施例ではたとえばNTS
C,RGBおよびS-タイプのビデオ信号あるいは同様のVGA
ビデオ信号を受け、これらを要求に応じてNTSC,RGB, S-
タイプおよびVGA ビデオ信号の形で出力する信号変換お
よび合成機能を有する。その特定の構成例が図２に示さ
れている。この発明は、しかし、これらのタイプのビデ
オ信号にのみ限定されず、他のタイプ、たとえばPAL や
SECAM などのビデオ信号にも有利に適用される。
装置12はオーバレイ再走査ボード14によって相互接続さ
れている。このボード14は、本実施例ではたとえばNTS
C,RGBおよびS-タイプのビデオ信号あるいは同様のVGA
ビデオ信号を受け、これらを要求に応じてNTSC,RGB, S-
タイプおよびVGA ビデオ信号の形で出力する信号変換お
よび合成機能を有する。その特定の構成例が図２に示さ
れている。この発明は、しかし、これらのタイプのビデ
オ信号にのみ限定されず、他のタイプ、たとえばPAL や
SECAM などのビデオ信号にも有利に適用される。
【００３０】オーバレイ再走査ボード14は、自然画像の
ビデオ信号を受ける入力ポート102,104 および106 を有
して、また自然画像のビデオ信号を出力する出力ポート
108,110 および112 を有する。入力ポート102,104 およ
び106 は、たとえば、高解像度カメラ20、ビデオフロッ
ピーー18またはビデオテープを駆動する再生装置、イメ
ージスキャナ、あるいは図示しない通信回線などの様々
な映像信号源に接続される。出力ポート108, 110および
112 は、記録再生装置12への接続線の一部を構成し、た
とえばビデオフロッピーー18もしくはビデオテープのド
ライブおよび／または映像モニタ24などの画像出力装置
に接続される。
ビデオ信号を受ける入力ポート102,104 および106 を有
して、また自然画像のビデオ信号を出力する出力ポート
108,110 および112 を有する。入力ポート102,104 およ
び106 は、たとえば、高解像度カメラ20、ビデオフロッ
ピーー18またはビデオテープを駆動する再生装置、イメ
ージスキャナ、あるいは図示しない通信回線などの様々
な映像信号源に接続される。出力ポート108, 110および
112 は、記録再生装置12への接続線の一部を構成し、た
とえばビデオフロッピーー18もしくはビデオテープのド
ライブおよび／または映像モニタ24などの画像出力装置
に接続される。
【００３１】入力ポート102 はNTSC信号を受け入れ、NT
SCデコーダ114 の入力に接続されている。NTSCデコーダ
114 は入力102 のNTSCビデオ入力をRGB ビデオ信号に変
換して、結果の信号をRGB スイッチ116 の入力120 に与
える。入力ポート104 はRGB信号を受け入れ、これを直
接、RGB スイッチ116 に与える。また入力ポート106はS
-タイプのビデオ信号を受け入れ、S-ビデオデコータ118
の入力に接続されている。S-ビデオデコーダ118 は、
入力106 のS-タイプのビデオ入力をRGB ビデオ信号に変
換して、結果の信号をRGB スイッチ116 の入力122 に与
える。これからわかるように本実施例の場合、合成再走
査ボード14では、ビデオ信号は基本的にはRGB 信号の形
で扱われる。
SCデコーダ114 の入力に接続されている。NTSCデコーダ
114 は入力102 のNTSCビデオ入力をRGB ビデオ信号に変
換して、結果の信号をRGB スイッチ116 の入力120 に与
える。入力ポート104 はRGB信号を受け入れ、これを直
接、RGB スイッチ116 に与える。また入力ポート106はS
-タイプのビデオ信号を受け入れ、S-ビデオデコータ118
の入力に接続されている。S-ビデオデコーダ118 は、
入力106 のS-タイプのビデオ入力をRGB ビデオ信号に変
換して、結果の信号をRGB スイッチ116 の入力122 に与
える。これからわかるように本実施例の場合、合成再走
査ボード14では、ビデオ信号は基本的にはRGB 信号の形
で扱われる。
【００３２】RGB スイッチ116 は、３つの入力120, 104
および122 のいずれかを選択的にその出力124 に接続す
る選択回路である。スイッチ116 の出力124 は、アナロ
グデジタル変換器(ADC) 126, NTSC エンコーダ128 およ
びゲンロック回路150 の入力に接続されている。NTSCエ
ンコーダ128 は、入力124 のRGB 信号をNTSC信号に変換
し、これをその出力132 に出力する。出力132 は選択回
路134 に接続されている。また、選択回路134 には直接
NTSC入力102 も接続されている。選択回路134は、２つ
のNTSC入力102 および132 を択一的に、アナログデジタ
ル(A/D) 変換器199 に接続する回路である。A/D 変換器
199 は出力136 を備え、この出力136 はNTSCスイッチ13
8 の一方の入力に接続されている。NTSCスイッチ138 は
２つの入力136 および140 を有し、その出力がデジタル
アナログ(D/A) 変換器198 を介してビデオ出力108 に接
続されている。NTSCスイッチ138 は、後述のタイミング
ゲートアレイ142 の制御出力144 に応動して２つの入力
136 および140 を択一的に出力108 に接続するスイッチ
回路である。このスイッチ138 のスイッチングは画素ク
ロックレートで応動可能である。
および122 のいずれかを選択的にその出力124 に接続す
る選択回路である。スイッチ116 の出力124 は、アナロ
グデジタル変換器(ADC) 126, NTSC エンコーダ128 およ
びゲンロック回路150 の入力に接続されている。NTSCエ
ンコーダ128 は、入力124 のRGB 信号をNTSC信号に変換
し、これをその出力132 に出力する。出力132 は選択回
路134 に接続されている。また、選択回路134 には直接
NTSC入力102 も接続されている。選択回路134は、２つ
のNTSC入力102 および132 を択一的に、アナログデジタ
ル(A/D) 変換器199 に接続する回路である。A/D 変換器
199 は出力136 を備え、この出力136 はNTSCスイッチ13
8 の一方の入力に接続されている。NTSCスイッチ138 は
２つの入力136 および140 を有し、その出力がデジタル
アナログ(D/A) 変換器198 を介してビデオ出力108 に接
続されている。NTSCスイッチ138 は、後述のタイミング
ゲートアレイ142 の制御出力144 に応動して２つの入力
136 および140 を択一的に出力108 に接続するスイッチ
回路である。このスイッチ138 のスイッチングは画素ク
ロックレートで応動可能である。
【００３３】アナログデジタル変換器(ADC)126は、フル
スケールレンジをセットする図示しない基準発生器を有
し、入力124 に受けるアナログRGB 信号を対応するディ
ジタルデータに変換してその出力146 に送出する。出力
146 はタイミングゲートアレイ142 に接続されている。
RGB スイッチ116 の出力124 は、ゲンロック回路150に
も接続されている。ゲンロック回路150 は入力124 のビ
デオ周波数に位相ロックして他の論理回路のための高速
クロックをその出力152 に発生する。出力152はタイミ
ングゲートアレイ142 に接続されている。
スケールレンジをセットする図示しない基準発生器を有
し、入力124 に受けるアナログRGB 信号を対応するディ
ジタルデータに変換してその出力146 に送出する。出力
146 はタイミングゲートアレイ142 に接続されている。
RGB スイッチ116 の出力124 は、ゲンロック回路150に
も接続されている。ゲンロック回路150 は入力124 のビ
デオ周波数に位相ロックして他の論理回路のための高速
クロックをその出力152 に発生する。出力152はタイミ
ングゲートアレイ142 に接続されている。
【００３４】タイミングゲートアレイ142 は、基準発振
器162 によって発生された基準クロックに応動して、実
際のビデオ信号にあったビデオ同期信号を生成するプロ
グラム可能なビデオタイミング信号発生器である。この
一例としてNTSCおよびVGA のような２つの標準ビデオ信
号がある。これらの標準ビデオ信号は、異なる特性を有
している。通常、装置は、一方の標準信号に合わせて設
計されており、他方を用いることができなかった。この
ため、両方のタイプを生成して出力するビデオ製品は有
用である。このようなものとして、NTSCを生成するため
のフレームメモリと、VGA を生成するためのもう一つの
フレームバッファとを利用することが考えられるが、本
発明はこれらの多くの要求を考慮して、両方のものを同
時に備える必要がなく、プログラム可能なフレームメモ
リを使用して単に１個のフレームメモリだけを必要とす
るものである。
器162 によって発生された基準クロックに応動して、実
際のビデオ信号にあったビデオ同期信号を生成するプロ
グラム可能なビデオタイミング信号発生器である。この
一例としてNTSCおよびVGA のような２つの標準ビデオ信
号がある。これらの標準ビデオ信号は、異なる特性を有
している。通常、装置は、一方の標準信号に合わせて設
計されており、他方を用いることができなかった。この
ため、両方のタイプを生成して出力するビデオ製品は有
用である。このようなものとして、NTSCを生成するため
のフレームメモリと、VGA を生成するためのもう一つの
フレームバッファとを利用することが考えられるが、本
発明はこれらの多くの要求を考慮して、両方のものを同
時に備える必要がなく、プログラム可能なフレームメモ
リを使用して単に１個のフレームメモリだけを必要とす
るものである。
【００３５】そこで本実施例におけるタイミングゲート
アレイ142 は、NTSCタイプのビデオ信号とVGA ビデオ信
号のいずれかを選択的にビデオRAM(VRAM)156に蓄積さ
せ、またこれから読み出すことができるようにハード的
に構成されている。したがってVRAM 156およびタイミン
グゲートアレイ142 はプログラム可能なフレームメモリ
を構成して、この記憶装置にて走査変換を行なう。具体
的には、プログラム可能なフレームメモリは、NTSCタイ
プのビデオ信号をVGA タイプのビデオ信号に、およびそ
の反対の変換を行なうことができる。
アレイ142 は、NTSCタイプのビデオ信号とVGA ビデオ信
号のいずれかを選択的にビデオRAM(VRAM)156に蓄積さ
せ、またこれから読み出すことができるようにハード的
に構成されている。したがってVRAM 156およびタイミン
グゲートアレイ142 はプログラム可能なフレームメモリ
を構成して、この記憶装置にて走査変換を行なう。具体
的には、プログラム可能なフレームメモリは、NTSCタイ
プのビデオ信号をVGA タイプのビデオ信号に、およびそ
の反対の変換を行なうことができる。
【００３６】タイミングゲートアレイ142 はデータ入出
力ポート154 を有しており、これはVRAM156 に接続され
ている。ビデオRAM 156 は、様々なビデオフォーマット
のビデオデータを蓄積可能なRAM であり、本実施例では
１フレーム分のビデオデータたとえば、1 Mbyte の蓄積
容量を有している。タイミングゲートアレイ142 とビデ
オRAM 156 は、プログラム可能なビデオ画像生成器を共
に形成している。
力ポート154 を有しており、これはVRAM156 に接続され
ている。ビデオRAM 156 は、様々なビデオフォーマット
のビデオデータを蓄積可能なRAM であり、本実施例では
１フレーム分のビデオデータたとえば、1 Mbyte の蓄積
容量を有している。タイミングゲートアレイ142 とビデ
オRAM 156 は、プログラム可能なビデオ画像生成器を共
に形成している。
【００３７】タイミングゲートアレイ142 の詳細を図９
および図10に示し、これらを参照してさらに詳しく説明
する。図10に示すゲンロック論理ブロック713 は、ビデ
オ同期情報をライン152 を介して受ける。この情報は、
図２に示すRGB スイッチ116から出力された信号がゲン
ロック回路150 を介して導出される。ビデオ同期情報
は、RGB スイッチ116 から出力される信号に従ったRGB,
NTSCまたはS-タイプビデオのいずれかに属している。次
にブロック713 のビデオ同期情報は、後述するプログラ
マブル同期発生器712 を通して同後述する図９のVRAMア
ドレスバッファ／マルチプレクサ703 へ送られる。
および図10に示し、これらを参照してさらに詳しく説明
する。図10に示すゲンロック論理ブロック713 は、ビデ
オ同期情報をライン152 を介して受ける。この情報は、
図２に示すRGB スイッチ116から出力された信号がゲン
ロック回路150 を介して導出される。ビデオ同期情報
は、RGB スイッチ116 から出力される信号に従ったRGB,
NTSCまたはS-タイプビデオのいずれかに属している。次
にブロック713 のビデオ同期情報は、後述するプログラ
マブル同期発生器712 を通して同後述する図９のVRAMア
ドレスバッファ／マルチプレクサ703 へ送られる。
【００３８】タイミングゲートアレイ142 におけるゲン
ロック論理ブロック713 は、図２のゲンロック回路150
が同期信号を出力しているか否かを常時モニタしてい
る。このゲンロックロジック713 は、ゲンロック回路15
0 がビデオ同期情報を出力していないことを検知してい
るときには、プログラマブル同期発生器712 のフリーラ
ンニングモードを開始させるための信号をその発生器71
2 へ送信する。このフリーランニングモードにおけるプ
ログラマブル同期発生器712 は、パーソナルコンピュー
タ10のCPU バス192 およびライン717 を介して送られる
情報に基づいて内部同期情報を生成する。このパーソナ
ルコンピュータ10からライン717 を介して送られる情報
は、各種のビデオ同期形式に関する情報、たとえばNTS
C,PAL, S-タイプまたはRGB のような情報を含む。フリ
ーランニングモードは、図２に示すゲンロック回路150
へRGB スイッチ116 から外部信号が送られていない状態
のときに使用される。そのような状態は、たとえば、以
下に説明するようにVGA タイプの情報をNTSCタイプの情
報に変換している期間に生じる。
ロック論理ブロック713 は、図２のゲンロック回路150
が同期信号を出力しているか否かを常時モニタしてい
る。このゲンロックロジック713 は、ゲンロック回路15
0 がビデオ同期情報を出力していないことを検知してい
るときには、プログラマブル同期発生器712 のフリーラ
ンニングモードを開始させるための信号をその発生器71
2 へ送信する。このフリーランニングモードにおけるプ
ログラマブル同期発生器712 は、パーソナルコンピュー
タ10のCPU バス192 およびライン717 を介して送られる
情報に基づいて内部同期情報を生成する。このパーソナ
ルコンピュータ10からライン717 を介して送られる情報
は、各種のビデオ同期形式に関する情報、たとえばNTS
C,PAL, S-タイプまたはRGB のような情報を含む。フリ
ーランニングモードは、図２に示すゲンロック回路150
へRGB スイッチ116 から外部信号が送られていない状態
のときに使用される。そのような状態は、たとえば、以
下に説明するようにVGA タイプの情報をNTSCタイプの情
報に変換している期間に生じる。
【００３９】第２のプログラマブル同期発生器711 は、
VGA 信号に関する同期情報を生成するために用いられ
る。このプログラマブル同期発生器711 は、VGA フォー
マットに関する同期情報を生成するのに必要な適切な情
報を形成するために、図２に示すVGA 制御回路170 とCP
U バス192 とから入力信号を受ける。このライン718 を
通るCPU バス192 から同期発生器711 への接続は、上記
のプログラマブル同期発生器712 のフリーランニングモ
ード期間に関して行なわれ、この期間にて同期発生器71
1 のプログラミングが行なわれる。フリーランニングで
ない期間に、プログラマブル同期発生器711 は、外部同
期情報をVGA 制御回路170 からライン166を介して受け
る。フリーランニング期間において、ライン166 にVGA
信号が送出されていないときに、同期発生器711 は、CP
U バス192 とライン718 を介して同期発生器711 へ送信
される情報に基づいて外部同期情報を生成する。この情
報はライン718 を介して送られる。この情報は、VGA タ
イプの情報に関するものばかりではなく、PCグラフィッ
ク信号に展開した新しいタイプのものも含まれる。この
結果、プログラマブル同期発生器711 と712 は、あらゆ
るタイプのビデオ信号同期フォーマットを組み立てる。
VGA 信号に関する同期情報を生成するために用いられ
る。このプログラマブル同期発生器711 は、VGA フォー
マットに関する同期情報を生成するのに必要な適切な情
報を形成するために、図２に示すVGA 制御回路170 とCP
U バス192 とから入力信号を受ける。このライン718 を
通るCPU バス192 から同期発生器711 への接続は、上記
のプログラマブル同期発生器712 のフリーランニングモ
ード期間に関して行なわれ、この期間にて同期発生器71
1 のプログラミングが行なわれる。フリーランニングで
ない期間に、プログラマブル同期発生器711 は、外部同
期情報をVGA 制御回路170 からライン166を介して受け
る。フリーランニング期間において、ライン166 にVGA
信号が送出されていないときに、同期発生器711 は、CP
U バス192 とライン718 を介して同期発生器711 へ送信
される情報に基づいて外部同期情報を生成する。この情
報はライン718 を介して送られる。この情報は、VGA タ
イプの情報に関するものばかりではなく、PCグラフィッ
ク信号に展開した新しいタイプのものも含まれる。この
結果、プログラマブル同期発生器711 と712 は、あらゆ
るタイプのビデオ信号同期フォーマットを組み立てる。
【００４０】プログラマブル同期発生器711 および 712
からの同期情報は、図９に示すVRAMアドレス指定用のバ
ッファ／マルチプレクサ703 へ独立して入力される。VR
AMアドレス指定用のバッファ／マルチプレクサ703 は複
数の入力を受け、その入力のうちいずれかを選択して、
ライン154 を介してVRAM156 へ出力する。このバッファ
／マルチプレクサ703 の出力は、選択される入力同期信
号のタイミングに従って、そのときの読出しおよび書込
み信号としてVRAM156 へ送出される。
からの同期情報は、図９に示すVRAMアドレス指定用のバ
ッファ／マルチプレクサ703 へ独立して入力される。VR
AMアドレス指定用のバッファ／マルチプレクサ703 は複
数の入力を受け、その入力のうちいずれかを選択して、
ライン154 を介してVRAM156 へ出力する。このバッファ
／マルチプレクサ703 の出力は、選択される入力同期信
号のタイミングに従って、そのときの読出しおよび書込
み信号としてVRAM156 へ送出される。
【００４１】また、このバッファ／マルチプレクサ703
は、CPU カウンタ705 から入力信号を受ける。CPU カウ
ンタ705 は、VRAM156 に格納された、または格納する情
報の画素単位の正確な位置を規定する情報をパーソナル
コンピュータ10からCPU バス192 を介して受ける。この
結果、CPU カウンタ705 は、パーソナルコンピュータ10
がVRAM156 へランダムなアクセスを行なうことを許可す
る。
は、CPU カウンタ705 から入力信号を受ける。CPU カウ
ンタ705 は、VRAM156 に格納された、または格納する情
報の画素単位の正確な位置を規定する情報をパーソナル
コンピュータ10からCPU バス192 を介して受ける。この
結果、CPU カウンタ705 は、パーソナルコンピュータ10
がVRAM156 へランダムなアクセスを行なうことを許可す
る。
【００４２】バッファ／マルチプレクサ703 はVRAM状態
器704 によってライン719 を介して制御される。この状
態器704 は、ライン706 および720 を介してプログラマ
ブル同期発生器712 および711 から入力信号をそれぞれ
受ける。状態器704 の他の入力は、ライン721 を介して
CPU バス192 からの信号を受ける。これら３つの入力か
ら受信しているとき、VRAM状態器704 は、タイミングゲ
ートアレイの動作を監視して、バッファ／マルチプレク
サ703 の出力154 を決定する。また、VRAM状態器704 の
一つの入力は、図２のクロック発振器162 に接続された
クロックバッファ707 から与えられる。これらクロック
発振器は、VRAM状態器に基本タイミング信号を与える。
これはマルチプレク703 にて特定の入力を選択するため
の選択処理を行なわせ、出力154 を送出させる。
器704 によってライン719 を介して制御される。この状
態器704 は、ライン706 および720 を介してプログラマ
ブル同期発生器712 および711 から入力信号をそれぞれ
受ける。状態器704 の他の入力は、ライン721 を介して
CPU バス192 からの信号を受ける。これら３つの入力か
ら受信しているとき、VRAM状態器704 は、タイミングゲ
ートアレイの動作を監視して、バッファ／マルチプレク
サ703 の出力154 を決定する。また、VRAM状態器704 の
一つの入力は、図２のクロック発振器162 に接続された
クロックバッファ707 から与えられる。これらクロック
発振器は、VRAM状態器に基本タイミング信号を与える。
これはマルチプレク703 にて特定の入力を選択するため
の選択処理を行なわせ、出力154 を送出させる。
【００４３】図２に示すADC 126 を経由するRGB スイッ
チ116 からのビデオデータ出力は、タイミングゲートア
レイ142 へ入力されて、ライン140 を介して図10に示す
バッファ714 へ送られる。このデータは、RGB スイッチ
116 からタイミングゲートアレイ142 を通って VRAM156
へデータが書き込まれるときに、バッファ714 から図９
のFIFOシフトレジスタ702 へライン722 を介して送られ
る。このデータは次にVRAMデータバッファ701 へ送ら
れ、ここではデータがVRAMアドレス指定用のマルチプレ
ク703 から書込みコマンドが送出されるまで保持され
る。マルチプレクサ703 は、バッファ701 にて保持する
データが書き込まれるVRAMの書き込み動作のタイミング
を制御する。VRAM156 から読み出された情報は、バッフ
ァ701 を通してFIFO 702へ送られてライン722 を介して
図10のバッファ714 ヘ入り、そのライン140 から出力さ
れる。
チ116 からのビデオデータ出力は、タイミングゲートア
レイ142 へ入力されて、ライン140 を介して図10に示す
バッファ714 へ送られる。このデータは、RGB スイッチ
116 からタイミングゲートアレイ142 を通って VRAM156
へデータが書き込まれるときに、バッファ714 から図９
のFIFOシフトレジスタ702 へライン722 を介して送られ
る。このデータは次にVRAMデータバッファ701 へ送ら
れ、ここではデータがVRAMアドレス指定用のマルチプレ
ク703 から書込みコマンドが送出されるまで保持され
る。マルチプレクサ703 は、バッファ701 にて保持する
データが書き込まれるVRAMの書き込み動作のタイミング
を制御する。VRAM156 から読み出された情報は、バッフ
ァ701 を通してFIFO 702へ送られてライン722 を介して
図10のバッファ714 ヘ入り、そのライン140 から出力さ
れる。
【００４４】図２に示すVRAMコントローラ170 からのVG
A データは、後述する制御目的で、タイミングゲートア
レイ142 のバッファ715 （図10) へ入力される。このVG
A データは、またゲンロックの目的、たとえば同期信号
がコンピュータ10により供給されてライン166 が使用さ
れているかどうか、または外部同期信号が供給されてラ
イン178 が使用されているか否かを発生器711 に知らせ
るために、プログラマブル同期発生器711 へ送られる。
バッファ715 に格納されたVGA フォーマットはオーバレ
イロジックブロック716 へ供給され、ここではCPU バス
192 からもさらに入力する。オーバレイロジックブロッ
ク716 は、たとえば透明にする色であるのキーカラーの
デジタル表示を格納するオーバレイカラーレジスタと、
バッファ715 からライン723 を介してオーバレイロジッ
クブロックへ入力するアクチュアルデータを格納するア
クチュアルデータレジスタとから構成されている。さら
にオーバレイロジックブロックは、オーバレイカラーレ
ジスタとアクチュアルデータレジスタとの内容を比較す
る比較器を備えて、よく知られたオーバレイ技術による
キーカラーを画素毎に比較する。これは、たとえば、オ
ーバレイロジックブロック716 またはライン723 へ送出
されるVGA データにキーカラーが検出されれば、後述す
るスイッチゲートアレイ168 へ一つのライン144 を介し
て指令信号が送られ、この指令は、スイッチゲートアレ
イ168 に、VGA RAM 174 からその出力を取る状態からVR
AM 156からその出力を取る状態に切り替え（キーイン
グ）させる。
A データは、後述する制御目的で、タイミングゲートア
レイ142 のバッファ715 （図10) へ入力される。このVG
A データは、またゲンロックの目的、たとえば同期信号
がコンピュータ10により供給されてライン166 が使用さ
れているかどうか、または外部同期信号が供給されてラ
イン178 が使用されているか否かを発生器711 に知らせ
るために、プログラマブル同期発生器711 へ送られる。
バッファ715 に格納されたVGA フォーマットはオーバレ
イロジックブロック716 へ供給され、ここではCPU バス
192 からもさらに入力する。オーバレイロジックブロッ
ク716 は、たとえば透明にする色であるのキーカラーの
デジタル表示を格納するオーバレイカラーレジスタと、
バッファ715 からライン723 を介してオーバレイロジッ
クブロックへ入力するアクチュアルデータを格納するア
クチュアルデータレジスタとから構成されている。さら
にオーバレイロジックブロックは、オーバレイカラーレ
ジスタとアクチュアルデータレジスタとの内容を比較す
る比較器を備えて、よく知られたオーバレイ技術による
キーカラーを画素毎に比較する。これは、たとえば、オ
ーバレイロジックブロック716 またはライン723 へ送出
されるVGA データにキーカラーが検出されれば、後述す
るスイッチゲートアレイ168 へ一つのライン144 を介し
て指令信号が送られ、この指令は、スイッチゲートアレ
イ168 に、VGA RAM 174 からその出力を取る状態からVR
AM 156からその出力を取る状態に切り替え（キーイン
グ）させる。
【００４５】また、図10に示すマイクロ制御論理ブロッ
ク710 は、クロックバッファ707 とCPU バス192 とから
入力信号を受ける。このマイクロ論理制御ブロックは、
本発明に直接関係のない外部ビデオディスクプレヤまた
は同様のものをライン182 を介して制御する。
ク710 は、クロックバッファ707 とCPU バス192 とから
入力信号を受ける。このマイクロ論理制御ブロックは、
本発明に直接関係のない外部ビデオディスクプレヤまた
は同様のものをライン182 を介して制御する。
【００４６】図２に示すタイミングゲートアレイのライ
ン140 は、NTSCスイッチ138 とRGBスイッチ130 の入力
に接続されている。RGB スイッチ130 は、タイミングゲ
ートアレイ142 の制御出力144 に応動して、２つの入力
146 と140 のいずれか一つを選択して出力する選択回路
を構成している。スイッチ130 の出力は、S-ビデオエン
コーダ158 の入力160 と、デジタルアナログ変換器191
を通ってRGB フォーマット出力ポート112 とに接続され
ている。S-ビデオエンコーダ158 は、RGB 信号をS-ビデ
オ信号に変換して、後述する出力110 へ送出する。
ン140 は、NTSCスイッチ138 とRGBスイッチ130 の入力
に接続されている。RGB スイッチ130 は、タイミングゲ
ートアレイ142 の制御出力144 に応動して、２つの入力
146 と140 のいずれか一つを選択して出力する選択回路
を構成している。スイッチ130 の出力は、S-ビデオエン
コーダ158 の入力160 と、デジタルアナログ変換器191
を通ってRGB フォーマット出力ポート112 とに接続され
ている。S-ビデオエンコーダ158 は、RGB 信号をS-ビデ
オ信号に変換して、後述する出力110 へ送出する。
【００４７】VRAM 156は付加的なデータ入出力ポート16
4 を有し、これはスイッチゲートアレイ168 の一方の入
力に接続されている。スイッチゲートアレイ168 は他の
入出力ポート166 を有し、これはタイミングゲートアレ
イ142 とVGA 制御回路170 とに接続されている。VGA 制
御回路170 は、画像のビットマップ画素のコマンドをソ
フト的に変換する。この VGA制御回路170 は入出力ポー
ト172 を有し、これにはVGA RAM 174 が接続され、VGA
RAM 174 はパーソナルコンピュータ10で作成した様々な
フォーマットのビデオ情報を蓄積する。ビデオ情報は、
ラスタタイプ、ベクトルタイプまたはビットマップタイ
プのいずれでもよい。しかし、VGA RAM174 に蓄積され
るに先立って、ラスタデータの形に変換される。勿論、
テキストデータを含んでもよい。VGA VRAM 174は本実施
例では1 Mbyte の蓄積容量を有する。
4 を有し、これはスイッチゲートアレイ168 の一方の入
力に接続されている。スイッチゲートアレイ168 は他の
入出力ポート166 を有し、これはタイミングゲートアレ
イ142 とVGA 制御回路170 とに接続されている。VGA 制
御回路170 は、画像のビットマップ画素のコマンドをソ
フト的に変換する。この VGA制御回路170 は入出力ポー
ト172 を有し、これにはVGA RAM 174 が接続され、VGA
RAM 174 はパーソナルコンピュータ10で作成した様々な
フォーマットのビデオ情報を蓄積する。ビデオ情報は、
ラスタタイプ、ベクトルタイプまたはビットマップタイ
プのいずれでもよい。しかし、VGA RAM174 に蓄積され
るに先立って、ラスタデータの形に変換される。勿論、
テキストデータを含んでもよい。VGA VRAM 174は本実施
例では1 Mbyte の蓄積容量を有する。
【００４８】スイッチゲートアレイ168 はその詳細が図
11に示されているように、タイミングゲートアレイ142
の制御出力144 に応動して、VRAM 156から出力ポート16
4 に読み出されるビデオ信号をバッファ1001、MUX1004
およびバッファ1005を通してその出力176 へ、またはVR
AM 156への出力164 に選択的に出力したり、VGA RAM174
からライン172 を介してVGA 制御回路170 およびライ
ン166 を通して入力されるVGA ビデオ出力を、バッファ
1002、MUX 1004およびバッファ1005を通して出力176 へ
またはVRAM 156への出力164 にバッファ1002、バッファ
1003、およびバッファ1001を通して選択的に出力した
り、する選択回路である。スイッチゲートアレイ168 の
出力176 はビデオDAC 178 に接続されている。ビデオDA
C 178 はビデオDAC 198 と同様に、ディジタルビデオデ
ータを対応するアナログVGA 信号に変換し、これをVGA
出力180 に出力する。出力180 は最終的には図１に示す
VGAモニタ16に接続される。
11に示されているように、タイミングゲートアレイ142
の制御出力144 に応動して、VRAM 156から出力ポート16
4 に読み出されるビデオ信号をバッファ1001、MUX1004
およびバッファ1005を通してその出力176 へ、またはVR
AM 156への出力164 に選択的に出力したり、VGA RAM174
からライン172 を介してVGA 制御回路170 およびライ
ン166 を通して入力されるVGA ビデオ出力を、バッファ
1002、MUX 1004およびバッファ1005を通して出力176 へ
またはVRAM 156への出力164 にバッファ1002、バッファ
1003、およびバッファ1001を通して選択的に出力した
り、する選択回路である。スイッチゲートアレイ168 の
出力176 はビデオDAC 178 に接続されている。ビデオDA
C 178 はビデオDAC 198 と同様に、ディジタルビデオデ
ータを対応するアナログVGA 信号に変換し、これをVGA
出力180 に出力する。出力180 は最終的には図１に示す
VGAモニタ16に接続される。
【００４９】スイッチゲートアレイにおける図11に示す
２入力１出力マルチプレクサ(MUX)1004は、オーバレイ
ロジックブロック716 からライン144 を介して送られる
制御信号を受信する。この制御信号はMUX の出力として
選択されたVGA RAM 174 に格納されたデータまたはVRAM
156 に格納されたデータか否かを画素毎に決定する。制
御論理ブロック1007は、CPU バス192 から制御信号を受
信する。この制御信号は、バッファ1003を通して形成さ
れるループバックパスを所望のデータの操作に基づいて
変化させるか否を制御するために用いられる。
２入力１出力マルチプレクサ(MUX)1004は、オーバレイ
ロジックブロック716 からライン144 を介して送られる
制御信号を受信する。この制御信号はMUX の出力として
選択されたVGA RAM 174 に格納されたデータまたはVRAM
156 に格納されたデータか否かを画素毎に決定する。制
御論理ブロック1007は、CPU バス192 から制御信号を受
信する。この制御信号は、バッファ1003を通して形成さ
れるループバックパスを所望のデータの操作に基づいて
変化させるか否を制御するために用いられる。
【００５０】図12にスイッチゲートアレイ168 の動作を
説明するためのフローチャートを示す。まず、コンピュ
ータ10がライン1006を介してバッファ1003を起動するた
めの制御信号を制御論理ブロック1007へ送るか否かを判
定して（ステップS1) 、VGAコントローラ170 とVGA RAM
174 からライン166 にデータが供給されると、このデ
ータをバッファ1002、バッファ1003およびバッファ1001
を通してライン164 へ送る( ステップS2) 。
説明するためのフローチャートを示す。まず、コンピュ
ータ10がライン1006を介してバッファ1003を起動するた
めの制御信号を制御論理ブロック1007へ送るか否かを判
定して（ステップS1) 、VGAコントローラ170 とVGA RAM
174 からライン166 にデータが供給されると、このデ
ータをバッファ1002、バッファ1003およびバッファ1001
を通してライン164 へ送る( ステップS2) 。
【００５１】ステップS1の判定がたとえば「NO」であれ
ば、すなわちコンピュータ10がバッファ1003を起動して
いなければ、図10に示すオーバレイロジックブロック71
6 がライン144 を介してコマンドを送って、たとえば透
明であるキーカラーをバッファ715 からブロック716 へ
送ったことを示している場合は（ステップS3) 、ステッ
プS4を実行する。ステップS4において、前提のキーカラ
ーは、図10に示すライン723 を介してオーバレイロジッ
クブロック716 ヘ、またはバッファ715 を通してライン
166 を介してタイミングゲートアレイ142 へ達するVGA
データを含む。このときのVGA データのキーカラーは、
VGA RAM 174 から出力されるデータから、VRAM156 から
のデータ画素の出力に代えるスイッチゲートアレイ168
を停止させる信号としてふるまう。この結果、合成が効
果的に行なわれる。
ば、すなわちコンピュータ10がバッファ1003を起動して
いなければ、図10に示すオーバレイロジックブロック71
6 がライン144 を介してコマンドを送って、たとえば透
明であるキーカラーをバッファ715 からブロック716 へ
送ったことを示している場合は（ステップS3) 、ステッ
プS4を実行する。ステップS4において、前提のキーカラ
ーは、図10に示すライン723 を介してオーバレイロジッ
クブロック716 ヘ、またはバッファ715 を通してライン
166 を介してタイミングゲートアレイ142 へ達するVGA
データを含む。このときのVGA データのキーカラーは、
VGA RAM 174 から出力されるデータから、VRAM156 から
のデータ画素の出力に代えるスイッチゲートアレイ168
を停止させる信号としてふるまう。この結果、合成が効
果的に行なわれる。
【００５２】具体的には、ステップS3においてその結果
が「YES」 であれば、これはオーバレイロジックブロック
716 が、VGA データの流れに検出されるキーカラーを判
定してステップS4を実行すると、ライン164 （VRAM156
から）のデータが、バッファ1001、2-to-1 MUX 1004 お
よびバッファ1005を通してスイッチゲートアレイ168の
出力ライン176 へ送出される。そして、ステップS3にて
「NO」の場合は、オーバレイロジックブロック716 は、VG
A データの流れに検出されるキーカラーを判定して、ス
テップS4を実行し、ライン166(VGA RAM 174 から）のデ
ータは、バッファ1002、2-to-1 MUX 1004 およびバッフ
ァ1005を通して、スイッチゲートアレイ168 のライン17
6 へ送出される。したがって図11とともに図９および図
10を参照して説明したスイッチゲートアレイ168 の動作
および役割は、VGA タイプの画像データに、NTSCタイプ
のビデオデータをオーバレイすることであった。
が「YES」 であれば、これはオーバレイロジックブロック
716 が、VGA データの流れに検出されるキーカラーを判
定してステップS4を実行すると、ライン164 （VRAM156
から）のデータが、バッファ1001、2-to-1 MUX 1004 お
よびバッファ1005を通してスイッチゲートアレイ168の
出力ライン176 へ送出される。そして、ステップS3にて
「NO」の場合は、オーバレイロジックブロック716 は、VG
A データの流れに検出されるキーカラーを判定して、ス
テップS4を実行し、ライン166(VGA RAM 174 から）のデ
ータは、バッファ1002、2-to-1 MUX 1004 およびバッフ
ァ1005を通して、スイッチゲートアレイ168 のライン17
6 へ送出される。したがって図11とともに図９および図
10を参照して説明したスイッチゲートアレイ168 の動作
および役割は、VGA タイプの画像データに、NTSCタイプ
のビデオデータをオーバレイすることであった。
【００５３】スイッチゲートアレイ168 は、それぞれの
画素が実カラーまたは擬似カラーいずれのフォーマット
かを判定して、ビデオDAC191、198および178 を制御す
る。この結果、そのハードウェアは、実カラーと擬似カ
ラーのモードとを画素単位毎に切り換えることができ
る。この実施例では特に、画素は16ビットにて表わさ
れ、図５に示すように実カラーモードまたは擬似カラー
モードを表わすビット#15 を含んでいる。ビット#15
が"1" であれば、その画素は実カラーモードであり、ビ
ット#15 が"0" であれば、その画素は擬似カラーモード
である。これにより両方を同時に表現するシステムを可
能としている。ビデオ画像の大部分が実カラーフォーマ
ットで表わされ、他の部分が擬似カラーフォーマットで
表わされる。残りのビット#14 から#0は、たとえば通常
の画像データと同様に使用される。
画素が実カラーまたは擬似カラーいずれのフォーマット
かを判定して、ビデオDAC191、198および178 を制御す
る。この結果、そのハードウェアは、実カラーと擬似カ
ラーのモードとを画素単位毎に切り換えることができ
る。この実施例では特に、画素は16ビットにて表わさ
れ、図５に示すように実カラーモードまたは擬似カラー
モードを表わすビット#15 を含んでいる。ビット#15
が"1" であれば、その画素は実カラーモードであり、ビ
ット#15 が"0" であれば、その画素は擬似カラーモード
である。これにより両方を同時に表現するシステムを可
能としている。ビデオ画像の大部分が実カラーフォーマ
ットで表わされ、他の部分が擬似カラーフォーマットで
表わされる。残りのビット#14 から#0は、たとえば通常
の画像データと同様に使用される。
【００５４】タイミングゲートアレイ142 は、ADC 126
からビデオデータを受けると、VRAM156 にビデオデータ
を蓄積するに先立って、これに実カラーモードを示すビ
ット#15 を付加する。また、パーソナルコンピュータ10
で作成されたVGA ビデオデータは、後述のようにバス19
2 から一旦VGA RAM 174 に取り込まれる。VGA コントロ
ーラ170 は、VGA RAM 174 からこれを読み出してスイッ
チゲートアレイ168 を介してVRAM 156 に転送する際
に、擬似カラーモードを示すビット#15 をこれに付加す
る。
からビデオデータを受けると、VRAM156 にビデオデータ
を蓄積するに先立って、これに実カラーモードを示すビ
ット#15 を付加する。また、パーソナルコンピュータ10
で作成されたVGA ビデオデータは、後述のようにバス19
2 から一旦VGA RAM 174 に取り込まれる。VGA コントロ
ーラ170 は、VGA RAM 174 からこれを読み出してスイッ
チゲートアレイ168 を介してVRAM 156 に転送する際
に、擬似カラーモードを示すビット#15 をこれに付加す
る。
【００５５】タイミングゲートアレイ142 にはマイクロ
コントローラ182 が接続され、これは接続線184 および
186 を有しており、録画再生装置12などの様々なビデオ
機器が接続される。タイミングゲートアレイ142 、VGA
コントローラ170 およびスイッチゲートアレイ168 には
バスバッファ188 およびBIOS ROM 190が接続されてい
る。バスバッファ188 はオーバレイ再走査ボード14をパ
ーソナルコンピュータバス192 にインタフェースする。
また、BIOS ROM 190は、ボード14の基本的な動作をサポ
ートするソフトウェアを供給し、かつそれを格納してい
る。
コントローラ182 が接続され、これは接続線184 および
186 を有しており、録画再生装置12などの様々なビデオ
機器が接続される。タイミングゲートアレイ142 、VGA
コントローラ170 およびスイッチゲートアレイ168 には
バスバッファ188 およびBIOS ROM 190が接続されてい
る。バスバッファ188 はオーバレイ再走査ボード14をパ
ーソナルコンピュータバス192 にインタフェースする。
また、BIOS ROM 190は、ボード14の基本的な動作をサポ
ートするソフトウェアを供給し、かつそれを格納してい
る。
【００５６】VRAM 156であるフレームメモリは、多種の
ビデオ入出力に接続することができる。それはタイミン
グゲートアレイ142 によって制御され、これはいずれの
ビデオ規格にも適合するメモリ制御信号およびビデオ同
期信号を発生するためのプログラミングを行なうことが
できる。したがって、単一のフレームメモリ156 は、い
ずれのビデオ規格にも適合したビデオ信号を生成するこ
とができる。このプログラム可能なフレームメモリは、
VRAM 156およびタイミングゲートアレイ142 にて構成さ
れ、これはVGA タイプのビデオ信号を発生する場合に
も、またNTSCタイプのビデオ信号を発生する場合にも使
用される。
ビデオ入出力に接続することができる。それはタイミン
グゲートアレイ142 によって制御され、これはいずれの
ビデオ規格にも適合するメモリ制御信号およびビデオ同
期信号を発生するためのプログラミングを行なうことが
できる。したがって、単一のフレームメモリ156 は、い
ずれのビデオ規格にも適合したビデオ信号を生成するこ
とができる。このプログラム可能なフレームメモリは、
VRAM 156およびタイミングゲートアレイ142 にて構成さ
れ、これはVGA タイプのビデオ信号を発生する場合に
も、またNTSCタイプのビデオ信号を発生する場合にも使
用される。
【００５７】ここで、本発明の実施例におけるオーバレ
イ再走査ボードの第１の機能を説明する。この第１の機
能はVGA タイプの画像信号をNTSCタイプの画像信号に変
換する機能に関する。まず、この機能の概略を説明し、
続いてこの機能の詳細を説明する。
イ再走査ボードの第１の機能を説明する。この第１の機
能はVGA タイプの画像信号をNTSCタイプの画像信号に変
換する機能に関する。まず、この機能の概略を説明し、
続いてこの機能の詳細を説明する。
【００５８】たとえば、VGA ビデオデータは、図１に示
すパーソナルコンピュータ10からバス192 を通してオー
バレイ再走査ボード14に取り込まれる。このVGA ビデオ
データは、図２に示すVGA コントローラ170 の制御の下
にVGA RAM 174 に一旦蓄積される。このVGA タイプのビ
デオデータをNTSCタイプのビデオ信号に変換する場合
に、スイッチゲートアレイ168 は、VGA RAM 174 からの
信号（データ）をライン172、166 および164 を介してVR
AM 156に入力させる。この結果、VGA RAM 174 に蓄積さ
れていたVGA ビデオデータは、VGA コントローラ170 の
制御の下にこれから読み出されて、VRAM 156に蓄積され
る。タイミングゲートアレイ142 は、ゲンロック回路15
0 にて生成されたNTSCまたは他の自然画像の規格にあっ
たタイミング信号に応動してVRAM156 からビデオデータ
を読み出す。このようにして読み出されたデータはライ
ン140 を介してNTSCスイッチ138 またはRGB スイッチ13
0 に供給される。このような処理によって、VGA タイプ
のビデオ信号がたとえばNTSCタイプのビデオ信号に走査
変換される。
すパーソナルコンピュータ10からバス192 を通してオー
バレイ再走査ボード14に取り込まれる。このVGA ビデオ
データは、図２に示すVGA コントローラ170 の制御の下
にVGA RAM 174 に一旦蓄積される。このVGA タイプのビ
デオデータをNTSCタイプのビデオ信号に変換する場合
に、スイッチゲートアレイ168 は、VGA RAM 174 からの
信号（データ）をライン172、166 および164 を介してVR
AM 156に入力させる。この結果、VGA RAM 174 に蓄積さ
れていたVGA ビデオデータは、VGA コントローラ170 の
制御の下にこれから読み出されて、VRAM 156に蓄積され
る。タイミングゲートアレイ142 は、ゲンロック回路15
0 にて生成されたNTSCまたは他の自然画像の規格にあっ
たタイミング信号に応動してVRAM156 からビデオデータ
を読み出す。このようにして読み出されたデータはライ
ン140 を介してNTSCスイッチ138 またはRGB スイッチ13
0 に供給される。このような処理によって、VGA タイプ
のビデオ信号がたとえばNTSCタイプのビデオ信号に走査
変換される。
【００５９】オーバレイ再走査ボード14の出力がNTSC信
号であるとき、NTSCスイッチ138 はその入力140 をデジ
タルアナログ変換器198 を通して出力108 に接続する。
その結果のNTSCタイプのビデオ信号が出力108 を通して
出力される。またオーバレイ再走査ボード14からRGB 信
号またはS-タイプのビデオの形で出力されるときは、RG
B スイッチ130 で入力140 が選択されて、デジタルアナ
ログ変換器191 を通して出力112 からRGB タイプのビデ
オ信号が出力される。S-タイプのビデオの場合は、RGB
スイッチ130 の出力がS-ビデオエンコーダ158 でS-タイ
プのビデオにエンコードされて、出力110 からS-タイプ
のビデオ信号の形で出力される。
号であるとき、NTSCスイッチ138 はその入力140 をデジ
タルアナログ変換器198 を通して出力108 に接続する。
その結果のNTSCタイプのビデオ信号が出力108 を通して
出力される。またオーバレイ再走査ボード14からRGB 信
号またはS-タイプのビデオの形で出力されるときは、RG
B スイッチ130 で入力140 が選択されて、デジタルアナ
ログ変換器191 を通して出力112 からRGB タイプのビデ
オ信号が出力される。S-タイプのビデオの場合は、RGB
スイッチ130 の出力がS-ビデオエンコーダ158 でS-タイ
プのビデオにエンコードされて、出力110 からS-タイプ
のビデオ信号の形で出力される。
【００６０】続いて、第１の機能の詳細をVGA タイプの
信号をNTSCタイプの信号に変換する例を挙げて説明す
る。図２に示すように、ビデオグラフィックスデータ
は、コンピュータ10からライン192 を介し、バスバッフ
ァ188 を通してVGA コントローラ170 に送られ、ここで
はライン172 を介してVGA RAM 174 に送られる。VGA RA
M174 では、データがVGA タイプの形式からNTSCタイプ
の形式に変換されて読み出されるまでそのデータを保持
する。
信号をNTSCタイプの信号に変換する例を挙げて説明す
る。図２に示すように、ビデオグラフィックスデータ
は、コンピュータ10からライン192 を介し、バスバッフ
ァ188 を通してVGA コントローラ170 に送られ、ここで
はライン172 を介してVGA RAM 174 に送られる。VGA RA
M174 では、データがVGA タイプの形式からNTSCタイプ
の形式に変換されて読み出されるまでそのデータを保持
する。
【００６１】VGA データは、VGA コントローラ170 によ
りライン172 を介してVGA RAM 174から読み出される。
次に、そのデータはライン166 を介して、図11において
説明したスイッチゲートアレイ168 へ送られる。このと
き、コンピュータ10はライン192 を介して図11に示す制
御論理ブロック1007に制御信号を送る。次に制御論理ブ
ロック1007は、コマンド信号をライン1006を介してバッ
ファ1003に送って、このバッファを起動する。それから
ビデオグラフィックスデータはライン166 を介してスイ
ッチゲートアレイ168 に取り入れられて、バッファ1002
および1003を通してバッファ1001に送られる。そして、
このデータは、ライン164 を介してバッファ1001から出
力されて、このようにしてスイッチゲートアレイ168 か
ら離れたデータは、VRAM 156へ向かう。
りライン172 を介してVGA RAM 174から読み出される。
次に、そのデータはライン166 を介して、図11において
説明したスイッチゲートアレイ168 へ送られる。このと
き、コンピュータ10はライン192 を介して図11に示す制
御論理ブロック1007に制御信号を送る。次に制御論理ブ
ロック1007は、コマンド信号をライン1006を介してバッ
ファ1003に送って、このバッファを起動する。それから
ビデオグラフィックスデータはライン166 を介してスイ
ッチゲートアレイ168 に取り入れられて、バッファ1002
および1003を通してバッファ1001に送られる。そして、
このデータは、ライン164 を介してバッファ1001から出
力されて、このようにしてスイッチゲートアレイ168 か
ら離れたデータは、VRAM 156へ向かう。
【００６２】VGA データを含むVGA タイミングデータ
は、図２に示すライン166 およびライン169 を介してVG
A コントローラ170 からタイミングゲートアレイ142 へ
送られる。具体的には、図10に示すように、VGA タイミ
ングデータは、プログラマブル同期発生器711 に供給さ
れる。ここでは、同期信号がさらに図９に示すVRAMアド
レス指定用のバッファ／マルチプレクサ703 およびVRAM
状態器704 にライン799および720 を介してそれぞれ送
られる。上述したようにVRAM状態器704 はバッファ／マ
ルチプレクサ703 を制御して、このバッファ／マルチプ
レクサ703 に供給される複数の入力のうちの一つを、VR
AM 156にて書き込みまたは読み出しを行なう期間におけ
るアドレスタイミングデータとして使用する一出力とし
て選択させる。この場合、VRAM状態器704 は、ライン72
0 を介してVGA 同期情報を受け、バッファ／マルチプレ
クサ703 へライン719 を介して制御信号を送る。この信
号はマルチプレクサ703 のライン799 の入力を選択さ
せ、これをVRAM 156の書込みタイミングデータとしてラ
イン154 から出力させる。これにより、スイッチゲート
アレイ168 からライン164 へのVGA データは、タイミン
グゲートアレイ142 からライン154 を介して供給される
VGA 同期情報に応動した書込みタイミング情報を使用し
て、VRAM 156に書き込まれる。
は、図２に示すライン166 およびライン169 を介してVG
A コントローラ170 からタイミングゲートアレイ142 へ
送られる。具体的には、図10に示すように、VGA タイミ
ングデータは、プログラマブル同期発生器711 に供給さ
れる。ここでは、同期信号がさらに図９に示すVRAMアド
レス指定用のバッファ／マルチプレクサ703 およびVRAM
状態器704 にライン799および720 を介してそれぞれ送
られる。上述したようにVRAM状態器704 はバッファ／マ
ルチプレクサ703 を制御して、このバッファ／マルチプ
レクサ703 に供給される複数の入力のうちの一つを、VR
AM 156にて書き込みまたは読み出しを行なう期間におけ
るアドレスタイミングデータとして使用する一出力とし
て選択させる。この場合、VRAM状態器704 は、ライン72
0 を介してVGA 同期情報を受け、バッファ／マルチプレ
クサ703 へライン719 を介して制御信号を送る。この信
号はマルチプレクサ703 のライン799 の入力を選択さ
せ、これをVRAM 156の書込みタイミングデータとしてラ
イン154 から出力させる。これにより、スイッチゲート
アレイ168 からライン164 へのVGA データは、タイミン
グゲートアレイ142 からライン154 を介して供給される
VGA 同期情報に応動した書込みタイミング情報を使用し
て、VRAM 156に書き込まれる。
【００６３】このときゲンロック論理ブロック713 は上
述したようにライン152 に信号がないことを検知してい
る。これはNTSCタイプの信号が、この動作のときに、ラ
イン124 を介してゲンロック回路150 に供給されていな
いからである。この結果、図10に示すプログラマブル同
期発生器712 は、上述したフリータイミングモードには
いる。ここではコンピュータ10が同期信号をライン192
およびライン717 を介してプログラマブル同期発生器71
2 へ送り、発生器712 にてプログラミングされる。これ
により、発生器712 は、ライン717 を介して供給される
同期情報に従って同期情報を出力する。この例におい
て、VGA タイプのデータがNTSCタイプのデータに変換さ
れる場合、コンピュータ10はライン717 を介してプログ
ラマブル同期発生器712 にNTSCタイプの同期情報を送
る。プログラマブル同期発生器712 のライン798 の出力
は、図９に示すVRAMアドレス指定用のバッファ／マルチ
プレクサ703 に達する。プログラマブル同期発生器712
の出力は、同図９に示すようにライン798 とライン706
に分かれて、VRAM状態器704 に達する。ライン706 から
のVRAM状態器704 へのコマンド信号の供給によって、こ
のVRAM状態器704 は、マルチプレクサ703 にコマンド信
号719 を出力して、これによりライン798 のNTSCタイプ
の同期情報が選択されてライン154 を介して出力され
る。この結果、VRAM156 に関する読出し情報がライン15
4 を介してVRAM 156に供給される。VRAM 156に格納され
たVGA データは、ライン154 を介して読み出されて、VR
AMデータバッファ701 へ、およびさらにFIFO回路702 に
送られて、ライン722 を介して図10に示すバッファ714
に供給される。バッファ714 に一旦蓄積されたデータ
は、ライン140 を介して図２に示すNTSCスイッチ138 に
供給される。次にこのデータは、スイッチ138 からDAC1
98へ出力される。ここではアナログ形式に変換されて、
結果のNTSCビデオデータが出力端子108 に得られる。
述したようにライン152 に信号がないことを検知してい
る。これはNTSCタイプの信号が、この動作のときに、ラ
イン124 を介してゲンロック回路150 に供給されていな
いからである。この結果、図10に示すプログラマブル同
期発生器712 は、上述したフリータイミングモードには
いる。ここではコンピュータ10が同期信号をライン192
およびライン717 を介してプログラマブル同期発生器71
2 へ送り、発生器712 にてプログラミングされる。これ
により、発生器712 は、ライン717 を介して供給される
同期情報に従って同期情報を出力する。この例におい
て、VGA タイプのデータがNTSCタイプのデータに変換さ
れる場合、コンピュータ10はライン717 を介してプログ
ラマブル同期発生器712 にNTSCタイプの同期情報を送
る。プログラマブル同期発生器712 のライン798 の出力
は、図９に示すVRAMアドレス指定用のバッファ／マルチ
プレクサ703 に達する。プログラマブル同期発生器712
の出力は、同図９に示すようにライン798 とライン706
に分かれて、VRAM状態器704 に達する。ライン706 から
のVRAM状態器704 へのコマンド信号の供給によって、こ
のVRAM状態器704 は、マルチプレクサ703 にコマンド信
号719 を出力して、これによりライン798 のNTSCタイプ
の同期情報が選択されてライン154 を介して出力され
る。この結果、VRAM156 に関する読出し情報がライン15
4 を介してVRAM 156に供給される。VRAM 156に格納され
たVGA データは、ライン154 を介して読み出されて、VR
AMデータバッファ701 へ、およびさらにFIFO回路702 に
送られて、ライン722 を介して図10に示すバッファ714
に供給される。バッファ714 に一旦蓄積されたデータ
は、ライン140 を介して図２に示すNTSCスイッチ138 に
供給される。次にこのデータは、スイッチ138 からDAC1
98へ出力される。ここではアナログ形式に変換されて、
結果のNTSCビデオデータが出力端子108 に得られる。
【００６４】次に、この発明の実施例におけるオーバレ
イ再走査ボードの第２の機能について説明する。この第
２の機能は、NTSCタイプのビデオデータをVGA タイプの
画像データに変換することに関する。まず、この機能の
概略を説明し、続いてその詳細を説明する。
イ再走査ボードの第２の機能について説明する。この第
２の機能は、NTSCタイプのビデオデータをVGA タイプの
画像データに変換することに関する。まず、この機能の
概略を説明し、続いてその詳細を説明する。
【００６５】自然画像のビデオ信号をVGA タイプのビデ
オ信号に変換する場合、図２に示すようにスイッチゲー
トアレイ168 はVRAM 156からの接続線164 をビデオDAC
178への出力176 に接続する。入力端子102 を通ってき
たNTSCタイプのビデオ信号はNTSCエンコーダ114 にてRG
B 信号にデコードされて、RGB スイッチ 116を通してAD
C 126 に送出される。入力信号がRGB 信号の場合は、直
接、端子104 からRGBスイッチ116 に入力される。ま
た、S-タイプのビデオ信号の場合は、入力ポート106 を
通ってS-ビデオエンコータ118 に入り、ここでRGB 信号
にエンコードされてRGB スイッチ116 に送出される。こ
のアナログRGB 信号はADC 126 で対応するディジタルデ
ータに変換されて、タイミングゲートアレイ142 を通し
てVRAM 156に蓄積される。タイミングゲートアレイ142
は、VGA タイミング信号に応動してVRAM 156から164 を
介してビデオデータを読み出し、このビデオデータはス
イッチングゲートアレイ168 からビデオDAC 178 に供給
される。これによりNTSCタイプのビデオからVGA タイプ
のビデオへの走査変換が行なわれる。
オ信号に変換する場合、図２に示すようにスイッチゲー
トアレイ168 はVRAM 156からの接続線164 をビデオDAC
178への出力176 に接続する。入力端子102 を通ってき
たNTSCタイプのビデオ信号はNTSCエンコーダ114 にてRG
B 信号にデコードされて、RGB スイッチ 116を通してAD
C 126 に送出される。入力信号がRGB 信号の場合は、直
接、端子104 からRGBスイッチ116 に入力される。ま
た、S-タイプのビデオ信号の場合は、入力ポート106 を
通ってS-ビデオエンコータ118 に入り、ここでRGB 信号
にエンコードされてRGB スイッチ116 に送出される。こ
のアナログRGB 信号はADC 126 で対応するディジタルデ
ータに変換されて、タイミングゲートアレイ142 を通し
てVRAM 156に蓄積される。タイミングゲートアレイ142
は、VGA タイミング信号に応動してVRAM 156から164 を
介してビデオデータを読み出し、このビデオデータはス
イッチングゲートアレイ168 からビデオDAC 178 に供給
される。これによりNTSCタイプのビデオからVGA タイプ
のビデオへの走査変換が行なわれる。
【００６６】次に、この第２の機能の詳細を説明する。
この例ではNTSCタイプの信号をVGAタイプの信号に変換
することに関する。NTSCタイプの信号は、図２に示すよ
うにライン102 へ供給されて、NTSCエンコーダ114 に送
出される。ここではNTSC信号がRGB 信号に変換されて、
ライン120 を介してRGB スイッチ116 へ送られる。この
信号はRGB スイッチ116 からライン124 を介してADC 12
6 およびゲンロック回路150 の双方に供給される。ゲン
ロック回路150 はNTSC信号から同期信号を得てそれをよ
く知られた位相ロックドループと同様な方法にてロック
する。ゲンロック回路150 のNTSC同期情報である出力
は、ライン152 を介してタイミングゲートアレイ142 に
送られる。ADC 126 の出力は、ライン146 およびライン
140 を介してタイミングゲートアレイ142 に送られる。
この例ではNTSCタイプの信号をVGAタイプの信号に変換
することに関する。NTSCタイプの信号は、図２に示すよ
うにライン102 へ供給されて、NTSCエンコーダ114 に送
出される。ここではNTSC信号がRGB 信号に変換されて、
ライン120 を介してRGB スイッチ116 へ送られる。この
信号はRGB スイッチ116 からライン124 を介してADC 12
6 およびゲンロック回路150 の双方に供給される。ゲン
ロック回路150 はNTSC信号から同期信号を得てそれをよ
く知られた位相ロックドループと同様な方法にてロック
する。ゲンロック回路150 のNTSC同期情報である出力
は、ライン152 を介してタイミングゲートアレイ142 に
送られる。ADC 126 の出力は、ライン146 およびライン
140 を介してタイミングゲートアレイ142 に送られる。
【００６７】ゲンロック回路150 の出力は、ライン152
から図10に示すゲンロック論理ブロック713 に供給され
る。ゲンロック論理ブロック713 の同期情報は、プログ
ラマブル同期発生器712 に供給され、ここでは同期情報
が発生器712 のライン798 を通して、図９に示すVRAMア
ドレス指定用のバッファ／マルチプレクサ703 に達す
る。また、プログラマブル同期発生器712 の出力は、ラ
イン798 から分岐したライン706 を介してVRAM状態器70
4 にも供給される。VRAM状態器704 は、プログラマブル
同期発生器712 のライン706 に供給された同期情報にて
VRAM 156をアクセスし得る。これによりVRAM状態器704
は、VRAMアドレス指定用のバッファ／マルチプレクサ70
3 の出力ライン154 から、プログラマブル同期発生器71
2 のライン798 を介して供給される入力を送出させる。
マルチプレクサ703 の出力は、VRAM156 に適合する書込
みタイミングデータとして使用される。
から図10に示すゲンロック論理ブロック713 に供給され
る。ゲンロック論理ブロック713 の同期情報は、プログ
ラマブル同期発生器712 に供給され、ここでは同期情報
が発生器712 のライン798 を通して、図９に示すVRAMア
ドレス指定用のバッファ／マルチプレクサ703 に達す
る。また、プログラマブル同期発生器712 の出力は、ラ
イン798 から分岐したライン706 を介してVRAM状態器70
4 にも供給される。VRAM状態器704 は、プログラマブル
同期発生器712 のライン706 に供給された同期情報にて
VRAM 156をアクセスし得る。これによりVRAM状態器704
は、VRAMアドレス指定用のバッファ／マルチプレクサ70
3 の出力ライン154 から、プログラマブル同期発生器71
2 のライン798 を介して供給される入力を送出させる。
マルチプレクサ703 の出力は、VRAM156 に適合する書込
みタイミングデータとして使用される。
【００６８】この間、上述したADC 126 の出力は、ライ
ン146 およびライン140 を介してタイミングゲートアレ
イ142 に送られる。具体的には、図10に示すように、こ
のデータはバッファ714 に供給されて、ライン722 を介
して図９に示すFIFO回路702に送られ、さらにVRAMデー
タバッファ701 に送られる。それからVRAMデータバッフ
ァからのデータは、上述したマルチプレクサ703 によっ
て生成された書込みタイミングデータを使用して、ライ
ン154 を介してVRAM 156に書き込まれる。
ン146 およびライン140 を介してタイミングゲートアレ
イ142 に送られる。具体的には、図10に示すように、こ
のデータはバッファ714 に供給されて、ライン722 を介
して図９に示すFIFO回路702に送られ、さらにVRAMデー
タバッファ701 に送られる。それからVRAMデータバッフ
ァからのデータは、上述したマルチプレクサ703 によっ
て生成された書込みタイミングデータを使用して、ライ
ン154 を介してVRAM 156に書き込まれる。
【００６９】このとき、コンピュータ10は、プログラマ
ブル同期発生器711 によりマルチプレクサ703 に得るた
めの、上述した第１の機能に関連するVGA タイプの同期
情報をライン166 および169 を通して送る。プログラマ
ブル同期発生器711 は、VGA同期データをライン799 お
よび720 を介してマルチプレクサ703 およびVRAM状態器
704 にそれぞれ供給する。それから、VRAM状態器704
は、コマンド信号をライン719 を介してマルチプレクサ
703 に送り、これによりマルチプレクサ703 ではライン
799 からの同期情報をライン154 からVRAM 156の読出し
タイミングデータとして出力する。
ブル同期発生器711 によりマルチプレクサ703 に得るた
めの、上述した第１の機能に関連するVGA タイプの同期
情報をライン166 および169 を通して送る。プログラマ
ブル同期発生器711 は、VGA同期データをライン799 お
よび720 を介してマルチプレクサ703 およびVRAM状態器
704 にそれぞれ供給する。それから、VRAM状態器704
は、コマンド信号をライン719 を介してマルチプレクサ
703 に送り、これによりマルチプレクサ703 ではライン
799 からの同期情報をライン154 からVRAM 156の読出し
タイミングデータとして出力する。
【００７０】このようにして、VRAM 156に格納されたデ
ータがVGA 同期形式による読出しタイミングの下にライ
ン164 を介して読み出される。VRAM 156から読み出され
たデータは、図２に示すスイッチゲートアレイ168 に送
られる。さらに具体的には図11に示すようにVRAM 156か
ら読み出されたデータは、ライン164 を介してバッファ
1001へ、および2-to-1マルチプレクサ1004からバッファ
1005に供給されてスイッチゲートアレイ168 のライン17
6 から出力される。この後、図２に示すようにデジタル
データは、DAC 178 によってアナログ形式に変換され
て、この変換されたデータがライン180 を介してVGA 形
式として送出される。
ータがVGA 同期形式による読出しタイミングの下にライ
ン164 を介して読み出される。VRAM 156から読み出され
たデータは、図２に示すスイッチゲートアレイ168 に送
られる。さらに具体的には図11に示すようにVRAM 156か
ら読み出されたデータは、ライン164 を介してバッファ
1001へ、および2-to-1マルチプレクサ1004からバッファ
1005に供給されてスイッチゲートアレイ168 のライン17
6 から出力される。この後、図２に示すようにデジタル
データは、DAC 178 によってアナログ形式に変換され
て、この変換されたデータがライン180 を介してVGA 形
式として送出される。
【００７１】オーバレイ再走査ボード14によってパーソ
ナルコンピュータ10を録画再生装置12にインタフェース
した、この画像システムでは、自然画像とVGA 画像とを
組み合わせて様々な画像処理が実現される。たとえば図
３に示すように、自然画像のスクリーン200 に合成され
るテキストデータ202 は、２値化および／または加工さ
れて、スクリーン200 の特定の領域204 に供給される。
２値化および加工は、ポスター化(posterization) 、塗
色(paint) 、縮小(shrink)および移動(move)などの処理
を含む。テキストデータ202 の合成を含む自然画像の２
値化および加工の処理は、次の工程の順序にて効果的に
行なわれる。自然画像を表わすビデオ信号を入力ポート
102、104 または106 を経由してNTSCスイッチ138 の入力
136 に供給して、VGA RAM 176 からVGA データを読み出
す際に走査変換を行なうタイミングゲートアレイ142 を
使用してVGA RAM 176 からVRAM 156へVGA データを移
し、走査変換された信号をNTSCスイッチ138 の他の入力
140 へ供給する。それから、入力136 と140 のいずれか
一つを後述するように画素毎に選択して、この結果の信
号をデジタルアナログ変換器198 を通して出力108 へ送
出する。タイミングゲートアレイ142 は、VRAM 156に書
き込まれたVGA データに適合する画素タイミングを判定
して、NTSCスイッチ138 をそれらの画素タイミングに基
づいてスイッチングさせる。このNTSCスイッチ138 の画
素毎のスイッチングは、ゲンロックユニット150 によっ
て生成される制御信号152 に応動して、タイミングゲー
トアレイ142 の制御の下に行なわれる。ゲンロックユニ
ット150 は、前記の入力102、104、または106 のビデオ周
波数を位相ロックする。VGA RAM 176 に格納されたVGA
ビデオデータのNTSC形式への走査変換は、タイミングゲ
ートアレイ142 およびDAC198 によって実行される。自
然画像200 を表わす信号に処理されたビデオ信号はNTSC
出力108 へ供給されて、ビデオモニタ24または同様の機
器に供給される。上述した画素毎のスイッチングは、自
然画像およびVGA 画像の合成が大容量の画像データ記憶
領域を有することなく実行される。
ナルコンピュータ10を録画再生装置12にインタフェース
した、この画像システムでは、自然画像とVGA 画像とを
組み合わせて様々な画像処理が実現される。たとえば図
３に示すように、自然画像のスクリーン200 に合成され
るテキストデータ202 は、２値化および／または加工さ
れて、スクリーン200 の特定の領域204 に供給される。
２値化および加工は、ポスター化(posterization) 、塗
色(paint) 、縮小(shrink)および移動(move)などの処理
を含む。テキストデータ202 の合成を含む自然画像の２
値化および加工の処理は、次の工程の順序にて効果的に
行なわれる。自然画像を表わすビデオ信号を入力ポート
102、104 または106 を経由してNTSCスイッチ138 の入力
136 に供給して、VGA RAM 176 からVGA データを読み出
す際に走査変換を行なうタイミングゲートアレイ142 を
使用してVGA RAM 176 からVRAM 156へVGA データを移
し、走査変換された信号をNTSCスイッチ138 の他の入力
140 へ供給する。それから、入力136 と140 のいずれか
一つを後述するように画素毎に選択して、この結果の信
号をデジタルアナログ変換器198 を通して出力108 へ送
出する。タイミングゲートアレイ142 は、VRAM 156に書
き込まれたVGA データに適合する画素タイミングを判定
して、NTSCスイッチ138 をそれらの画素タイミングに基
づいてスイッチングさせる。このNTSCスイッチ138 の画
素毎のスイッチングは、ゲンロックユニット150 によっ
て生成される制御信号152 に応動して、タイミングゲー
トアレイ142 の制御の下に行なわれる。ゲンロックユニ
ット150 は、前記の入力102、104、または106 のビデオ周
波数を位相ロックする。VGA RAM 176 に格納されたVGA
ビデオデータのNTSC形式への走査変換は、タイミングゲ
ートアレイ142 およびDAC198 によって実行される。自
然画像200 を表わす信号に処理されたビデオ信号はNTSC
出力108 へ供給されて、ビデオモニタ24または同様の機
器に供給される。上述した画素毎のスイッチングは、自
然画像およびVGA 画像の合成が大容量の画像データ記憶
領域を有することなく実行される。
【００７２】これはまた実際の場合、処理された自然画
像200 が、RGB タイプおよび／またはS-タイプのビデオ
信号として出力される場合でもよい。この場合、RGB ス
イッチ130 に代えてNTSCスイッチ138 がタイミングゲー
トアレイ142 の制御の下に画素毎にスイッチングを実行
し、それからテキストデータ202 を２値化および加工し
て自然画像200 に合成される。
像200 が、RGB タイプおよび／またはS-タイプのビデオ
信号として出力される場合でもよい。この場合、RGB ス
イッチ130 に代えてNTSCスイッチ138 がタイミングゲー
トアレイ142 の制御の下に画素毎にスイッチングを実行
し、それからテキストデータ202 を２値化および加工し
て自然画像200 に合成される。
【００７３】いずれの場合においても、操作者は画像20
0 を見ながらパーソナルコピュータ10を操作することに
よってビデオモニタ24に表示される自然画像200 にグラ
フィックスおよびテキストを合成することができる。も
ちろん、VGA 画像を自然画像200 に合成する場合、混合
(scramble)、ワイプ、スクロール、オフセット、クリッ
プ、ワッシュ（輪郭形成) または回転(rotate)などの特
定の処理も行なうことができる。
0 を見ながらパーソナルコピュータ10を操作することに
よってビデオモニタ24に表示される自然画像200 にグラ
フィックスおよびテキストを合成することができる。も
ちろん、VGA 画像を自然画像200 に合成する場合、混合
(scramble)、ワイプ、スクロール、オフセット、クリッ
プ、ワッシュ（輪郭形成) または回転(rotate)などの特
定の処理も行なうことができる。
【００７４】ここで、本発明の実施例におけるオーバレ
イ再走査ボードの第３の機能について説明する。この第
３の機能では、VGA ビデオ信号をNTSCビデオ信号上にオ
ーバレイすることについて述べる。
イ再走査ボードの第３の機能について説明する。この第
３の機能では、VGA ビデオ信号をNTSCビデオ信号上にオ
ーバレイすることについて述べる。
【００７５】まず、コンピュータ10はVGA 情報をライン
192 を介し、バスバッファ188 を通して図２に示すVGA
コントローラ170 へ送り、さらにVGA RAM 174 にライン
172を介して送る。同時にVGA 同期情報はコンピュータ1
0からライン166 および169を介してタイミングゲートア
レイ142 に送られる。上述した第１の機能に関連した動
作が行なわれてVGA はNTSCに変換され、VGA RAM 174 の
VGA データは、VGAコントローラ170 およびスイッチゲ
ートアレイ168 を通してVRAM 156に供給される。上記の
VGA 同期情報に基づくタイミングデータを使用してVRAM
156 から読み出されたデータは、VGA コントローラ170
からライン166 およびライン169 を通ってタイミングゲ
ートアレイ142 に供給される。再び、VGA 同期情報は、
上述した第１の機能の書込みタイミングデータとして作
成されたのと同様に、VRAM156に適合する書込みタイミ
ングデータとしてタイミングゲートアレイ142 によって
生成され、使用される。このようにして、VRAM 156は、
VGA RAM 174 からのVGAデータを含んでいる。この間、N
TSCタイプの情報は、図２の端子102 から入力されて、
スイッチ134 へ送られ、さらにADC 199 にてデジタルに
変換されて、ライン136 を介してNTSCスイッチ138 へ出
力される。
192 を介し、バスバッファ188 を通して図２に示すVGA
コントローラ170 へ送り、さらにVGA RAM 174 にライン
172を介して送る。同時にVGA 同期情報はコンピュータ1
0からライン166 および169を介してタイミングゲートア
レイ142 に送られる。上述した第１の機能に関連した動
作が行なわれてVGA はNTSCに変換され、VGA RAM 174 の
VGA データは、VGAコントローラ170 およびスイッチゲ
ートアレイ168 を通してVRAM 156に供給される。上記の
VGA 同期情報に基づくタイミングデータを使用してVRAM
156 から読み出されたデータは、VGA コントローラ170
からライン166 およびライン169 を通ってタイミングゲ
ートアレイ142 に供給される。再び、VGA 同期情報は、
上述した第１の機能の書込みタイミングデータとして作
成されたのと同様に、VRAM156に適合する書込みタイミ
ングデータとしてタイミングゲートアレイ142 によって
生成され、使用される。このようにして、VRAM 156は、
VGA RAM 174 からのVGAデータを含んでいる。この間、N
TSCタイプの情報は、図２の端子102 から入力されて、
スイッチ134 へ送られ、さらにADC 199 にてデジタルに
変換されて、ライン136 を介してNTSCスイッチ138 へ出
力される。
【００７６】また、NTSCデータはNTSCデコーダ114 へ送
られ、ここではNTSCデータがRGB データに変換され、こ
のRGB データはライン120 に送出される。ライン120 の
RGBデータは、次にRGB スイッチ116 に送られ、ここで
はライン124 に出力されてゲンロック回路150 に供給さ
れる。ゲンロック回路150 では、同期情報が位相ロック
されてライン152 を介してタイミングゲートアレイ142
に供給される。図10に示すように、ライン152 の同期情
報は、タイミングゲートアレイ142 のゲンロック論理ロ
ジック713 に供給され、この同期情報はプログラマブル
同期発生器712のライン798 を通って、図９のVRAMアド
レス指定用のバッファ／マルチプレクサ703 およびVRAM
状態器704 に上記と同様に供給され、この同期情報がラ
イン154を介してVRAM156 の読出しタイミングデータと
して使用される。
られ、ここではNTSCデータがRGB データに変換され、こ
のRGB データはライン120 に送出される。ライン120 の
RGBデータは、次にRGB スイッチ116 に送られ、ここで
はライン124 に出力されてゲンロック回路150 に供給さ
れる。ゲンロック回路150 では、同期情報が位相ロック
されてライン152 を介してタイミングゲートアレイ142
に供給される。図10に示すように、ライン152 の同期情
報は、タイミングゲートアレイ142 のゲンロック論理ロ
ジック713 に供給され、この同期情報はプログラマブル
同期発生器712のライン798 を通って、図９のVRAMアド
レス指定用のバッファ／マルチプレクサ703 およびVRAM
状態器704 に上記と同様に供給され、この同期情報がラ
イン154を介してVRAM156 の読出しタイミングデータと
して使用される。
【００７７】これにより、VRAM 156のライン154 からデ
ータが読み出され、そのデータは、VRAMデータバッファ
701 へ送られる。このデータは、ゲンロック回路150 の
NTSC同期情報によって位相ロックされるまでNTSC形式で
あり、タイミングゲートアレイ142 に送られる。このデ
ータは次にFIFO回路702 に送られ、ライン722 を介して
バッファ714 に供給され、ここでライン140 を介して図
２のNTSCスイッチ138に出力される。
ータが読み出され、そのデータは、VRAMデータバッファ
701 へ送られる。このデータは、ゲンロック回路150 の
NTSC同期情報によって位相ロックされるまでNTSC形式で
あり、タイミングゲートアレイ142 に送られる。このデ
ータは次にFIFO回路702 に送られ、ライン722 を介して
バッファ714 に供給され、ここでライン140 を介して図
２のNTSCスイッチ138に出力される。
【００７８】この結果、NTSCスイッチ138 は２つの独立
した入力を受ける。一つは、入力端子102 を介して供給
されたNTSC情報を表わす信号がADC 199 からライン136
を介して入力する。２番目は、タイミングゲートアレイ
142 からライン140 を介して入力する。タイミングゲー
トアレイ142 の中にて、オーバレイロジックブロック71
6 は、たとえば透明であるキーカラーをオーバレイカラ
ーレジスタにて受け、また、ライン722 を介して送られ
たデータをFIFO回路714 からバッファ715 に受ける。こ
の情報は、バッファ714 とバッファ715 を接続するライ
ン796 を通る。バッファ714 からのデータは、バッファ
715 へライン796 の手段によって移されて、ここではラ
イン723 を介して上述したオーバレイロジックブロック
716 のアクチュアルデータレジスタに移される。次に、
ロジック716 は、周知のようにして、２つのレジスタの
内容を比較して、ライン722 を介してFIFO回路722 から
送られるデータにキーカラーがあるか否かを判定する。
キーカラーがある場合、ロジック716 は、ライン144 を
介してNTSCスイッチ138 へ制御信号を出力して、これに
よりNTSCスイッチ138 は、ライン136 を介して出力され
るADC199からの情報をNTSCスイッチ138 の出力としてDA
C 198 へ供給して、最終的に出力端子108 へ供給する。
した入力を受ける。一つは、入力端子102 を介して供給
されたNTSC情報を表わす信号がADC 199 からライン136
を介して入力する。２番目は、タイミングゲートアレイ
142 からライン140 を介して入力する。タイミングゲー
トアレイ142 の中にて、オーバレイロジックブロック71
6 は、たとえば透明であるキーカラーをオーバレイカラ
ーレジスタにて受け、また、ライン722 を介して送られ
たデータをFIFO回路714 からバッファ715 に受ける。こ
の情報は、バッファ714 とバッファ715 を接続するライ
ン796 を通る。バッファ714 からのデータは、バッファ
715 へライン796 の手段によって移されて、ここではラ
イン723 を介して上述したオーバレイロジックブロック
716 のアクチュアルデータレジスタに移される。次に、
ロジック716 は、周知のようにして、２つのレジスタの
内容を比較して、ライン722 を介してFIFO回路722 から
送られるデータにキーカラーがあるか否かを判定する。
キーカラーがある場合、ロジック716 は、ライン144 を
介してNTSCスイッチ138 へ制御信号を出力して、これに
よりNTSCスイッチ138 は、ライン136 を介して出力され
るADC199からの情報をNTSCスイッチ138 の出力としてDA
C 198 へ供給して、最終的に出力端子108 へ供給する。
【００７９】もし、ブロック716 において、FIFO回路70
2 からライン722 を介する信号にキーカラーがないこと
を判定すると、ライン144 へコマンド信号を供給するこ
とによりNTSCスイッチ138 へ送り、NTSCスイッチ138 に
出力された図10に示すバッファ714 に蓄積された情報を
示すライン140 の信号を選択させてDAC 198 に送り、端
子108 から出力させる。
2 からライン722 を介する信号にキーカラーがないこと
を判定すると、ライン144 へコマンド信号を供給するこ
とによりNTSCスイッチ138 へ送り、NTSCスイッチ138 に
出力された図10に示すバッファ714 に蓄積された情報を
示すライン140 の信号を選択させてDAC 198 に送り、端
子108 から出力させる。
【００８０】このようにしてこのタイプの画素毎のスイ
ッチングが行なわれてオーバレイされた合成画像は、NT
SC形式になり、かつインタレース形式になる。
ッチングが行なわれてオーバレイされた合成画像は、NT
SC形式になり、かつインタレース形式になる。
【００８１】また、DAC 198 は、オーバレイロジック71
6 からライン144 を介して制御信号を受ける。DAC 198
は通常のデジタルアナログ変換器であり、NTSCスイッチ
138の出力がライン140 からの場合とは反対にNTSCスイ
ッチ138 から供給された情報がライン136 に入力する
と、異なるデジタル変換方式に切り替わる。上述したよ
うに、始めにライン102 に入力されADC 199 によってデ
ジタル形式に変換された情報は、コンピュータ10からラ
イン192 を介してバスバッファ188 へおよびVGAコント
ローラ170 を通ってVGA RAM 174 へ送られた情報とは異
なるタイプのデジタル表示となる。コンピュータによっ
て送られた情報は上述したようにルックアップテーブル
を使用してADC199の出力の代えて、デジタル形式の赤、
緑および青色の重みに関する情報を含む。これはDAC 19
8 に制御されて、周知の変換技術によってデジタルアナ
ログ変換される。このライン108 の最終結果は、NTSCタ
イプのビデオ信号にVGA タイプのビデオ信号がオーバレ
イされたものである。
6 からライン144 を介して制御信号を受ける。DAC 198
は通常のデジタルアナログ変換器であり、NTSCスイッチ
138の出力がライン140 からの場合とは反対にNTSCスイ
ッチ138 から供給された情報がライン136 に入力する
と、異なるデジタル変換方式に切り替わる。上述したよ
うに、始めにライン102 に入力されADC 199 によってデ
ジタル形式に変換された情報は、コンピュータ10からラ
イン192 を介してバスバッファ188 へおよびVGAコント
ローラ170 を通ってVGA RAM 174 へ送られた情報とは異
なるタイプのデジタル表示となる。コンピュータによっ
て送られた情報は上述したようにルックアップテーブル
を使用してADC199の出力の代えて、デジタル形式の赤、
緑および青色の重みに関する情報を含む。これはDAC 19
8 に制御されて、周知の変換技術によってデジタルアナ
ログ変換される。このライン108 の最終結果は、NTSCタ
イプのビデオ信号にVGA タイプのビデオ信号がオーバレ
イされたものである。
【００８２】もう一つの応用として、自然画像はパーソ
ナルコンピュータ10によって作成されたグラフィックス
に挿入される。図４に示すように、この場合は、自然画
像がVGA 画像210 の一部分212 に挿入されている。この
図において、VGA 画像210 はパーソナルコンピュータ10
によって作成され、またはVGA RAM 174 にラスター画像
として格納された多種類のグラフィックス214 を含む。
スクリーン210 上において、自然画像を組み込む区域21
2 について、「透明」カラーを指定する。または、この
指定のカラーは黒または他の色でよい。
ナルコンピュータ10によって作成されたグラフィックス
に挿入される。図４に示すように、この場合は、自然画
像がVGA 画像210 の一部分212 に挿入されている。この
図において、VGA 画像210 はパーソナルコンピュータ10
によって作成され、またはVGA RAM 174 にラスター画像
として格納された多種類のグラフィックス214 を含む。
スクリーン210 上において、自然画像を組み込む区域21
2 について、「透明」カラーを指定する。または、この
指定のカラーは黒または他の色でよい。
【００８３】次に、この発明の実施例におけるオーバレ
イ再走査オーバレイ再走査ボードの第４の機能を説明す
る。これはNTSC情報をVGA 情報にオーバレイ動作させる
機能である。まず、この動作の概略を説明し、続いてそ
の機能の詳細を説明する。
イ再走査オーバレイ再走査ボードの第４の機能を説明す
る。これはNTSC情報をVGA 情報にオーバレイ動作させる
機能である。まず、この動作の概略を説明し、続いてそ
の機能の詳細を説明する。
【００８４】具体的にはVRAM156 に２値化されて格納さ
れたビデオデータと、VGA RAM 174に格納されたVGA デ
ータおよびテキストデータをVGA モニタ16のスクリーン
上にてオーバレイする場合、ビデオデータワードのモー
ド指示ビット#15 が使用される。一般に、２値化ビデオ
データおよびグラフィックスもしくはテキストデータ
は、それぞれ実カラーモードおよび擬似カラーモードに
て表わされる。スイッチゲートアレイ168 は、これら２
つのタイプのビデオデータを切り替えて、これらをビデ
オDAC 178 が対応するアナログ出力に変換する。実カラ
ーモードのビデオデータはルックアップテーブルを必要
とすることなくアナログ信号に変換することができる
が、擬似カラーモードのビデオデータはルックアップテ
ーブルを使用しないとカラー信号に変換することができ
ない。スイッチゲートアレイ168 は、モードビット#15
を参照して、VGA ビデオデータおよび自然画像のビデオ
データをそれぞれ画素データ毎に、VGA RAM 174 および
VRAM 156から読み出して、ルックアップテーブルが必要
であるかどうかをビデオDAC 178 に指示する。スイッチ
ゲートアレイ168 はVGA データに示された「透明」カラ
ーにて画素タイミングを判定して、スイッチングを実行
し、VRAM 156からの自然画像をそれらのタイミングにて
画素毎に取り込む。前記処理によってVGA 画像210 の領
域に挿入された自然画像のビデオデータは、ビデオDAC
178 によってアナログVGA 信号に変換されて、出力180
を介してVGA モニタ16に供給される。この結果、操作者
はモニタ16を見ながらパーソナルコンピュータ10を操作
することによってVGA モニタ16に表示されるVGA 画像21
0 に自然画像をセットすることができる。希望により、
パーソナルコンピュータ10の加工によって様々な特殊効
果を行なうこともできる。
れたビデオデータと、VGA RAM 174に格納されたVGA デ
ータおよびテキストデータをVGA モニタ16のスクリーン
上にてオーバレイする場合、ビデオデータワードのモー
ド指示ビット#15 が使用される。一般に、２値化ビデオ
データおよびグラフィックスもしくはテキストデータ
は、それぞれ実カラーモードおよび擬似カラーモードに
て表わされる。スイッチゲートアレイ168 は、これら２
つのタイプのビデオデータを切り替えて、これらをビデ
オDAC 178 が対応するアナログ出力に変換する。実カラ
ーモードのビデオデータはルックアップテーブルを必要
とすることなくアナログ信号に変換することができる
が、擬似カラーモードのビデオデータはルックアップテ
ーブルを使用しないとカラー信号に変換することができ
ない。スイッチゲートアレイ168 は、モードビット#15
を参照して、VGA ビデオデータおよび自然画像のビデオ
データをそれぞれ画素データ毎に、VGA RAM 174 および
VRAM 156から読み出して、ルックアップテーブルが必要
であるかどうかをビデオDAC 178 に指示する。スイッチ
ゲートアレイ168 はVGA データに示された「透明」カラ
ーにて画素タイミングを判定して、スイッチングを実行
し、VRAM 156からの自然画像をそれらのタイミングにて
画素毎に取り込む。前記処理によってVGA 画像210 の領
域に挿入された自然画像のビデオデータは、ビデオDAC
178 によってアナログVGA 信号に変換されて、出力180
を介してVGA モニタ16に供給される。この結果、操作者
はモニタ16を見ながらパーソナルコンピュータ10を操作
することによってVGA モニタ16に表示されるVGA 画像21
0 に自然画像をセットすることができる。希望により、
パーソナルコンピュータ10の加工によって様々な特殊効
果を行なうこともできる。
【００８５】次に、第４の機能の詳細を説明する。VGA
情報は、パーソナルコンピュータ10からライン192 を介
してバスバッファ188 を通り、かつVGA コントローラ17
0 を通ってライン172 を介しVGA RAM 174 に送られる。
この間に、NTSC情報は、端子102 に入力されて、NTSCデ
コーダ114 に供給され、ここでNTSCからRGB 情報に変換
されて、ライン120 を介してRGB スイッチ116 に送られ
る。これはライン124の出力をADC 126 およびゲンロッ
ク回路150 に送る。ゲンロック回路150 は位相ロックド
ループであり、これはRGB 信号を位相ロックして、ロッ
クした位相信号をタイミングゲートアレイ142 に送る。
ADC 126 の出力はタイミングゲートアレイ142 へライン
146 および140 を介して送られる。
情報は、パーソナルコンピュータ10からライン192 を介
してバスバッファ188 を通り、かつVGA コントローラ17
0 を通ってライン172 を介しVGA RAM 174 に送られる。
この間に、NTSC情報は、端子102 に入力されて、NTSCデ
コーダ114 に供給され、ここでNTSCからRGB 情報に変換
されて、ライン120 を介してRGB スイッチ116 に送られ
る。これはライン124の出力をADC 126 およびゲンロッ
ク回路150 に送る。ゲンロック回路150 は位相ロックド
ループであり、これはRGB 信号を位相ロックして、ロッ
クした位相信号をタイミングゲートアレイ142 に送る。
ADC 126 の出力はタイミングゲートアレイ142 へライン
146 および140 を介して送られる。
【００８６】ゲンロック論理回路713 は、位相ロックさ
れたNTSC信号をライン152 を介して受信して、プログラ
マブル同期発生器712 へ送る。これは同期情報をライン
798を介してVRAMアドレス指定用のバッファ／マルチプ
レクサ703 へ、およびライン706 を介してVRAM状態器70
4 に供給する。上述したように、VRAM状態器704 は、ラ
イン706 を介して受けた同期情報の結果をライン719 を
介してマルチプレクサ703 へ制御信号として送る。これ
により、マルチプレクサ703 は、出力154 へライン798
のNTSC同期情報を出力する。ライン154 の同期情報はVR
AM 156へ書込みタイミング信号として供給される。
れたNTSC信号をライン152 を介して受信して、プログラ
マブル同期発生器712 へ送る。これは同期情報をライン
798を介してVRAMアドレス指定用のバッファ／マルチプ
レクサ703 へ、およびライン706 を介してVRAM状態器70
4 に供給する。上述したように、VRAM状態器704 は、ラ
イン706 を介して受けた同期情報の結果をライン719 を
介してマルチプレクサ703 へ制御信号として送る。これ
により、マルチプレクサ703 は、出力154 へライン798
のNTSC同期情報を出力する。ライン154 の同期情報はVR
AM 156へ書込みタイミング信号として供給される。
【００８７】図２に示すADC 126 の出力は、タイミング
ゲートアレイ142 へ送られ、具体的には図10に示すバッ
ファ714 に入力されて、ここではデータがライン722 を
介してFIFO回路702 およびVRAMデータバッファ701 に送
られる。ここではマルチプレクサ703 から出力される書
込みタイミングデータによって制御されるまでそのデー
タが保持される。そのデータは書込みタイミング情報の
制御の下にライン154を介してVRAM 156に書き込まれ
る。それから、ライン172 を介してVGA コントローラに
よってVGA RAM 174 から出力されたVGA データは、情報
コントローラ170を通してスイッチゲートアレイ168 に
ライン166 を介して送られる。
ゲートアレイ142 へ送られ、具体的には図10に示すバッ
ファ714 に入力されて、ここではデータがライン722 を
介してFIFO回路702 およびVRAMデータバッファ701 に送
られる。ここではマルチプレクサ703 から出力される書
込みタイミングデータによって制御されるまでそのデー
タが保持される。そのデータは書込みタイミング情報の
制御の下にライン154を介してVRAM 156に書き込まれ
る。それから、ライン172 を介してVGA コントローラに
よってVGA RAM 174 から出力されたVGA データは、情報
コントローラ170を通してスイッチゲートアレイ168 に
ライン166 を介して送られる。
【００８８】具体的には、図11に示すように、VGA コン
トローラ170 からの情報は、ライン166 を介してスイッ
チゲートアレイ168 に入り、バッファ1002に供給され
る。ここでは2-to-1マルチプレクサ1004へ送出される。
また、VGA コントローラ170 から出力されたVGA データ
は、ライン166 および169 を介してタイミングゲートア
レイ142 へ供給される。具体的には、ライン169 の同期
情報はプログラマブル同期発生器711 に供給されて、ラ
イン799 を介してVRAMアドレス指定用のバッファ／マル
チプレクサ703 へ、かつライン720 を介してVRAM状態器
704 へ送られる。VRAM状態器704 はライン719 を介して
VGA 同期情報をマルチプレク703 へ送る。これは、マル
チプレクサから出力する読出制御信号としてライン799
からのVGA同期情報を選択する。情報は、VGA 同期情報
を使用するライン154 の読出し制御データを用いてVRAM
156から読み出され、この読み出されたデータは図２に
示すライン164 を介して送られてスイッチゲートアレイ
168 における図11に示すバッファ1001へ供給される。次
にバッファ1001に蓄積された情報は、2-to-1マルチプレ
クサ1004へ送られる。
トローラ170 からの情報は、ライン166 を介してスイッ
チゲートアレイ168 に入り、バッファ1002に供給され
る。ここでは2-to-1マルチプレクサ1004へ送出される。
また、VGA コントローラ170 から出力されたVGA データ
は、ライン166 および169 を介してタイミングゲートア
レイ142 へ供給される。具体的には、ライン169 の同期
情報はプログラマブル同期発生器711 に供給されて、ラ
イン799 を介してVRAMアドレス指定用のバッファ／マル
チプレクサ703 へ、かつライン720 を介してVRAM状態器
704 へ送られる。VRAM状態器704 はライン719 を介して
VGA 同期情報をマルチプレク703 へ送る。これは、マル
チプレクサから出力する読出制御信号としてライン799
からのVGA同期情報を選択する。情報は、VGA 同期情報
を使用するライン154 の読出し制御データを用いてVRAM
156から読み出され、この読み出されたデータは図２に
示すライン164 を介して送られてスイッチゲートアレイ
168 における図11に示すバッファ1001へ供給される。次
にバッファ1001に蓄積された情報は、2-to-1マルチプレ
クサ1004へ送られる。
【００８９】図10に戻って、オーバレイブロック716
は、上述したタイミングゲートアレイ142 からライン16
6 および169 を介してVGA データを受ける。具体的に
は、データはバッファ715 およびライン723 を通して送
られてオーバレイロジック716 へ供給される。この途
中、VGA 情報は、上述したようにキーカラーがVGA デー
タに含まれることを検出するためにオーバレイブロック
716 にモニタされる。このカラーはたとえば「透明」で
よい。オーバレイブロック716 がキーカラーをバッファ
715 およびライン723 を通って送られたVGA データから
検出したときは、このオーバレイロジック716 は制御信
号をライン144 を介して図11に示す2-to-1マルチプレク
サ1004の制御入力に送る。ライン144 の制御信号はマル
チプレクサ1004の出力としてバッファ1001からの信号を
選択し、これはさらにバッファ1005ヘ送られて、スイッ
チゲートアレイ168 の出力176 として送出される。
は、上述したタイミングゲートアレイ142 からライン16
6 および169 を介してVGA データを受ける。具体的に
は、データはバッファ715 およびライン723 を通して送
られてオーバレイロジック716 へ供給される。この途
中、VGA 情報は、上述したようにキーカラーがVGA デー
タに含まれることを検出するためにオーバレイブロック
716 にモニタされる。このカラーはたとえば「透明」で
よい。オーバレイブロック716 がキーカラーをバッファ
715 およびライン723 を通って送られたVGA データから
検出したときは、このオーバレイロジック716 は制御信
号をライン144 を介して図11に示す2-to-1マルチプレク
サ1004の制御入力に送る。ライン144 の制御信号はマル
チプレクサ1004の出力としてバッファ1001からの信号を
選択し、これはさらにバッファ1005ヘ送られて、スイッ
チゲートアレイ168 の出力176 として送出される。
【００９０】図10のオーバレイブロック716 によってキ
ーカラーが検出されなかったとき、制御信号はライン14
4 を介して2-to-1マルチプレクサ1004の制御入力へ送ら
れて、これによりバッファ1002に蓄積された信号が選択
されて、マルチプレクサ1004の出力として送出され、バ
ッファ1005からスイッチゲートアレイ168 の出力176と
して供給される。このように画素毎のスイッチングによ
って、始めに端子102に入力して図11のバッファ1001に
蓄積されたデータと、図１のコンピュータの手段によっ
て始めに入力して図11のバッファ1002に格納されたデー
タとが適宜選択される。
ーカラーが検出されなかったとき、制御信号はライン14
4 を介して2-to-1マルチプレクサ1004の制御入力へ送ら
れて、これによりバッファ1002に蓄積された信号が選択
されて、マルチプレクサ1004の出力として送出され、バ
ッファ1005からスイッチゲートアレイ168 の出力176と
して供給される。このように画素毎のスイッチングによ
って、始めに端子102に入力して図11のバッファ1001に
蓄積されたデータと、図１のコンピュータの手段によっ
て始めに入力して図11のバッファ1002に格納されたデー
タとが適宜選択される。
【００９１】スイッチゲートアレイ176 の出力は、DAC
178 に送られ、ここでは情報がアナログ形式に変換され
てVGA にNTSCがオーバレイされた信号として端子108 へ
供給される。DAC 178 は２つのタイプのデジタルアナロ
グ変換を行ない、また、制御信号はDAC 178 へ制御入力
として送られ、DAC178は上述したようにDAC 198 のよう
なアナログ変換にてデジタルアナログ変換を行なう。
178 に送られ、ここでは情報がアナログ形式に変換され
てVGA にNTSCがオーバレイされた信号として端子108 へ
供給される。DAC 178 は２つのタイプのデジタルアナロ
グ変換を行ない、また、制御信号はDAC 178 へ制御入力
として送られ、DAC178は上述したようにDAC 198 のよう
なアナログ変換にてデジタルアナログ変換を行なう。
【００９２】以上、この実施例におけるオーバレイ再走
査ボード14の動作の４つの機能に関して詳細に説明した
ように、多種のタイプのビデオ信号を使用したビデオ処
理機能が、少ない量のハードウェアにて達成することが
できる。
査ボード14の動作の４つの機能に関して詳細に説明した
ように、多種のタイプのビデオ信号を使用したビデオ処
理機能が、少ない量のハードウェアにて達成することが
できる。
【００９３】さらに、このようなオーバレイ再走査ボー
ド14によってパーソナルコンピュータ10を録画再生装置
12にインタフェースした画像システムでは、自然画像と
VGA画像とを組み合わせて様々な画像処理が実現され
る。この実施例では、画像群を単に圧縮して複合画像に
することができる。この手法は、多くの画像の内容を要
約するために有効である。たとえば、コンパクト化およ
び使用し易い形態にそれらの目録のテーブルを生成する
などである。たとえば、図13に示すように、複数の縮小
画像252 は一つのビデオフレーム250 内に編集されて、
全体として一つのインデックス画像として組み立てられ
る。いずれの縮小比ｎにても適合するが、n=5 の場合に
ついて次に説明する。縮小比率５にて25個の通常サイズ
の画像252が一つの画像250 に圧縮される。この圧縮で
は、画像のそれぞれライン毎に５つおきの画素のみを単
に蓄積することによって行なわれている。この結果、25
個の画像は一つの複合画像250 に圧縮される。縮小比率
２〜７の範囲では、元画像の内容がまだ容易に確認でき
る。この点は、本願発明者がn=5 の場合のソフトウェア
のプログラムの中で見出したものであり、これは周知の
単純縮小画像のサイズを使用した適当な縮小比率ではな
く、インデックス画像の形式をとる縮小画面においては
周知のことではない。
ド14によってパーソナルコンピュータ10を録画再生装置
12にインタフェースした画像システムでは、自然画像と
VGA画像とを組み合わせて様々な画像処理が実現され
る。この実施例では、画像群を単に圧縮して複合画像に
することができる。この手法は、多くの画像の内容を要
約するために有効である。たとえば、コンパクト化およ
び使用し易い形態にそれらの目録のテーブルを生成する
などである。たとえば、図13に示すように、複数の縮小
画像252 は一つのビデオフレーム250 内に編集されて、
全体として一つのインデックス画像として組み立てられ
る。いずれの縮小比ｎにても適合するが、n=5 の場合に
ついて次に説明する。縮小比率５にて25個の通常サイズ
の画像252が一つの画像250 に圧縮される。この圧縮で
は、画像のそれぞれライン毎に５つおきの画素のみを単
に蓄積することによって行なわれている。この結果、25
個の画像は一つの複合画像250 に圧縮される。縮小比率
２〜７の範囲では、元画像の内容がまだ容易に確認でき
る。この点は、本願発明者がn=5 の場合のソフトウェア
のプログラムの中で見出したものであり、これは周知の
単純縮小画像のサイズを使用した適当な縮小比率ではな
く、インデックス画像の形式をとる縮小画面においては
周知のことではない。
【００９４】ビデオフロッピー18に格納された自然画像
を表わすビデオ信号は、録画再生装置12によって読み出
されて、このビデオ信号がNTSC,RGB, S-ビデオのいずれ
であるかに従って入力ポート102,104 または106 にそれ
ぞれ供給される。自然画像の縮小ならびにインデックス
画像250 の生成および記録は、入力ポート102,104 また
は106 に供給される１つのビデオフレームおよび自然画
像250 を表わすビデオ信号をタイミングゲートアレイ14
2 を通ってVRAM156 に書き込み、次に、与えられた縮小
比によって決まる間隔で飛び越してビデオデータを読み
出し、これらをVGA RAM174に書き込むことによって実行
される。コンピュータ10は図９に示すライン192 を介し
てCPU カウンタ705 に読出しアドレス情報を送る。この
場合、上述した縮小比率を満足したアドレスデータは、
VRAMアドレスバッファ／マルチプレクサ703 によってVR
AM156 に供給される。ライン21は、この情報をVRAM状態
器704 に導出する。これはマルチプレクサ703 へコマン
ド信号719 を送り、マルチプレクサ703 の出力ライン15
4 としてCPU カウンタ705 の出力を選択する。
を表わすビデオ信号は、録画再生装置12によって読み出
されて、このビデオ信号がNTSC,RGB, S-ビデオのいずれ
であるかに従って入力ポート102,104 または106 にそれ
ぞれ供給される。自然画像の縮小ならびにインデックス
画像250 の生成および記録は、入力ポート102,104 また
は106 に供給される１つのビデオフレームおよび自然画
像250 を表わすビデオ信号をタイミングゲートアレイ14
2 を通ってVRAM156 に書き込み、次に、与えられた縮小
比によって決まる間隔で飛び越してビデオデータを読み
出し、これらをVGA RAM174に書き込むことによって実行
される。コンピュータ10は図９に示すライン192 を介し
てCPU カウンタ705 に読出しアドレス情報を送る。この
場合、上述した縮小比率を満足したアドレスデータは、
VRAMアドレスバッファ／マルチプレクサ703 によってVR
AM156 に供給される。ライン21は、この情報をVRAM状態
器704 に導出する。これはマルチプレクサ703 へコマン
ド信号719 を送り、マルチプレクサ703 の出力ライン15
4 としてCPU カウンタ705 の出力を選択する。
【００９５】この結果、縮小画像252 を表わすデータ
は、VGA RAM 174 の形式となる。VGARAM174において、
縮小画像252 を表わすビデオデータはビットマップの特
定の位置に書き込まれて、ここで縮小画像252 の形式と
なる。この場合、この実施例では縮小画像252 の25個の
ビデオフレームを表わすビデオデータは、VGA RAM174に
書き込まれて、完全な１フレームのインデックス画像25
0 となる。上述のように飛び越し画素データによってイ
ンデックス画像の形式をとる際に、パーソナルコンピュ
ータ10は、図12のバス192 を介して制御ロジック1007に
バッファ1003を起動する付勢信号を送ることにより、上
述したCPU カウンタ705 およびスイッチゲートアレイ16
8 に関連して、タイミングゲートアレイ142 を制御す
る。
は、VGA RAM 174 の形式となる。VGARAM174において、
縮小画像252 を表わすビデオデータはビットマップの特
定の位置に書き込まれて、ここで縮小画像252 の形式と
なる。この場合、この実施例では縮小画像252 の25個の
ビデオフレームを表わすビデオデータは、VGA RAM174に
書き込まれて、完全な１フレームのインデックス画像25
0 となる。上述のように飛び越し画素データによってイ
ンデックス画像の形式をとる際に、パーソナルコンピュ
ータ10は、図12のバス192 を介して制御ロジック1007に
バッファ1003を起動する付勢信号を送ることにより、上
述したCPU カウンタ705 およびスイッチゲートアレイ16
8 に関連して、タイミングゲートアレイ142 を制御す
る。
【００９６】VGA RAM174にて完成したインデックス画像
250 を表わすビデオデータは、それから読み出されて一
旦VRAM156 に格納される。VRAM 156に格納されたビデオ
データは次のような様式にてタイミングゲートアレイ14
2 により読み出される。
250 を表わすビデオデータは、それから読み出されて一
旦VRAM156 に格納される。VRAM 156に格納されたビデオ
データは次のような様式にてタイミングゲートアレイ14
2 により読み出される。
【００９７】プログラマブル同期発生器712 は、図２に
示すゲンロック回路150 にRGB 信号でない信号が送出さ
れているので、フリーランニングモードとなる。この際
にコンピュータ10は、図11に示すライン717 を介して発
生器712 に、たとえばNTSCタイプ同期信号を送出する。
この同期信号は、VRAMアドレスバッファ／マルチプレク
サ703 によってVRAM 156用のアドレス制御信号としてVR
AM状態器704 とライン798,706 および154 に送り出され
る。そのとき、VRAM156 のデータは読み出されてVRAMデ
ータバッファ701 、FIFO回路702 、ライン772 およびバ
ッファ714 を通ってライン140 へ送られる。そこから、
このデータはNTSCスイッチ138 に送られる。この結果の
インデック画像250 を表わすビデオ信号はNTSC出力108
から出力されてビデオモニタ24等の機器によって使用さ
れる。
示すゲンロック回路150 にRGB 信号でない信号が送出さ
れているので、フリーランニングモードとなる。この際
にコンピュータ10は、図11に示すライン717 を介して発
生器712 に、たとえばNTSCタイプ同期信号を送出する。
この同期信号は、VRAMアドレスバッファ／マルチプレク
サ703 によってVRAM 156用のアドレス制御信号としてVR
AM状態器704 とライン798,706 および154 に送り出され
る。そのとき、VRAM156 のデータは読み出されてVRAMデ
ータバッファ701 、FIFO回路702 、ライン772 およびバ
ッファ714 を通ってライン140 へ送られる。そこから、
このデータはNTSCスイッチ138 に送られる。この結果の
インデック画像250 を表わすビデオ信号はNTSC出力108
から出力されてビデオモニタ24等の機器によって使用さ
れる。
【００９８】さらに、この実施例の特徴点の一つは、イ
ンデックス画像250 を表わすビデオ信号が録画再生装置
12によってビデオフロッピー18に書き込まれる点であ
る。ビデオフロッピー18は、縮小画像を252 を含むイン
デックス画像250 に関するオリジナル画像を表わすビデ
オ信号を蓄積する。インデックス画像250 を表わすビデ
オ信号は録画再生装置12によってビデオフロッピー18の
特定のトラックに記録される。録画再生装置12の使用者
は、特定のトラック、たとえばインデックストラックに
記録されたインデックス画像250 を、後にサマライズ形
式のフロッピー18の目録を見て再生する。
ンデックス画像250 を表わすビデオ信号が録画再生装置
12によってビデオフロッピー18に書き込まれる点であ
る。ビデオフロッピー18は、縮小画像を252 を含むイン
デックス画像250 に関するオリジナル画像を表わすビデ
オ信号を蓄積する。インデックス画像250 を表わすビデ
オ信号は録画再生装置12によってビデオフロッピー18の
特定のトラックに記録される。録画再生装置12の使用者
は、特定のトラック、たとえばインデックストラックに
記録されたインデックス画像250 を、後にサマライズ形
式のフロッピー18の目録を見て再生する。
【００９９】この実施例では、図14に示すようにインデ
ックス画像250 にタイトルまたは同様な文字あるいはグ
ラフィックス260 を組み合わせてもよい。インデックス
画像250 に文字および／またはグラッフィクスを挿入す
るこのような処理は、パーソナルコンピュータ10にてVG
A RAM174に格納されたビデオデータを操作することによ
り行なわれる。具体的には、操作者はパーソナルコンピ
ュ−タ10を操作することにより、図14に示す"Fuji"など
の文字またはグラフィックスおよびマーク等を生成して
インデックス画像250 の所望のエリアに文字やグラッフ
ィクスを挿入する。これらデータはパーソナルコンピュ
ータ10からバス192 を介してオーバレイ走査ボード14に
供給され、VGA RAM174におけるビットマップデータの所
望のエリアに書き込まれる。この結果、タイトル260 を
含むインデックス画像250 を表わすビデオデータはVGA
RAM 174 の形式になる。この結果、インデックス画像25
0を表わすタイトル260 を含むビデオデータがVGA RAM17
4に完成する。これらデータは前述した状態の順序にてV
GA RAM174から適宜読み出されて、一旦VRAM 156に格納
される。この後、前述の操作にてVRAMから読み出された
これらデータはNTSC出力端子108 に送出される。ここで
は、タイトルインデックス画像がNTSCモニタに表示また
はフロッピーディスクに書き込まれる。もちろんビデオ
データはVGARAM 174 からビデオDAC 178 にスイッチン
グゲートアレイ168 を介して供給されることにより、VG
A モニタにVGA タイプのビデオ信号として再生すること
もできる。
ックス画像250 にタイトルまたは同様な文字あるいはグ
ラフィックス260 を組み合わせてもよい。インデックス
画像250 に文字および／またはグラッフィクスを挿入す
るこのような処理は、パーソナルコンピュータ10にてVG
A RAM174に格納されたビデオデータを操作することによ
り行なわれる。具体的には、操作者はパーソナルコンピ
ュ−タ10を操作することにより、図14に示す"Fuji"など
の文字またはグラフィックスおよびマーク等を生成して
インデックス画像250 の所望のエリアに文字やグラッフ
ィクスを挿入する。これらデータはパーソナルコンピュ
ータ10からバス192 を介してオーバレイ走査ボード14に
供給され、VGA RAM174におけるビットマップデータの所
望のエリアに書き込まれる。この結果、タイトル260 を
含むインデックス画像250 を表わすビデオデータはVGA
RAM 174 の形式になる。この結果、インデックス画像25
0を表わすタイトル260 を含むビデオデータがVGA RAM17
4に完成する。これらデータは前述した状態の順序にてV
GA RAM174から適宜読み出されて、一旦VRAM 156に格納
される。この後、前述の操作にてVRAMから読み出された
これらデータはNTSC出力端子108 に送出される。ここで
は、タイトルインデックス画像がNTSCモニタに表示また
はフロッピーディスクに書き込まれる。もちろんビデオ
データはVGARAM 174 からビデオDAC 178 にスイッチン
グゲートアレイ168 を介して供給されることにより、VG
A モニタにVGA タイプのビデオ信号として再生すること
もできる。
【０１００】加えて、この実施例においては、タイトル
または同様な文字および／あるいはグラフィックスを、
ビデオフロッピー18から読み出されたビデオデータによ
って表わされた自然画像のビデオフレームに組み合わせ
ることができる。具体的には自然画像を表わすビデオフ
ロッピー18に格納されたビデオ信号は、録画再生装置12
によって読み出されて、入力ポート102,104 または106
を介してVRAM 156に書き込まれる。この書き込み動作の
間に、図２のゲンロック回路150 は、同期情報を図10の
ゲンロック論理ブロック713 およびプログラマブル同期
発生器712 に出力する。同期情報は、さらにライン798
および706 を介してマルチプレクサ703およびVRAM状態
器704 に供給される。VRAM状態器704 では同期情報に基
づいて書き込みタイミング情報が生成される。ビデオ信
号は、VRAM156 のライン164 から読み出されてスイッチ
ゲートアレイ168 を介してVGA RAM174に供給される。こ
の読み出しの間に、コンピュータ10は、ライン192 を介
して図11の制御ロジック1007にコマンド信号を送り、バ
ッファ1003を起動する。パーソナルコンピュータ10によ
って生成された文字またはグラフィックス260 は、VGA
RAM 174 に格納されたビデオデータによって表わされる
自然画像のビットマップの所望のエリアに書き込まれ
る。
または同様な文字および／あるいはグラフィックスを、
ビデオフロッピー18から読み出されたビデオデータによ
って表わされた自然画像のビデオフレームに組み合わせ
ることができる。具体的には自然画像を表わすビデオフ
ロッピー18に格納されたビデオ信号は、録画再生装置12
によって読み出されて、入力ポート102,104 または106
を介してVRAM 156に書き込まれる。この書き込み動作の
間に、図２のゲンロック回路150 は、同期情報を図10の
ゲンロック論理ブロック713 およびプログラマブル同期
発生器712 に出力する。同期情報は、さらにライン798
および706 を介してマルチプレクサ703およびVRAM状態
器704 に供給される。VRAM状態器704 では同期情報に基
づいて書き込みタイミング情報が生成される。ビデオ信
号は、VRAM156 のライン164 から読み出されてスイッチ
ゲートアレイ168 を介してVGA RAM174に供給される。こ
の読み出しの間に、コンピュータ10は、ライン192 を介
して図11の制御ロジック1007にコマンド信号を送り、バ
ッファ1003を起動する。パーソナルコンピュータ10によ
って生成された文字またはグラフィックス260 は、VGA
RAM 174 に格納されたビデオデータによって表わされる
自然画像のビットマップの所望のエリアに書き込まれ
る。
【０１０１】インデックス画像250 は、ビットマップと
してVGA RAM174に形成され、VGA コントローラ170 を通
ってスイッチゲートアレイ168 および最後にDAC 178 を
通って出力端子180 に送られることによってVGA モニタ
16に表示される。これは操作者の操作によって容易に行
なわれる。この期間において、コンピュータ10は、制御
ロジック1007の手段によってバッファ1003を停止させ
る。VGA RAM174に格納されたビットマップデータは読み
出されてVGA コントローラの制御の下にスイッチゲート
アレイ168 に供給される。スイッチゲートアレイ168
は、VGA ビデオデータをビデオDAC178へ出力し、DAC178
はそこでこれを対応するVGA タイプのアナログビデオ信
号に変換する。このような手続きによって、VGA RAM174
に格納されたインデックス画像250 は、VGA ビデオ信号
としてVGA モニタ16に供給されて表示される。もちろ
ん、インデックス画像250 を表わすビデオデータはNTSC
モニタ24の表示用としても送出される。この場合、ビデ
オデータは一旦VRAM156 を介してNTSCスイッチ138 に送
られ、それからNTSCモニタ24へ録画再生装置12を介して
送られる。この操作の間コンピュータ10は、制御ロジッ
ク1007の手段によってバッファ1003を起動する。これは
また実際の場合、インデックス画像250 はRGB タイプお
よび／またはS-タイプのビデオ信号形式として出力され
る場合も含まれる。このような場合、ビデオ信号は、NT
SCスイッチ138 に代わりRGB スイッチ130 を通って送り
出される。いずれの場合においても、操作者はパーソナ
ルコンピュータ10を操作して、ビデオモニタ24またはVG
A モニタ16に表示されるグラフィックスおよび文字が挿
入されたインデックス画像250 を見ながら、タイトル26
0 をたとえばインデックス画像250 に組み合わせる。
してVGA RAM174に形成され、VGA コントローラ170 を通
ってスイッチゲートアレイ168 および最後にDAC 178 を
通って出力端子180 に送られることによってVGA モニタ
16に表示される。これは操作者の操作によって容易に行
なわれる。この期間において、コンピュータ10は、制御
ロジック1007の手段によってバッファ1003を停止させ
る。VGA RAM174に格納されたビットマップデータは読み
出されてVGA コントローラの制御の下にスイッチゲート
アレイ168 に供給される。スイッチゲートアレイ168
は、VGA ビデオデータをビデオDAC178へ出力し、DAC178
はそこでこれを対応するVGA タイプのアナログビデオ信
号に変換する。このような手続きによって、VGA RAM174
に格納されたインデックス画像250 は、VGA ビデオ信号
としてVGA モニタ16に供給されて表示される。もちろ
ん、インデックス画像250 を表わすビデオデータはNTSC
モニタ24の表示用としても送出される。この場合、ビデ
オデータは一旦VRAM156 を介してNTSCスイッチ138 に送
られ、それからNTSCモニタ24へ録画再生装置12を介して
送られる。この操作の間コンピュータ10は、制御ロジッ
ク1007の手段によってバッファ1003を起動する。これは
また実際の場合、インデックス画像250 はRGB タイプお
よび／またはS-タイプのビデオ信号形式として出力され
る場合も含まれる。このような場合、ビデオ信号は、NT
SCスイッチ138 に代わりRGB スイッチ130 を通って送り
出される。いずれの場合においても、操作者はパーソナ
ルコンピュータ10を操作して、ビデオモニタ24またはVG
A モニタ16に表示されるグラフィックスおよび文字が挿
入されたインデックス画像250 を見ながら、タイトル26
0 をたとえばインデックス画像250 に組み合わせる。
【０１０２】録画再生装置12は、ビデオデータとして供
給された信号を記録および再生する装置であり、ビデオ
テープに記録または再生することもできる。このような
場合において、このシステムはビデオテープに記録され
た場面をサマライズして、ビデオテープにその概要を書
き込む。この概要は、録画再生装置12によってビデオテ
ープからビデオ信号を読み出し、VRAM 156に書き込み、
VGA RAM174を使用して編集することによって再生され、
ビデオフロッピーに格納された静止画像も同様な方法に
てインデックス画像となる。タイトルまたは同様な文字
およびグラッフィクスは、また同様な方法により静止画
像のインデックス画像に挿入される。
給された信号を記録および再生する装置であり、ビデオ
テープに記録または再生することもできる。このような
場合において、このシステムはビデオテープに記録され
た場面をサマライズして、ビデオテープにその概要を書
き込む。この概要は、録画再生装置12によってビデオテ
ープからビデオ信号を読み出し、VRAM 156に書き込み、
VGA RAM174を使用して編集することによって再生され、
ビデオフロッピーに格納された静止画像も同様な方法に
てインデックス画像となる。タイトルまたは同様な文字
およびグラッフィクスは、また同様な方法により静止画
像のインデックス画像に挿入される。
【０１０３】図15には、図２に示すオーバレイ再走査ボ
ードの他の実施例が示されており、この図では異なる部
分のみが示されている。この実施例では、VGA タイプの
信号にNTSCタイプの信号をオーバレイして上述したよう
にVGA モニタに表示するだけでなく、NTSCタイプのモニ
タにも同様に表示することができる。ライン1003は、ス
イッチゲートアレイ168 の出力176 、つまりVGA タイプ
の信号にNTSCタイプのビデオ信号がオーバレイされた出
力に接続されている。このオーバレイ信号は、ライン11
03を介してラインバッファ1101に供給される。ラインバ
ッファ1101は同時に画像データの１ライン分を格納す
る。オーバレイ信号に応動するデータラインは、ライン
バッファ1101にたとえば31.500kHz の周波数にて書き込
まれる。この周波数は、VGA タイプの画像データの一ラ
イン毎に、VGA 画像のフォーマット中だけモニタに供給
される。
ードの他の実施例が示されており、この図では異なる部
分のみが示されている。この実施例では、VGA タイプの
信号にNTSCタイプの信号をオーバレイして上述したよう
にVGA モニタに表示するだけでなく、NTSCタイプのモニ
タにも同様に表示することができる。ライン1003は、ス
イッチゲートアレイ168 の出力176 、つまりVGA タイプ
の信号にNTSCタイプのビデオ信号がオーバレイされた出
力に接続されている。このオーバレイ信号は、ライン11
03を介してラインバッファ1101に供給される。ラインバ
ッファ1101は同時に画像データの１ライン分を格納す
る。オーバレイ信号に応動するデータラインは、ライン
バッファ1101にたとえば31.500kHz の周波数にて書き込
まれる。この周波数は、VGA タイプの画像データの一ラ
イン毎に、VGA 画像のフォーマット中だけモニタに供給
される。
【０１０４】ラインデータは、ラインバッファ1101に書
き込まれた周波数の２分の１の周波数にて、ラインバッ
ファ1101から読み出される。このように、読み出し周波
数は15.750kHz であり、この周波数にて読み出されたNT
SCタイプの画像データの１ラインは、この間NTSCタイプ
の画像の形式にてモニタに供給される。ラインバッファ
1101は図６に示す走査変換器２と同様に動作する。
き込まれた周波数の２分の１の周波数にて、ラインバッ
ファ1101から読み出される。このように、読み出し周波
数は15.750kHz であり、この周波数にて読み出されたNT
SCタイプの画像データの１ラインは、この間NTSCタイプ
の画像の形式にてモニタに供給される。ラインバッファ
1101は図６に示す走査変換器２と同様に動作する。
【０１０５】NTSCタイプのビデオラインはインタレース
であり、まず、たとえばすべての偶数ラインが表示され
て、それから奇数ラインがすでに表示された偶数ライン
の間を縫うように表示される。ラインバッファ1101は最
初にたとえば偶数走査ラインに応動して出力し、すべて
の偶数走査ラインが表示された後に、コンピュータ10は
ライン1102を介してタイミング制御信号を送り、ライン
バッファから１ライン毎に位相シフトしつつ読み出し処
理を行ない、それから奇数ラインを読み出す。この場合
に、インタレースのNTSCタイプのフォーマットは、ノン
−インタレースのVGA タイプのフォーマット入力から形
成することができる。VGA タイプの信号にNTSCタイプの
ビデオ信号がオーバレイされたVGA タイプのフォーマッ
ト（たとえばノン−インタレース）はオーバレイ信号に
て転送されることによって、NTSCタイプのフォーマット
となる。この結果、オーバレイ画像はVGA タイプのモニ
タおよびNTSCタイプのモニタの両方に供給することがで
きる。
であり、まず、たとえばすべての偶数ラインが表示され
て、それから奇数ラインがすでに表示された偶数ライン
の間を縫うように表示される。ラインバッファ1101は最
初にたとえば偶数走査ラインに応動して出力し、すべて
の偶数走査ラインが表示された後に、コンピュータ10は
ライン1102を介してタイミング制御信号を送り、ライン
バッファから１ライン毎に位相シフトしつつ読み出し処
理を行ない、それから奇数ラインを読み出す。この場合
に、インタレースのNTSCタイプのフォーマットは、ノン
−インタレースのVGA タイプのフォーマット入力から形
成することができる。VGA タイプの信号にNTSCタイプの
ビデオ信号がオーバレイされたVGA タイプのフォーマッ
ト（たとえばノン−インタレース）はオーバレイ信号に
て転送されることによって、NTSCタイプのフォーマット
となる。この結果、オーバレイ画像はVGA タイプのモニ
タおよびNTSCタイプのモニタの両方に供給することがで
きる。
【０１０６】次に、上述した複合オーバレイ信号を形成
して格納するもう一つの実施例を以下に詳述する。上述
したように、端子108,110,112 または180 に出力された
オーバレイ信号の速度は、外部記憶装置を駆動してオー
バレイ信号を受けさせるには高すぎる。この結果、図２
に示すオーバレイ再走査ボードは図16に示すように改良
される。簡単のために、図16には改良された必要な部分
だけが示されている。また、説明を容易にするために、
図16に示す実施例には図２に加えた電気的な接続のみが
追加されている。
して格納するもう一つの実施例を以下に詳述する。上述
したように、端子108,110,112 または180 に出力された
オーバレイ信号の速度は、外部記憶装置を駆動してオー
バレイ信号を受けさせるには高すぎる。この結果、図２
に示すオーバレイ再走査ボードは図16に示すように改良
される。簡単のために、図16には改良された必要な部分
だけが示されている。また、説明を容易にするために、
図16に示す実施例には図２に加えた電気的な接続のみが
追加されている。
【０１０７】図16から明らかなように、オーバレイ信号
をフレームメモリに戻すために、図２の回路にフィード
バックの接続が加えられている。さらに詳細には、フィ
ードバックライン991 は、NTSCスイッチ138 の出力から
VGA コントローラ170 の入力に戻るように接続され、NT
SC信号にVGA 信号がオーバレイされた信号は、VGA コン
トローラ170 の制御の下にVGA RAM174に格納される。同
様に、フィードバックライン992 は、RGB スイッチ130
の出力からVGA コントローラ170 の入力に戻るように接
続され、RGB またはS-タイプのビデオ信号にVGA 信号が
オーバレイされた信号は、VGA コントローラ170 の制御
の下にVGA RAM 174 に格納される。
をフレームメモリに戻すために、図２の回路にフィード
バックの接続が加えられている。さらに詳細には、フィ
ードバックライン991 は、NTSCスイッチ138 の出力から
VGA コントローラ170 の入力に戻るように接続され、NT
SC信号にVGA 信号がオーバレイされた信号は、VGA コン
トローラ170 の制御の下にVGA RAM174に格納される。同
様に、フィードバックライン992 は、RGB スイッチ130
の出力からVGA コントローラ170 の入力に戻るように接
続され、RGB またはS-タイプのビデオ信号にVGA 信号が
オーバレイされた信号は、VGA コントローラ170 の制御
の下にVGA RAM 174 に格納される。
【０１０８】フィードバックライン993 は、スイッチゲ
ートアレイ168 の出力からタイミングゲートアレイ142
の入力に戻るように接続されて、VGA 画像信号にNTSC,R
GBまたはS-タイプのビデオ信号がオーバレイされた信号
は、タイミングゲートアレイ142 の制御の下にVRAM156
に格納される。
ートアレイ168 の出力からタイミングゲートアレイ142
の入力に戻るように接続されて、VGA 画像信号にNTSC,R
GBまたはS-タイプのビデオ信号がオーバレイされた信号
は、タイミングゲートアレイ142 の制御の下にVRAM156
に格納される。
【０１０９】上述したフィードバックパスは、ほんの一
例であって、スイッチ138,130 または168 のいずれかの
出力をコントローラ142 または170 の入力にフィードバ
ックして一旦オーバレイ画像を蓄積させ、さらに、オー
バレイ画像だけでなくある画像フォーマット、たとえば
VGA 信号あるいはNTSC信号から変換された画像を表わす
信号を出力して、メモリ156 または174 にフィードバッ
クして格納するようにしてもよい。
例であって、スイッチ138,130 または168 のいずれかの
出力をコントローラ142 または170 の入力にフィードバ
ックして一旦オーバレイ画像を蓄積させ、さらに、オー
バレイ画像だけでなくある画像フォーマット、たとえば
VGA 信号あるいはNTSC信号から変換された画像を表わす
信号を出力して、メモリ156 または174 にフィードバッ
クして格納するようにしてもよい。
【０１１０】出力信号をタイミングゲートアレイ142 ま
たはVGA コントローラ170 のいずれかにフィードバック
させるために、コンピュータ10はバスバッファ188 を介
してそれらの回路にコマンドを送り、それらはADC 126
またはコンピュータ10からそれぞれ新しい画像データを
受ける。そのとき、回路142 および170 は、書き込みモ
ードに切り替わり、ここでそれらのオーバレイ画像を回
路138,130 または168の出力からメモリ156,174 に書き
込む。スイッチゲートアレイ168 の出力176 からの信号
がライン993 の手段によってフィードバックされること
に関して、このライン993 の信号パスは、図10に示すよ
うにタイミングゲートアレイ142 のバッファ715 に至
る。プログラマブル同期発生器711 はVGA タイミングデ
ータをゲンロック回路から受けて、タイミングデータを
ライン799 およびライン720 を介してマルチプレクサ70
3 とVRAM状態器704 にそれぞれ送る。マルチプレクサ70
3 はVRAM状態器704 によって指示されて入力ライン799
を選択し、出力ライン154 から出力する。 ここでは書き
込みタイミングデータとしてVRAM 156に供給する。
たはVGA コントローラ170 のいずれかにフィードバック
させるために、コンピュータ10はバスバッファ188 を介
してそれらの回路にコマンドを送り、それらはADC 126
またはコンピュータ10からそれぞれ新しい画像データを
受ける。そのとき、回路142 および170 は、書き込みモ
ードに切り替わり、ここでそれらのオーバレイ画像を回
路138,130 または168の出力からメモリ156,174 に書き
込む。スイッチゲートアレイ168 の出力176 からの信号
がライン993 の手段によってフィードバックされること
に関して、このライン993 の信号パスは、図10に示すよ
うにタイミングゲートアレイ142 のバッファ715 に至
る。プログラマブル同期発生器711 はVGA タイミングデ
ータをゲンロック回路から受けて、タイミングデータを
ライン799 およびライン720 を介してマルチプレクサ70
3 とVRAM状態器704 にそれぞれ送る。マルチプレクサ70
3 はVRAM状態器704 によって指示されて入力ライン799
を選択し、出力ライン154 から出力する。 ここでは書き
込みタイミングデータとしてVRAM 156に供給する。
【０１１１】他方、図16のライン993 を介して図11のバ
ッファ715 に送られたVGA フォーマットのデータは、ラ
イン796 および722 を介してFIFO回路702 およびVRAMデ
ータバッファ701 に送られる。これらデータは、上述し
たマルチプレクサ703 から供給される書き込みタイミン
グデータの制御の下にVRAM156 に書き込まれる。
ッファ715 に送られたVGA フォーマットのデータは、ラ
イン796 および722 を介してFIFO回路702 およびVRAMデ
ータバッファ701 に送られる。これらデータは、上述し
たマルチプレクサ703 から供給される書き込みタイミン
グデータの制御の下にVRAM156 に書き込まれる。
【０１１２】VRAM 156または VGA RAM174 に戻されたオ
ーバレイ画像は、それらVRAM156 またはVGA RAM174に格
納されて、このように格納されたオーバレイ画像は、内
部メモリ156 または174 から外部メモリへこの外部メモ
リの取り扱う転送速度にて転送される。外部メモリ装置
に格納されたオーバレイ画像は、容易に、かつ選択的に
読み出すことができ、複合オーバレイ信号として形成さ
れた画像信号を再オーバレイすることなくモニタに表示
することができる。また、さらに処理またはオーバレイ
信号のオーバレイが極めて容易となる。なお、ここで説
明した実施例は本発明を説明するためのものであって、
本発明は必ずしもこれに限定されるものではなく、本発
明の精神を逸脱することなく当業者が可能な変形および
修正は本発明の範囲に含まれる。
ーバレイ画像は、それらVRAM156 またはVGA RAM174に格
納されて、このように格納されたオーバレイ画像は、内
部メモリ156 または174 から外部メモリへこの外部メモ
リの取り扱う転送速度にて転送される。外部メモリ装置
に格納されたオーバレイ画像は、容易に、かつ選択的に
読み出すことができ、複合オーバレイ信号として形成さ
れた画像信号を再オーバレイすることなくモニタに表示
することができる。また、さらに処理またはオーバレイ
信号のオーバレイが極めて容易となる。なお、ここで説
明した実施例は本発明を説明するためのものであって、
本発明は必ずしもこれに限定されるものではなく、本発
明の精神を逸脱することなく当業者が可能な変形および
修正は本発明の範囲に含まれる。
【０１１３】
【発明の効果】以上詳細に説明したように本発明による
画像データ処理装置は、オーバレイされて一つのモニタ
に出力されるビデオ信号を異なるビデオ形式に走査変換
して他の出力に転送するので、最初のモニタと異なる形
式のモニタにも最初のモニタのためにオーバレイ処理さ
れたビデオ信号を同時に表示することができる。
画像データ処理装置は、オーバレイされて一つのモニタ
に出力されるビデオ信号を異なるビデオ形式に走査変換
して他の出力に転送するので、最初のモニタと異なる形
式のモニタにも最初のモニタのためにオーバレイ処理さ
れたビデオ信号を同時に表示することができる。
【０１１４】一度、オーバレイされたビデオ信号が制御
手段にフィードバックされて内部メモリに書き込まれ、
この内部メモリに蓄積されたオーバレイ信号は、外部メ
モリの取り扱う転送速度にて随時外部メモリに蓄積する
ことができる。したがって、後に再オーバレイすること
なくオーバレイした画像を手軽に読み出してモニタに表
示することができ、さらに複合オーバレイ信号として簡
単に処理することができる。
手段にフィードバックされて内部メモリに書き込まれ、
この内部メモリに蓄積されたオーバレイ信号は、外部メ
モリの取り扱う転送速度にて随時外部メモリに蓄積する
ことができる。したがって、後に再オーバレイすること
なくオーバレイした画像を手軽に読み出してモニタに表
示することができ、さらに複合オーバレイ信号として簡
単に処理することができる。
【図１】本発明によるビデオ信号合成装置の一実施例を
示すブロック図である。
示すブロック図である。
【図２】同実施例におけるオーバレイ再走査ボードの構
成を示すブロック図である。
成を示すブロック図である。
【図３】同実施例において作成される画像の例を示す図
である。
である。
【図４】同実施例において作成される画像の例を示す図
である。
である。
【図５】同実施例におけるビデオデータのフォーマット
を示す図である。
を示す図である。
【図６】VGA 信号をNTSC画像信号に変換するための従来
システムの一例を示すブロック図である。
システムの一例を示すブロック図である。
【図７】NTSCをVGA 画像信号に変換するための従来シス
テムの一例を示すブロック図である。
テムの一例を示すブロック図である。
【図８】NTSC画像信号にVGA を合成するための従来シス
テムの一例を示すブロック図である。
テムの一例を示すブロック図である。
【図９】本発明の実施例におけるタイミングゲートアレ
イの構成を示すブロック図である。
イの構成を示すブロック図である。
【図１０】図９に続きタイミングゲートアレイの構成を
示すブロック図である。
示すブロック図である。
【図１１】同実施例におけるスイッチゲートアレイの構
成を示すブロック図である。
成を示すブロック図である。
【図１２】同実施例におけるスイッチゲートアレイの動
作を説明するためのフローチャートである。
作を説明するためのフローチャートである。
【図１３】同実施例によって生成されたインデックス画
像例を示す図である。
像例を示す図である。
【図１４】同実施例によって生成されたインデックス画
像例を示す図である。
像例を示す図である。
【図１５】図２に示すオーバレイ再走査ボードの他の実
施例を示すブロック図である。
施例を示すブロック図である。
【図１６】同オーバレイ再走査ボードのもう一つの実施
例を示すブロック図である。
例を示すブロック図である。
10 パーソナルコンピュータ 14 オーバレイ再走査ボード 20 録画再生装置 142 タイミングゲートアレイ 150 ゲンロック回路 156 VRAM 168 スイッチゲートアレイ 252 サマライズ画像 250 インデックス画像 260 タイトル 703 VRAMアドレス指定用バッファ／マルチプレクサ 704 VRAM状態器 711,712 プログラマブル同期発生器 713 ゲンロック論理ブロック 716 オーバーレイ論理ブロック 991,992,993 フィードバックライン 1101 ラインバッファ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｈ０４Ｎ 1/387 4226−5Ｃ (31)優先権主張番号 ０７／６１０，９０２ (32)優先日 1990年11月９日 (33)優先権主張国 米国（ＵＳ）
Claims (16)
- 【請求項１】 自然画像やコンピュータ描画を表わす画
像データを処理システムに取り込んで画像処理する画像
データ処理装置において、該装置は、 画像データを書き換え可能に蓄積して該画像データにて
形成される画像フレームを再生可能に記録するランダム
アクセス可能な第１の蓄積手段と、 前記処理システムのシステムバスに接続され、前記処理
システムに対して適合されるようにフォーマッティング
された第１タイプの画像データを前記第１の蓄積手段に
入力させる第１の入力手段と、 前記第１の蓄積手段に対して画像データの書き込みおよ
び読み出しを制御する第１の制御手段と、 自然画の再生のための第２タイプの画像データを入力し
て該第２タイプの画像データを前記第１の制御手段に供
給する第２の入力手段と、 前記第１タイプの画像データを出力するために前記第１
の制御手段に接続された第１の出力手段と、 前記第２タイプの画像データを出力するために前記第１
の制御手段に接続された第２の出力手段とを備え、 前記第１の制御手段は、前記処理システムからの命令の
下に前記第１または第２の入力手段からの画像データを
前記第１の蓄積手段に選択的に書き込む選択書込手段を
備え、 さらに、前記第１の制御手段は、前記第１または第２タ
イプの画像データのいずれかとして前記第１の蓄積手段
に蓄積された画像データを前記処理システムからの命令
の下に選択的に読み出して、該第１または第２タイプの
画像データを前記第１または第２の出力手段にそれぞれ
送出するための選択読出手段を備えたことを特徴とする
画像データ処理装置。 - 【請求項２】 請求項１に記載の画像データ処理装置に
おいて、該処理装置は、前記第１の出力手段と前記第２
の出力手段との間に、前記第１の出力手段に供給される
第１タイプの信号を第２タイプの信号に変換して前記第
２の出力手段に供給する変換手段が配置されていること
を特徴とする画像データ処理装置。 - 【請求項３】 自然画像やコンピュータ描画を表わす画
像データを処理システムに取り込んで画像処理する画像
データ処理装置において、該装置は、 画像データを書き換え可能に蓄積して該画像データにて
形成される画像フレームを再生可能に記録するランダム
アクセス可能な第１の蓄積手段と、 前記処理システムのシステムバスに接続され、前記処理
システムに対して適合されるようにフォーマッティング
された第１タイプの画像データを前記第１の蓄積手段に
入力させる第１の入力手段と、 前記第１の蓄積手段に対して画像データの書き込みおよ
び読み出しを制御する第１の制御手段と、 自然画の再生のための第２タイプの画像データを入力し
て該第２タイプの画像データを前記第１の制御手段に供
給する第２の入力手段と、 前記第１タイプの画像データを出力するために前記第１
の制御手段に接続された第１の出力手段と、 前記第２タイプの画像データを出力するために前記第１
の制御手段に接続された第２の出力手段とを備え、 前記第１の制御手段は、前記処理システムからの命令の
下に前記第１または第２の入力手段からの画像データ、
または前記第１または第２の出力手段からの画像データ
のいずれかを前記第１の蓄積手段に選択的に書き込む選
択書込手段を備え、 さらに、前記第１の制御手段は、前記第１または第２タ
イプの画像データのいずれかとして前記第１の蓄積手段
に蓄積された画像データを前記処理システムからの命令
の下に選択的に読み出して、該第１または第２タイプの
画像データを前記第１または第２の出力手段にそれぞれ
送出するための選択読出手段を備えたことを特徴とする
画像データ処理装置。 - 【請求項４】 請求項１ないし請求項３のいずれかに記
載の画像データ処理装置において、前記画像データは、
デジタル形式にて前記第１の蓄積手段に格納されること
を特徴とする画像データ処理装置。 - 【請求項５】 請求項４に記載の画像データ処理装置に
おいて、前記第１の蓄積手段に蓄積された画像データ
は、前記第１または第２の入力手段のいずれによって該
装置に入力されたかを示す第１の識別子を含み、 前記第１の出力手段は、前記第１タイプの画像データを
受けて、該第１タイプの画像データを前記第１の識別子
に基づく２つのフォーマットのうちの一つのアナログ画
像信号に変換する第１の信号変換手段を備えることを特
徴とする画像データ処理装置。 - 【請求項６】 請求項５に記載の画像データ処理装置に
おいて、前記第１の入力手段は、前記処理システムのバ
スに接続された第２の蓄積手段であって前記バスにて受
けた前記第１タイプの画像データを格納する第２の蓄積
手段と、前記第２の蓄積手段からの前記第１タイプの画
像データを読み出して該第１タイプの画像データを前記
第２の蓄積手段に書き込む第２の制御手段とを備えたこ
とを特徴とする画像データ処理装置。 - 【請求項７】 請求項６に記載の画像データ処理装置に
おいて、前記第１の入力手段を介して該装置に入力する
前記第１の画像データのデータフォーマットは、画素を
形成する色を指定するルックアップテーブルのアドレス
を指示する第２の識別子を含むことを特徴とする画像デ
ータ処理装置。 - 【請求項８】 請求項７に記載の画像データ処理装置に
おいて、前記第１の出力手段は、前記第２の入力手段を
介して該装置に入力して前記第１の蓄積手段に蓄積され
た画像信号を出力し、または前記第２の蓄積手段に蓄積
された前記画像信号の第２の識別子にてあらかじめ決め
られた色を指示して前記第２の蓄積手段に蓄積された画
像信号を出力する第１の切替手段を備えることを特徴と
する画像データ処理装置。 - 【請求項９】 請求項８に記載の画像データ処理装置に
おいて、前記あらかじめ決められた色は、透明であるこ
とを特徴とする画像データ処理装置。 - 【請求項１０】 請求項８に記載の画像データ処理装置
において、前記第２の出力手段は、前記第２タイプの画
像データを受けて、該第２タイプの画像データを前記第
１の識別子に基づく２つのフォーマットのうちの１つの
アナログ信号に変換する第２の信号変換手段と、第２の
切替手段とを備え、 該第２の切替手段は、前記第２の入力手段を介して入力
して該第２の切替手段に最初に入力する信号として直接
送られた画像信号と、前記第１の入力手段を介して該装
置に入力して前記第１の蓄積手段に蓄積された該第２の
切替手段に２番目の信号として入力する画像信号とを受
けて、 該第２の切替手段への最初の入力信号を出力するときに
該第２の切替手段への第２の入力信号における第２の識
別子にて指示されたあらかじめ決められた色を指定して
最初の入力信号を出力し、また、該第２の切替手段への
第２の入力信号を出力し、 前記第１の制御手段は、前記第２の切替手段への最初の
入力信号に同期して、前記第１の蓄積手段から前記第２
の切替手段への第２の入力信号を読み出して前記第２の
出力手段に供給し、第２の切替手段を画素毎に切り替え
させ、 これにより、該第２の切替手段への最初の入力信号を第
２の入力信号と合成することを特徴とする画像データ処
理装置。 - 【請求項１１】 請求項１ないし請求項３のいずれかに
記載の画像データ処理装置において、前記第２の入力手
段を介して該装置に入力する画像データは、テレビジョ
ン信号を含むことを特徴とする画像データ処理装置。 - 【請求項１２】 請求項２に記載の画像データ処理装置
において、前記変換手段は、ラインバッファを含むこと
を特徴とする画像データ処理装置。 - 【請求項１３】 請求項１２に記載の画像データ処理装
置において、前記ラインバッファは、画像データがある
周波数にて書き込まれて他の周波数にて読み出される走
査変換を行なうことを特徴とする画像データ処理装置。 - 【請求項１４】 画像データ処理装置に用いられる記憶
システムにおいて、該記憶システムは、 画像データメモリと、 該画像データメモリに画像データを書き込みおよび読み
出す際に、該画像データメモリへ書き込まれ、または読
み出される多種の形式の画像データを多種の読出しまた
は書込みタイミングデータフォ−マットを使用して書き
込みおよび読み出すプログラム可能な制御手段とを備え
たことを特徴とする記憶システム。 - 【請求項１５】 請求項１４に記載の記憶システムにお
いて、前記画像データメモリに書き込まれる画像データ
は、まず、前記制御手段へ入力され、 該制御手段は、受信した画像データに応動するタイミン
グデータを受けて、該受信したタイミングデータに応動
する書込みタイミングデータを使用して前記画像データ
メモリへ前記受信した画像データを書き込むために、該
制御手段にてプログラムを行なうことを特徴とする記憶
システム。 - 【請求項１６】 請求項１４に記載の記憶システムにお
いて、前記メモリに書き込まれる画像データは、前記メ
モリへ直接送信され、 該メモリに書き込まれる画像データに応動するタイミン
グデータは、前記制御手段へ送信され、 該制御手段は、受信したタイミングデータに応動する書
込みタイミングデータを使用して前記メモリに画像デー
タを書き込むためのプログラムを行なうことを特徴とす
る記憶システム。
Applications Claiming Priority (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US61090290A | 1990-11-09 | 1990-11-09 | |
| US61091090A | 1990-11-09 | 1990-11-09 | |
| US61120190A | 1990-11-09 | 1990-11-09 | |
| US61120290A | 1990-11-09 | 1990-11-09 | |
| US07/610,910 | 1990-11-09 | ||
| US07/610,902 | 1990-11-09 | ||
| US07/611,202 | 1990-11-09 | ||
| US07/611,201 | 1990-11-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05216463A true JPH05216463A (ja) | 1993-08-27 |
| JP2898807B2 JP2898807B2 (ja) | 1999-06-02 |
Family
ID=27505096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3321485A Expired - Fee Related JP2898807B2 (ja) | 1990-11-09 | 1991-11-11 | 画像データ処理装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (2) | EP0833506A1 (ja) |
| JP (1) | JP2898807B2 (ja) |
| DE (1) | DE69129730T2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100380991B1 (ko) * | 1994-07-25 | 2003-10-30 | 오스트레일리안 리서치 앤드 디자인 코포레이션 피티와이 리미티드 | 비디오데이터에대한타이밍신호제공용제어기 |
| US6700625B1 (en) | 1994-05-18 | 2004-03-02 | Fuji Photo Film Co., Ltd. | Image processing apparatus and method for accepting image signals from a medium or source of a plurality of types to display images of a plurality of frames simultaneously on a screen |
| KR100477632B1 (ko) * | 1997-12-31 | 2005-05-16 | 삼성전자주식회사 | 컴퓨터에서의 영상신호 처리장치 |
| JP2010107768A (ja) * | 2008-10-30 | 2010-05-13 | Canon Inc | 画像処理装置、画像処理方法、コンピュータプログラム及び記憶媒体 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL194254C (nl) * | 1992-02-18 | 2001-10-02 | Evert Hans Van De Waal Jr | Inrichting voor het converteren en/of integreren van beeldsignalen. |
| US5497498A (en) * | 1992-11-05 | 1996-03-05 | Giga Operations Corporation | Video processing module using a second programmable logic device which reconfigures a first programmable logic device for data transformation |
| AU693217B2 (en) * | 1994-07-25 | 1998-06-25 | Australian Research And Design Corporation Pty Ltd | A controller for providing timing signals for video data |
| EP0741379A1 (en) * | 1995-05-04 | 1996-11-06 | Winbond Electronics Corporation | Scaled video output overlaid onto a computer graphics output |
| JPH09284650A (ja) * | 1996-04-15 | 1997-10-31 | Toshiba Corp | デジタル信号処理装置 |
| GB2325105A (en) * | 1997-05-07 | 1998-11-11 | Umax Data Systems Inc | Converting and scaling non-interlaced VGA signals to interlaced TV signals |
| TW417404B (en) * | 1998-02-03 | 2001-01-01 | Seiko Epson Corp | Projection display device and method therefor, and an image display device |
| EP0954171A1 (en) * | 1998-04-29 | 1999-11-03 | CANAL+ Société Anonyme | Receiver/decoder and method of processing video data |
| JP4977296B2 (ja) * | 1999-07-15 | 2012-07-18 | トムソン ライセンシング | 複数カラリメトリ受信機用のオンスクリーン表示を生成する方法および装置 |
| US7212250B1 (en) | 1999-07-15 | 2007-05-01 | Thomson Licensing | Method and apparatus for providing on-screen displays for a multi-colorimetry receiver |
| KR100374646B1 (ko) * | 2001-03-10 | 2003-03-03 | 삼성전자주식회사 | 픽쳐 인 픽쳐 기능과 프레임 속도 변환을 동시에 수행하기위한 영상 처리 장치 및 방법 |
| JP2005163370A (ja) * | 2003-12-02 | 2005-06-23 | Hitachi Constr Mach Co Ltd | 建設機械の画像表示装置 |
| US20070143801A1 (en) * | 2005-12-20 | 2007-06-21 | Madonna Robert P | System and method for a programmable multimedia controller |
| US8659704B2 (en) | 2005-12-20 | 2014-02-25 | Savant Systems, Llc | Apparatus and method for mixing graphics with video images |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4587633A (en) * | 1982-11-10 | 1986-05-06 | Wang Laboratories, Inc. | Management communication terminal system |
| JPS6180222A (ja) * | 1984-09-28 | 1986-04-23 | Asahi Glass Co Ltd | メガネ合せ方法及びメガネ合せ装置 |
| DE3702220A1 (de) * | 1987-01-26 | 1988-08-04 | Pietzsch Ibp Gmbh | Verfahren und einrichtung zur darstellung eines gesamtbildes auf einem bildschirm eines bildschirmgeraetes |
| US4918526A (en) * | 1987-03-20 | 1990-04-17 | Digital Equipment Corporation | Apparatus and method for video signal image processing under control of a data processing system |
| US4855813A (en) * | 1987-12-11 | 1989-08-08 | Russell David P | Television image processing system having capture, merge and display capability |
| JP2829958B2 (ja) * | 1988-01-27 | 1998-12-02 | ソニー株式会社 | タイトル画像挿入装置 |
| US4951229A (en) * | 1988-07-22 | 1990-08-21 | International Business Machines Corporation | Apparatus and method for managing multiple images in a graphic display system |
| US4994912A (en) * | 1989-02-23 | 1991-02-19 | International Business Machines Corporation | Audio video interactive display |
| US5014128A (en) * | 1989-04-24 | 1991-05-07 | Atronics International Inc. | Video interface circuit for displaying capturing and mixing a live video image with computer graphics on a video monitor |
| EP0404393A3 (en) * | 1989-06-19 | 1992-03-04 | International Business Machines Corporation | Video digitising/display adapter |
| US4956707A (en) * | 1989-07-27 | 1990-09-11 | Megatek Corporation | Adaptive graphics video standards format converter user-interface |
| JP2921879B2 (ja) * | 1989-09-29 | 1999-07-19 | 株式会社東芝 | 画像データ処理装置 |
| US5220312A (en) * | 1989-09-29 | 1993-06-15 | International Business Machines Corporation | Pixel protection mechanism for mixed graphics/video display adaptors |
| US5229852A (en) * | 1989-12-05 | 1993-07-20 | Rasterops Corporation | Real time video converter providing special effects |
| JPH05324821A (ja) * | 1990-04-24 | 1993-12-10 | Sony Corp | 高解像度映像及び図形表示装置 |
| IT1243883B (it) * | 1990-10-31 | 1994-06-28 | Grafite Srl | Dispositivo di conversione grafica colore particolarmente per la conversione di segnali video provenienti da stazioni grafiche in segnali televisivi |
-
1991
- 1991-11-08 EP EP97120398A patent/EP0833506A1/en not_active Ceased
- 1991-11-08 EP EP91119095A patent/EP0484981B1/en not_active Expired - Lifetime
- 1991-11-08 DE DE1991629730 patent/DE69129730T2/de not_active Expired - Fee Related
- 1991-11-11 JP JP3321485A patent/JP2898807B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6700625B1 (en) | 1994-05-18 | 2004-03-02 | Fuji Photo Film Co., Ltd. | Image processing apparatus and method for accepting image signals from a medium or source of a plurality of types to display images of a plurality of frames simultaneously on a screen |
| KR100380991B1 (ko) * | 1994-07-25 | 2003-10-30 | 오스트레일리안 리서치 앤드 디자인 코포레이션 피티와이 리미티드 | 비디오데이터에대한타이밍신호제공용제어기 |
| KR100477632B1 (ko) * | 1997-12-31 | 2005-05-16 | 삼성전자주식회사 | 컴퓨터에서의 영상신호 처리장치 |
| JP2010107768A (ja) * | 2008-10-30 | 2010-05-13 | Canon Inc | 画像処理装置、画像処理方法、コンピュータプログラム及び記憶媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2898807B2 (ja) | 1999-06-02 |
| DE69129730D1 (de) | 1998-08-13 |
| EP0484981B1 (en) | 1998-07-08 |
| EP0833506A1 (en) | 1998-04-01 |
| EP0484981A2 (en) | 1992-05-13 |
| EP0484981A3 (en) | 1993-12-29 |
| DE69129730T2 (de) | 1998-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5327156A (en) | Apparatus for processing signals representative of a computer graphics image and a real image including storing processed signals back into internal memory | |
| US5426731A (en) | Apparatus for processing signals representative of a computer graphics image and a real image | |
| JP2898807B2 (ja) | 画像データ処理装置 | |
| US5218432A (en) | Method and apparatus for merging video data signals from multiple sources and multimedia system incorporating same | |
| US6157415A (en) | Method and apparatus for dynamically blending image input layers | |
| US4821121A (en) | Electronic still store with high speed sorting and method of operation | |
| US4568981A (en) | Font recall system and method of operation | |
| JPH0934426A (ja) | 映像表示方法 | |
| EP0840276B1 (en) | Window processing in an on screen display system | |
| KR980013377A (ko) | 영상신호 변환장치와 델레비젼신호처리장치 | |
| JPH0686297A (ja) | テレビモードの自動変換装置 | |
| US6489933B1 (en) | Display controller with motion picture display function, computer system, and motion picture display control method | |
| JP2948693B2 (ja) | 画像データ処理装置におけるインデックス画像の記録方法および記録装置 | |
| KR0155596B1 (ko) | 영상 캡쳐 겸용 영상 재생장치 | |
| JP3536373B2 (ja) | 映像表示装置 | |
| JPH08171382A (ja) | 映像表示装置 | |
| JPH0540618Y2 (ja) | ||
| JPH05284508A (ja) | 異種映像信号間の変換合成信号処理装置 | |
| JP2000295527A (ja) | 映像合成装置 | |
| JP2605006B2 (ja) | 色調制御装置 | |
| JPH04248591A (ja) | 動画ウィンドウ表示装置 | |
| JPH0431892A (ja) | ビデオ信号表示装置 | |
| JPH0286451A (ja) | ビデオプリンタ | |
| JPH07140954A (ja) | 画像合成装置 | |
| JPS62171283A (ja) | マルチ画面表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990209 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |