KR980013377A - 영상신호 변환장치와 델레비젼신호처리장치 - Google Patents

영상신호 변환장치와 델레비젼신호처리장치 Download PDF

Info

Publication number
KR980013377A
KR980013377A KR1019970032337A KR19970032337A KR980013377A KR 980013377 A KR980013377 A KR 980013377A KR 1019970032337 A KR1019970032337 A KR 1019970032337A KR 19970032337 A KR19970032337 A KR 19970032337A KR 980013377 A KR980013377 A KR 980013377A
Authority
KR
South Korea
Prior art keywords
signal
clock
circuit
output
synchronization
Prior art date
Application number
KR1019970032337A
Other languages
English (en)
Other versions
KR100255907B1 (ko
Inventor
히데요 우와바타
미노루 미야타
Original Assignee
모리시타 요이찌
마쯔시다덴기산교 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시타 요이찌, 마쯔시다덴기산교 가부시기가이샤 filed Critical 모리시타 요이찌
Publication of KR980013377A publication Critical patent/KR980013377A/ko
Application granted granted Critical
Publication of KR100255907B1 publication Critical patent/KR100255907B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/0122Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/015High-definition television systems
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0105Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/64Circuits for processing colour signals
    • H04N9/641Multi-purpose receivers, e.g. for auxiliary information
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012Conversion between an interlaced and a progressive signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/64Circuits for processing colour signals
    • H04N9/642Multi-standard receivers

Abstract

본 발명은 영상신호의 처리장치에 관한 것이며, 상세히는 개인용컴퓨터의 출력신호를 기존의 텔레비젼신호로 변환하는 영상신호변환장치에 관한 것으로서, 개인용컴퓨터의 신호를 텔레비젼수신기에 표시하기 위한 영상신호변환장치에 있어서 화질의 열악화가 없고 축소, 확대하서 용이하게 HDTV수신기에 의해 표시가능하게 하는 것을 목적으로 한 것이며, 그 구성에 있어서, 입력신호의 수평동기신호에 ㄷ 동기한 제1클록발생회로(40)의 출력력에 의해 입력신호를 디지털로 변환하여, 메모리(2)에 기록하고, 메모리(2)로부터 입력한 수직동기신호에 동기한 제클록발생회로(6)의 출력을 사용해서, 제어부(8)가 지정하는 위치로부터 판독을 개시하고, 출력된 디지털 신호를 다시 아날로그신호로 영상신호를 소망의 신호방식으로 변환할 수 있는 것을 특징으로 한 것이다.

Description

영상신호 변환장치와 델레비젼신호처리장치
본 발명은 영상신호의 처리장치에 관한 것으로서, 상세하게는 개인용컴퓨터의 출력신호를 기존의 텔레비젼신호로 변환하는 영상신호 변환장치에 관한 것이다.
최근, 퍼스널컴퓨터(이하 개인용컴퓨터라고 칭함)의 보급이 눈부시고, 개인용컴퓨터의 신호를 대화면으로 또한 염가로 보고 싶다는 요망이 높아지고 있다. 개인용컴퓨터의 신호를 표시하기 위해서는 영상신호표시장치로서 멀티스캔디스플레이 또는 전용의 디스플레이를 통상 사용하고 있다. 그러나, 대화면의 멀티스캔 디스플레이나 전용의 디스플레이는 고도의 기술이 필요하고 고가이다.
한편, 대화면의 HIGH DEPINITON TELEVISION 수상기(이하 HDTV수상기라고 칭함)는 급속히 보급되기 시작하고 있으며, 개인용컴퓨터의 신호를 표시하는 능력은 충분히 구비하고 있다. 그래서 HDTV수상기에 의해 개인용 컴퓨터의 신호를 표시하고 싶다는 수요가 급속히 증가하고 있다. 그러나, 그대로는 HDTV수상기에 의해 개인용컴퓨터의 신호를 표시할 수는 없고, HDTV수상기와 개인용컴퓨터를 연결하는 인터페이스장치가 필요하다. 예를 들면, 일본국 특개평 8-9343호 공보에 기재된 영상신호변환장치가 필요하다.
이 영상신호변환장치를 사용하면, HDTV수상기에 의해 개인용컴퓨터의 신호를 표시할 수 있다.
이하, 도면을 참조하면서 종래의 영상신호변환장치를 표시한 블록도이다.
도 5는 종래의 영상신호변환장치를 표시한 블록도이다.
도 5에 있어서, (51)은 입력신호처리회로이며, 입력신호를 아날로그로부터 디지털로 변환하여, 입력신호로부터 수평동기신호(HD1) 및 수직동기신호(VD1)를 분리출력하고, 그리고 디지털로 변환할 때에 사용하는 클록(CK1)을 발생출력한다. (52)는 축소처리회로로서, 수평방향 및 수직방향의 화소수를 필요한 경우에는 소요비율로 축소처리하고, 그외의 경우에는 드로우(through)하는 축소처리회로이다. (53)은 데이터를 일단 기록하는 메모리이다. (54)는 확대처리로서, 수평방향 및 수직방향의 화소수를 필요한 경우에는 소요 비율로 확대처리하고, 그외의 경우에는 드로우한다. (55)는 출력신호처리신호로서, 디지털 신호를 아날로그로 변환하는 등 소정의 신호처리를 행한다. (56)은 제어부로서, 입력신호를 소망의 신호로 변환해서 출력 할 때의 수평방향, 수직방향의 축소 또는 확대의 비율로 출력하고, 메모리(53)의 기록, 판독을 제어하는 신호를 출력한다. (57)은 출력용 HD2/VD2발생회로로서, 신호변환 후의 출력용수평동기신호(HD2)와 출력용수직동기신호(VD2) 및 출력용클록 CK2를 발생출력한다.
이상과 같이 구성된 도 5의 종래의 영상신호변환장치에 대해서, 그동작을 설명한다.
출력신호를 입력신호와 다른 영상신호방식으로 변환해서 출력하기 위하여, 영상신호변환장치는 입력신호를 축소 또는 확대하고, 또 소망의 신호의 동기신호를 출력할 필요가 있다. 상기 영상신호변환장치는, 축소처리를 축소처리회로(52)에서 행하고, 확대처리를 확대처리회로(54)에서 행하고 있다.
이들 축소, 확대처리는 디지털 신호처리에 의해 행하고 있다.
입력신호는 NTS방식, EXTENDED DEFINITION TELEVISION STANDARD(이하 EDTV 방식이라 호칭함), HIGH EDFITION TELEVISION STANDARD(이하 HDTV방식이라 호칭함), 및 VIDEO GRAPHICS ARRAY(이하 VGA사양仕樣이라 호칭함)의 개인용컴퓨터를 상정하고, 신호변환 후의 신호도 마찬가지로 NTSC방식, EDTV방식, HDTV방식 및 VGA사양의 개인용컴터신호를 상정하고 있다. 축소, 확대처리는 입력신호와 출력신호의 상호관계에 의해 결정된다. 종래의 영상신호변환장치가 축소처리를 행하는 경우에는 축소처리회로(52)에서 축소처리를 행한 후, 메모리(53)에서 일단 기록하고, 메모리(53)로부터 행하는 경우에는 축소처리회로(52)에서 축소처리를 행한 후, 메모리(53)에서 일단 기록하고, 메모리(53)로부터 CK2에 동기해서 데이터를 판독하고, 확대처리회로(54)에서 확대처리를 행하지 않고 드루우하므로써 축소처리를 행한다. 또, 본 영상신호 변환장치가 확대처리를 행하는 경우에는 축소처리회로(52)에서 축소처리를 행하지 않고 드로우하여, 메모리(53)에서 일단 기록하고, 메모리(53)로부터 CK2에 동기해서 데이터를 판독하고, 확대처리회로(54)에서 확대처리를 행하므로서 확대처리를 행한다 또, 예를 들면 입력신호가 VGA사양의 개인용컴퓨터에 의해, 변환후의 신호가 HDTV형식의 경우, 입력신호의 수직주파수는 60HZ이다. 출력신호는 59.94㎐이다. 입력신호와 출력신호의 수직주파수의 차이에 관한 변환은, 메모리(53)의 기록, 판독을 제어하는 것으로 핸한다.
이상과 같이 종래에서 설명한 바와 같은 영상신호변환장치의 축소, 확대를 모두 디지털 신호처리에 의해서 행하고 있다.
따라서 입력영상신호를 열악화하는 일없이 축소, 확대하려면, 축소필터, 확대필터의 탭수를 충분히 취하므로써, 샘플링주파수의 변환에 의한 변형이 발생하지 않도록, 재생하는 것이 요구되고 있다. 이 요구를 만족하기 위해서는 대규모의 회로가 필요하다.
또, 예를 들면 입력신호가 개인용컴퓨터용의 VGA사양에 의해, 변환후의 신호가 HDTV형식의 경우, 입력신호의 수직주파수는 60HZ이고, 출력신호의 수직주파수는 59.94HZ이다. 이 차이를 변환하기 위해서는, 이 영상신호변환장치는, 대규모의 디지털 회로에 의해 보간을 행하거나, 메모리(53)의 기록, 판독을 제어하는 것으로 행하는 것이 필요하다. 따라서, 보간에 의한 학질열악화 또는 화상의 프레임누락이 발생한다.
도 1은 본 발명 제1실시예에 있어서의 영상신호변환장치의 블록도,
도 2는 본 발명 제2실시예에 있어서의 텔레비젼신호처리장치의 블록도,
도 3은 본 발명 제3실시예에 있어서의 텔레비젼 신호처리장치의 블록도,
도 4는 본 발명의 신호변환방법을 표시한 개념도,
도 5는 종래예에 의한 영상신호변환장치의 블록도.
* 도면의 주요부분에 대한 부호의 설명 *
1 : A/D변환기, 2 : 메모리,
3 : D/A변환기, 4 : 제1클럭발생회로,
5 : 위상조정회로, 6 : 제2클럭발생회로,
7 : 제어펄스발생회로, 8 : 제어부,
9 : 매트릭스회로, 11 : 제1제어부, 12 : 제2제어부,
13 : 출력제어처리부, 20 : 영상신호변환장치,
21 : NTSC신호선택부, 22 : NTSC신호처리회로,
23 : 제1선택기, 24 : 매트릭스회로,
25 : 제2선택기, 26 : HDTV신호선택두,
27 : HDTV신호처리회로, 28 : 동기분리 · 발생회로,
30 : 제어데이터, 31 : 입력영상신호선택기,
32 : 프로그램가능신호 처리회로, 33 : 클록선택기,
34 : 선택기, 38 : 동기분리클록발생회로,
51 : 입력신호처리회로, 52 : 축소처리회로,
53 : 메모리, 54 : 확대처리신호,
55 : 출력신호처리회로, 56 : 제어부,
57 : 출력용 HD2/VD2/CK2발생회로
이 과제의 해결을 위하여 본 발명의 영상신호변환장치는, 입력신호의 수평동기신호에 동기한 제1클럭신호에 의해 입력아날로그 영상신호를 디지털 신호로 변환하여, 메모리에 기록한다. 메모리로부터 기억된 영상신호를 판독하는데 있어서, 입력신호의 수직동기신호에 동기한 제2클럭을 사용한다. 또한, 제어부가 제어하는 기간에 판독하고, 판독한 디지털 신호를 D/A변환해서 다시 아날로그신호로 변환한다.
제어부가 메모리로부터 판독하는 것을 금지하고 있는 동안에, 아날로그신호는 영상신호는 없는 블랭크신호로 되어 있다.
이에 의해, 개인용컴퓨터의 출력신호를 A/D변환하고, 그 디지털 데이터를 메모리에 기억한다. 판독은, 제2클럭에 의해 판독하고, 메모리상에 존재하는 개인용컴퓨터의 출력신호를 기억한 영역의 판독을 종료한 후에는 블랭크신호를 출력한다.
이와 같이해서 소망의 신호방식으로 변환할 수 있다. 영상을 표시하는 HDTV수상기는, 입력신호의 개인용컴퓨터신호의 수직동기신호에 대응할 수 있다.
이 영상신호변환장치를 사용하므로써 개인용컴퓨터의 출력신호를 고화질의 상태로, 또한 용이하게 HDTV수상기에 의해 표시할 수 있게 된다.
이하, 본 발명의 실시예에 대해서 첨부도면을 참조하면서 상세히 설명한다.
도 1은 본 발명의 영상신호변환장치의 제1실시예의 블록도를 표시한다. 도 1에 있어서, A/D(analogue/digital)변환기(1)와 제1클록발생회로(CLK1)(4)는 제1제어부(11)를 구성한다.
A/D변환기(1)는 아날로그 입력신호를 디지털 신호로 변환하고, 메모리(M)(2)는 A/D변환기(1)로부터 출력되는 디지털 신호를 기억한다. 제1클록발생회로(CLK1)(4)는 입력신호의 수평동기신호에 동기한 제1클록을 발하는 것이며, 위상비교기와 클록을 카운트하는 카운터와, 위상비교기의 출력에 의해 클록주파수를 변화시키는 발신기에 의해 구성되어 있다. 제2클록 발생회로(CLK2)(6)는, 입력신호의 수직동기신호에 동기한 제2클록을 발생하는 것으로서, 위상비교기와, 클록을 카운트하는 카운터와, 위상비교기의 출력에 의해 클록주파수를 변환시키는 발신기에 의해 구성되어 있다.
위상조정회로(5)와 제어펄스발생회로(7)와 제어회로(8)는 제2제어부(12)를 구성한다. 위상조정회로(5)는, 입력된 클록을 부여된 지연정보분만큼 지연시키는 것이고, 아날로그지연선과 아날로그지연선의 출력을 선택하는 셀렉터에 의해 구성되어 있다. 제어펄스발생회로(7)는, 메모리(2)의 기록기간을 제어하는 신호 WE, 메모리(2)의 판독기간을 제어하는 신호 RE, 메모리(2)의 초기화를 제어하는 신호 RST를 발생하는 동시에, 클램프펄스나 동기신호를 발생하는 것이고, 카운터와 ROM(read only memory)에 의해 구성되어 있다. 제어회로(8)는, 제1클록발생회로(4), 위상조정회로(5), 제2클록발생회로(6), 어필스발생회로(7)에 각각 데이터를 전송하는 것으로서, 개인용컴퓨터와 개인용컴퓨터출력을 디코드해서 제1클록발생회로(4), 위상조정회로(5), 제2클록발생회로(6), 제어펄스발생회로(7)에 각각 데이터를 전송하는 디코더에 의해 구성되어 있다. D/A(digital/analogue)변환기(3)와 매트릭스회로(9)는 출력제어처리부(13)를 구성한다.
D/A변환기(3)는 메모리(2)로부터 출력되는 디지털 신호를 아날로그신호로 변환한다. 매트릭스회로(9)는, G, B, R3원색형식의 입력신호를 휘도신호 Y와 2개의 색차신호 Pb 및 Pr형식의 신호로 변환하고, 입력신호의 디스플레이로서 사용되는 수상기에 출력된다.
이상과 같이 구성된 도 1의 영상신호 변환장치에 대해서, 그 동작을 설명하기 전에, 입력신호 및 바람직한 출력신호에 대해서 설명한다.
입력신호는, 도 4A에 표시한 바와 같이, 개인용컴퓨터의 출력신호에 의해, 평화소수(도트수)가 수평귀선기간도 포함해서 800화소, 수직화소수가 수직귀선기간도 포함해서 525화소(라인 또는 도트, 프레임주파수가 60HZ의 잘 알려진 대표적인 VGA사양이라고 호칭되고 있는 신호가 된다. 또 본 발명의 영상신호변환장치의 출력신호는, 주사선수 1125개, 인터레이스주사, 프레임주파수 59.94HZ, 세로가로비 9 : 16의 MUSE방식의 HDTV방식의 TV수상기에 입력되어 디스플레이할 수 있는 신호라고 한다. 현재 시판되고 있는 HDTV수상기는, 프레임주파수 60HZ에 용이하게 동기할 수 있고, 또한 주사선수 563개의 넌(non)인터레이스 주사의 입력신호를 표시하는 것도 용이하게 할 수 있다. 그래서, 본 발명의 영상신호 변환장치의 출력, 즉 HDTV수상기에의 입력신호는 프레임주파수 60HZ, 주사선수 563개라고 생각하기로 한다.
본 발명은, VGA사양의 화상의 표시를 HDTV화면에 그대로 표시하는 것을 고려한다. 도 4B에 그 개념을 표시한다. HDTV수상기의 영상신호에 상기 개인용 컴퓨터로부터의 영상신호를 이하와 같이 기록한다.
메모리에는 송출된 영상데이터(수평 800화소, 수직 525라인의 화소)를 그대로 기록한다. 먼저, 가로방향에 대해서는, 세로가로비 9 : 16의 화면에 세로가로비 3 : 4로 입력한 영상의 세로가로비를 그대로 표시하기 위하여, 예를 들면, 디스플레이의 가로방향의 화소수를 1152로 한다. 그리고 그 화소 중 메모리에 기억되어 있던 800화소를 순차적으로 판독해서 표시한다. 메모리에 기억된 신호가 없어진 1152-800=352화소분의 영상은 블랭크로 해서 화상이 없는 그대로 표시한다. 수직방향에는, 마찬가지로, 디스플레이의 563개의 주사선중의 525개에 메모리에 비축된 영상신호를 순차적으로 판독해서 표시한다. 나머지의 563-525=38개의 블랭크로 한다. 즉, 1152×563의 희소에 의해 구성되는 디스플레이화면 중의 800×525화소의 공간에, 800×525화소의 VGA영상을 표시하고, 나머지의 화소의 공간은 블랭크로 한다.
입력신호의 귀선기간 및 디스플레이의 귀선기간을 언급하지 않고 설명했으나, 본 발명이 행하려고 하는 개념은 상기한 바와 같은 것이다.
그런데, 도 1의 영상신호변환장치에 대해서, 그 동작을 설명한다.
A/D변환기(1)는 예를 들면 샘플링주파수 25.2MHZ의 클록주파수에 의해 입력신호 G, B, R을 디지털 신호로 변환한다. 제1클록발생회로는(4)는 입력의 신호에 동기한 클록을 발생한다. 위상조정회로(5)는, 제어회로(8)보다 바람직한 위상을 실정하는 데이터(지연정보)를 입력하고, 제1클록발생회로(4)의 출력이 부여된 지연정보분만큼 지연시켜, 클록CK1로서 출력한다. 클록위상이 적정한 위치로 되면 A/D변환기(1)에 의해 변형된 상태에서 아날로그신호를 디지털 신호로 변환하여 버리기 때문에, 현저하게 화질열악화를 일으키지만, 위상조정회로(5)에서 적정한 클록위상을 설정하므로서 입력신호를 변형없이 디지털 신호로 변환할 수 있다. 제2클록발생회로로 (6)는 입력신호의 수직동기신호에 동기한 클록CK2를 기록한다. 메모리(2)는 위상조정회로(5)의 출력인 클록 CK1에 동기해서 A/D 변환기(1)의 출력데이터를 기록한다. 또 메모리(2)는 클록CK2에 동기해서 데이터를 출력한다.
여기서, 도 4A~도 4C를 사용해서, 신호변환의 상태를 설명한다. 도 4A~도 4C는 본 발명의 신호변환방법을 표시한 개념도이다. 도 4A는, 상기한 바와 같이, 가로로 800화소, 세로로 525화소의 입력신호의 VGA사양의 화소구성도를 표시한다. 도 4B는 메모리(2)로부터 영상신호의 데이터를 판독하는 경우, 화면좌측위의 최초의 화소데이터를 디스플레이의 좌측위의 위치에서 판독한 경우를 표시한다. 즉, 기록 또는 판독의 개시점이 동일하다. 도 4C는 메모리(2)로부터 영상신호의 데이터를 판독하는 경우, 화면좌측위의 최초의 회소데이터를 디스플레이의 좌측단부로부터 얼마간 우측으로, 또한 상단부로부터 얼마간 내려간 위치에서 판독한 도면이다. 즉, 이 도면에서는, 기록개시점과 판독개시점이 동일하지는 않는 것을 표시하고 있다. 예를 들면, 디스플레이에 기록하는 화소수를 1152라고 가정하면, 메모리로부터 판독하는 클록주파수CK2는, 1/(1152×563×60)=38.9MHZ로 선택된다. 제어펄스발생회로(7)는, 메모리(2)의 기록기간을 제어하는 WRITE ENABLE신호 WE, 메모리로부터 판독하는 기간을 제어하는 READ ENABLE신호 RE, 메모리(2)의 초기화를 제어하는 리세트신호 RST 등의 제어펄스를 발생하는 동시에, 클램프펄스나 동기신호를 발생한다.
상기한 바와 같이, 여기서 도 4A에서 표시한 입력신호는 CK1(25.2㎒)에 동기해서 샘플링되어, 메모리(2)에 기록된다. 이 메모리(2)에 기록한 데이터를, 입력신호의 수직동기신호에 동기한 CK2(약 38.9㎒)에서, 도 4B에 표시된 가로로 1152화소, 세로로 563화소의 구성에 의해 판독한다. 기록과, 판독은 동일한 수직동기신호에 의해 동기가 취해지고 있고, 그 수직주기는 동일하다. 입력신호는 메모리(2)에, 수평 800화소로서 기억해간다. 출력신호는 메모리(2)로부터 수평의 800화소의 데이터를 판독한 후는, 메모리(2)로부터의 판독을 일시중지하고, 1152-800=352샘플분의 기간은, 블랭크신호를 출력한다. 수직방향도 마찬가지로 563-525=38화소는 블랭크이다. 이와 같이 해서, HDTV의 디스플레이상에, 세로가로비 3 : 4의 VGA신호를, 거의 가로로 퍼지는 일없이 표시할 수 있다. 이와 같이 해서, 신호를 시간적으로 압축할 수 있고, 화질열악화없이 재생할 수 있다.
또, CK2의 주파수를 25.2MHZ이하로 하면 신호를 시간적으로 확대할 수 있다. 또, 도 4C에 표시한 바와 같이, 출력신호의 화면표시위치를 가변으로 할 수도 있다.
이 출력신호의 화면표시위치를 변화하는, 조작은, 제어펄스발생회로(70로부터 메모리(2)의 기록기간을 제어하는 WRITE ENABLE신호WE, 메모리로부터 판독하는 기간을 제어하는 READ ENABLE신호RE, 메모리(2)의 초기화를 제어하는 리세트신호RST 등, 수평동기신호HD 및 수직동기신호VD출력의 위상을 바꾸므로써 가능하다.
다시 도 1로 되돌려서 설명한다. 제어회로(8)는 제1클록발생회로(4)에 클록의 주파수를 설정하는 데이터, 위상조정회로(5)에 클록의 위상을 설정하는 데이터, 제2클록발생회로(6)는 클록의 주파수를 설정하는 데이터, 제어펄스발생회로(7)DP HD, VD의 위상을 설정하는 데이터를 전송한다. 또한 제어회로(8)의 내부구조는 개인용 컴퓨터와, 개인용 컴퓨터출력을 디코드하는 디코더에만 한정되어 있지 않다. 메모리(2)의 출력은 D/A변환기(3)에 의해 아날로그신호로 변환되고 매트릭스회로(9)에서 Y, Pb, Pr형식의 신호롤 변환한다. 현재 시판되고 있는 HDTV수상기는 HDTV의 베이스밴드신호를 입력할 수 있는 단자를 구비하고 있는 것이 보통이다. 이 입력단자는 주사선수 1152개, 수직주사주파수가 59.94㎒(비월주사) 또는 주산선수 525개, 수직주사주파수가 59.9H(순차주사)를 상정하고 있다. 이 HDTV수상기의 이 입력단자에 VGA사양의 개인용 컴퓨터의 신호를 단순히 매트릭스변환하고 Y, Pb, Pr형식의 신호로 해서 입력하면 HDTV수상기의 가로세로비나, 오버스캔으로 표시되는 신호가 변형되거나, 보이지 않게 되거나 한다.
그래서 본 발명의 도 1에서 표시한 영상신호변환장치를 구비한 텔레비젼수상기는, 도 4에 표시한 바와 같이 처리하므로써 가로세로비를 유지하고, 오버스캔에 의해 숨지않도록 할 수 있다.
또, 도 4에서 표시한 출력신호는 주사선수 563개, 수지주사주파수가 60Hz(순차주사)로 된다. 이 신호를 시판하는 HDTV수상기의 베이스밴드신호입력단자에 입력하면, 통상, 문제없이 HDTV수상기에 의해 표시가능하게 된다. 또한, 본 발명의 영상신호변환장치에 있어서, 변환 후의 신호형식은 주사선수 563개, 수직주사주파수가 60Hz(순차주사)에 한정되는 것을 아니다.
이상 설명한 바와 같이, 메모리의 기록, 판독클록을 제어하므로서 입력신호의 수평, 수직방향의 압축을 행하기 때문에, 단일 클록으로 동작하는 디지털 필터 등을 사용한 디지털 신호처리회로에 의한 시간압축과 비교해서 고화질의 영상을 재생할 수 있다. 또, CK2는 입력신호의 수직동기신호에 동기하고 있기 때문에, 수직주파수변환의 필요가 없고, 즉, 시간방향의 처리, 예를 들면 60Hz로부터 59.95㎒에의 변환도 행할 필요가 없고, 보간에 의한 화질열악화 또는 화상의 프레임누락이 발생하지 않는다.
이상과 같이 하므로서 일반적인 HDTV수상기의 베이스밴드입력단자에 본 발명의 영상신호변환장치의 출력을 입력하면, 고화질의 VGA신호를 HDTV수상기에 의해 표시가능하게 된다. 즉, 개인용 컴퓨터와 HDTV수상기를 고화질이고 또한 용이하게 접속할 수 있는 인터페이스를 제공할 수 있다.
제2실시예
본 발명의 제2실시예는, 제1실시예에서 설명한 영상신호변환장치를 구비한 텔레비젼신호처리장치이다. 도 2는 제2실시예의 블록도를 표신한다. 도 2의 텔레비젼신호처리장치의 영상신호변환장치의 회로블록은 제1실시예에서 설명한 회로블록과 동일한 기능과 동작을 하는 블록에는 동일한 번호를 부여했다. 따라서 여기서는 상세한 설명은 중복을 피해서 간단히 설명한다.
도 2에 있어서, 파선으로 둘러싸인 영상신호변환장치(20)에 대해서 설명한다.
영상신호변환장치의 입력신호는, 개인용 컴퓨터의 출력신호에 의해, 수평화소수가 수평귀선기간도 포함해서 800화소, 수직화소수가 수직귀선기간도 포함해서 525화소, 프레임주파수가 60Hz의 잘 알려진 대표적인 VGA사양으로 호칭되고 있는 G/B/R/H/V신호로 한다. 또 본 발명의 영상신호변환장치의 출력신호는, 프레임주파수가 60Hz이고, 예를 들면 수평화소수가 수평귀선기간도 포함해서 1152화소, 수직화소수가 수직귀선 기간도 포함해서 563화소가 되는 것으로 한다. A/D변환기(1)는 아날로그입력신호를 디지털 신호로 변환하고, 메모리(2)는 상기 A/D변환기(1)로부터 출력되는 디지털 신호를 기억한다. 제1클록발생회로(4)는, 입력신호의 수평동기신호에 동기한 제1클록을 발하는 것이며, 위상비교기와 클록을 카운트하는 카운터와, 위상비교기의 출력에 의해 클록주파수를 변화시키는 발신기에 의해 구성되어 있다. 위상조정회로(5)는, 입력된 클록을 부여된 지연정보분만큼 지연시키는 것이고, 아날로그지연선과 아날로그지연선의 출력을 선택하는 셀렉터에 의해 구성되어 있다. D/A변환기(3)는 메모리(2)로부터 출력되는 디지털 신호를 아날로그신호로 변환한다. 제2클록발생회로(6)는, 입력신호의 수직동기신호에 동기한 제2클록을 발생하는 것으로서, 위상비교기와, 클록을 카운트하는 카운터와, 위상비교기의 출력에 의해 클록주파수를 변화시키는 발신기에 의해 구성되어 있다. 제어펄스발생회로(7)는 기록기간을 제어하는 신호W는, 메모리(2)의 관독기간을 제어하는 신호RE, 메모리(2)의 초기화를 제어하는 신호 RST, 클램프펄스 및 동기신호를 발생하는 것이고, 카운터와 ROM에 의해 구성되어 있다. 제어회로(8)는, 제1클록발생회로(4), 위상조정회로(5), 제2클록발생회로(6), 제어펄스발생회로(7)에 각각 데이터를 전송하는 것으로서, 개인용 컴퓨터와 개인용 컴퓨터출력을 디코드해서 제1클록발생회로(4), 위상조정회로(5), 제2클록발생회로(6), 제어펄스발생회로(7)에 각각 데이터를 전송하는 디코더에 의해 구성되어 있다.
NTSC신호선택부(21)에서 복수의 NTSC COMPOSITE신호로부터 선택된 하나의 NTSC COMPOSITE신호는, NTSC신호처리회로(22)에 입력된다. 상기 NTSC신호처리회로(22)는, NTSC-HDTV변환회로로서, 컬러 신호를 분리하고 컬러 신호를 복호해서, HDTV 디스플레이에 의해 디스플레이할 수 있는 Y, Pb, Pr 형식의 HDTV신호로 변환된다.
또, HDTV신호선택부(260에서 복수의 예를 들면 MUSE방식의 HDTV신호로부터 선택된 HDTV신호는, HDTV신호처리회로(27)에 있어서, MUSE신호를 복호하고, Y, Pb, Pr 형식의 HDTV신호로 변환된다. 제1선택기(23)는 NTSC신호처리회로(22)의 출력 또는 HDTV신호처리회로(27)의 출력의 어느 하나를 선택한다.
매트릭스회로(24)는 입력한 Y, Pb, Pr형식의 신호를 G, B, R형식의 변환한다. 동기분리 · 발생회로(28)는 입력신호로부터 동기신호를 분리하고, 그 출력 즉 수평동기신호HD 및 수직동기신호VD를 제2선택기(25)의 입력에 있어서, 매트릭스회로(24)의 출력신호에 가한다. 또 NTSC 신호에는, HDTV디스플레이에 의해 디스플레이할 수 있도록, 수평동기신호HD 및 수직동기신호VD를 발생하고, 출력한다.
이상 설명한 부분은 현행의 HDTV수상기의 내부구성이다. 제2선택기(25)는 매트릭스회로(24)의 출력과 개인용컴퓨터의 출력신호 고화질 그대로 압축, 신장한 신호출력으로 변환한 영상신호변환장치의 출력신호와의 어느 하나를 선택한다.
이상과 같이 본 실시예의 텔레비젼영상신호처리장치는, 영상신호변환장치를 내장하므로써 고화질의 VGA신호의 표시를 가능하게 한다. 또, 본 실시예의 텔레비젼영상신호처리장치는, 영상신호변환장치를 내장하므로써, 영상신호변환장치를 외부장착하는 경우와 비교해서, D/A변환기(3)의 출력을 변화하는 매트릭스회로를 필요로 하지 않으므로, 회로규모를 삭감할 수 있다.
제3실시예
도 3은 본 발명의 제3실시예의 블록도를 표시한다.
도 3에 있어서 A/D변환기(1)는, 아날로그입력신호를 디지털 신호로 변환한다.
제1클록발생회로(4)는, 입력신호에 동기한 클록을 발생하는 회로로서, 위상비교기가 클록을 카운트하는 카운트와, 위상비교기의 출력에 의해 클록주파수를 변환시키는 발신기에 의해 구성되어 있다.
동기분리클록발생회로(38)은, 입력신호로부터 동기신호를 분리하고, 입력신호에 동기한 클록을 발생한다. 위상조정회로(5)는, 입력된 클록을 부여된 지연정보분만큼 지연시키는 것으로서, 아날로그지연선과 아날로그지연선의 출력을 선택하는 셀렉터에 의해 구성되어 있다.
클록선택기(33)는, 입력되는 클록신호를 선택한다.
D/A변환기(3)는, 프로그램가능신호처리회로(32)로부터 출력되는 디지털신호를 아날로그신호로 변환한다.
제2클록발생회로(6)는, 입력신호의 수직동기신호에 동기한 제2클록을 발생하는 것으로서, 위상비교기와, 클록을 카운트하는 카운터와, 위상비교기의 출력에 의해 클록주파수를 변화시키는 발신기에 의해 구성되어 있다. 제어펄스발생회로(7)는 기록기간을 제어하는 신호 WE, 메모리판독기간을 제어하는 신호RE, 메모리의 초기화를 제어하는 신호RST를 발생하는 동시에, 클램프펄스나 동기신호를 발생하는 것이고, 카운터와 ROM에 의해 구성되어 있다.
제어회로(8)는, 제1클록발생회로(4), 위상조정회로(5), 제2클록발생회로(6), 제어펄스발생회로(7)에 각각 데이터를 전송하는 것으로서, 개인용 컴퓨터와 개인용 컴퓨터출력을 디코드해서 제1클록발생회로(4), 위상조정회로(5), 제2클록발생회로(6), 제어펄스발생회로(7)에 각각 데이터를 전송하는 디코더에 의해 구성되어 있다.
입력영상신호선택기(31)는, 몇 개의 NTSC신호 또는 HDTV신호 중에서 디코드하는 신호를 선택한다.
프로그램가능신호처리신호(32)는, 제어회로(8)로부터의 제어데이터(30)에 의해 프로그램가능하게 처리내용을 변경하고, 입력신호에 따른 디코드를 행하여, 소망의 형식의 신호를 출력하는 것이며, A/D변환기(1)의 출력인 상기 디지털신호를 기록하고, 제2클록에 동기해서 상기 디지털신호를 판독하는 메모리와, NTSC, MUSE, VGA등 복수의 신호를 디코드하기 위한 프로그램을 기록하는 ROM과, 입력신호에 따라서 ROM으로부터 프로그램을 로드하고, 디코드처리를 행하는 디지털신호처리기(이하 DSP로 기록함)에 의해 구성되어 있다.
DSP는 일반적으로 프로그램을 격납하는 ROM과, 입력신호를 일시적으로 격납하거나, 디코드 도중의 신호를 일시적으로 격납하는 메모리와, ROM으로부터 프로그램을 판독하고, 프로그램내용에 따라서, 복수의 데이터에 대해서 연산처리를 행하여 출력하는 연산처리회로에 의해 구성되어 있다.
이상과 같이 구성된 도 3의 텔레비젼신호처리장치에 대해서, 그 동작을 설명한다. 또한, 본 발명을 설명하기 위하여, 입력신호는 개인용 컴퓨터의 출력신호에 의해, 수평화소수가 수평귀선기간도 포함해서 800화소, 수직화소수가 수지귀선기간도 포함해서 525화소라는 일반적으로 VGA라고 호칭되고 있는 신호를 한다. 또 본 발명의 영상신호변환장치의 출력은 수평화소가 수평구선기간도 포함해서 1152화소, 수직화소수가 수직귀선기간도 포함해서 563화소가 되는 것으로 한다. 또한, 제1실시예에서 설명한 동작을 행하는 회로에 대해서는 동일 번호를 부가하고 있기 때문에 여기서의 설명을 생략한다.
입력신호선택기(31)는 몇 개의 NTSC신호 또는 몇 개의 HDTV신호 중에서 변환하는 신호를 선택한다. 동기분리클록발생회로(38)는 입력신호선택기(3)의 추력으로부터 동기분리를 행하고, 수평동기신호대(HD1), 수직동기신호(VD1)를 재생한다.
또, A/D변환기(1)에 의해 샘플링하기 위한 클록을 출력한다. 클록선택기(33)는 입력영상신호선택기(31)의 출력이 개인용 컴퓨터의 출력이외인 때, 동기분리클록발생회로(38)가 출력하는 클록을 선택하고, 입력영상신호선택기(31)의 출력이 개인용 컴퓨터의 출력인 때, 위상조정회로(5)가 출력하는 클록을 선택하여 출력한다. A/D변환기(1)는 클록선택기(33)가 출력한 클록을 사용해서 입력영상신호선택기(31)의 출력신호를 디지털신호로 변환한다.
프로그램가능신호처리회로(32)는 제어회로(8)로부터의 제어데이터(30)에 의해 프로그램가능하게 처리내용을 변경하고, 입력신호에 따라서 디코드를 행하고, 소망의 형석의 신호를 출력한다. 예들 들면 프로그램가능신호처리회로(32)는 NTSC신호를 디코드하는 경우, 먼저 A/D변환기(1)의 출력을 제1클록에 동기해서 상기 디지털신호를 기록한다. 다음에 DSP에 NTSC디코드용 프로그램을 로딩한다. DSP는 로딩한 프로그램에 따라서 동작하고, 3차원 YC분리, 색복조, 배속(倍速)주사변환, 매트릭스변환 등의 처리를 행하고 디코드신호를 출력하다. 예를 들면 프로그램가능신호처리회로(32)는 VGA신호를 디코드하는 경우, 먼저 A/D변환기(1)의 출력을 제1클록에 동기해서 상기 디지털 신호를 기록하고, 제2클록에 동기해서 상기 디지털신호를 관독하고, DSP는 VGA신호처리용 프로그램을 ROM으로부터 로딩하고, 화질보정 등을 행한다.
선택기(34)는 NTSC신호 또는 HDTV신호인 때 수평동기신호HD1, 수직동기신호VD1을 선택하고, 개인용 컴퓨터의 출력인 때 수평동기신호HD2, 수직동기신호VD2를 선택하여 출력한다. 또한, 프로그램가능신호처리회로(32)는 상기한 구성에 한정되는 것은 아니다.
이상과 같이 하므로서 고화질의 VGA신호를 표시가능한 HDTV수상기를 구성할 수 있다. 제2실시예에서 설명한 장치와 비교해서 제3실시예는 NTSC, MUSE 등의 디코드처리와, VGA의 디코드처리를 공통의 회로에서 처리할 수 있고 회로규모를 삭감할 수 있다. 또, VGA신호의 화질보정 등도 회로규모가 증가하는 일없이 용이하게 행할 수 있다.
이상과 같이 본 발명에 의하면, 입력신호의 수평동기신호에 동기한 제1클록에 의해 입력신호를 디지털로 변환하여, 메모리에 기록하고, 메모리로부터 입력한 수직동기신호에 동기한 제2클록을 사용해서 판독하고, 다시 아날로그신호로 변환하므로써 영상신호를 소망의 신호방식으로 변환하도록 구성하므로서, 개인용 컴퓨터의 출력신호를 고화질의 상태로, 즉 보간에 의한 화질열악화나 화상의 프레임누락이 없고, 또한 용이하게 HDTV수상기에 의해 표시할 수 있게 된다는 효과를 얻을 수 있다.

Claims (7)

  1. 아날로그입력신호의 수평동기신호에 동기한 제1클록신호발생회로를 가지고, 상기 아날로그입력신호를 상기 제1클록신호를 사용해서 디지털신호로 변환하여, 출력하는 입력신호처리부와, 수직동기신호에 동기한 제2클록신호를 발생하는 제2클록발생회로와, 상기 디지털신호를 상기 제1클록신호에 동기해서, 기록하는 메모리와, 상기 제1, 제2클록발생회로에 상기 클록신호를 결정하는 데이터를 출력하여, 상기 메모리의 기록, 판독위치를 제어하는 제어부와 상기 제2클록신호를 사용하고, 상기 제어부의 제어에 따라서 상기 메모리로부터 디지털신호를 출력하여 아날로그신호로 변환하는 출력신호처리부를 구비한 것을 특징으로 하는 영상신호변환장치.
  2. 제1항에 있어서, 아날로그입력신호를 디지털신호로 변환해서 출력하고, 상기 입력신호의 수평동기신호와 수직동기신호 및 상기 변환에 사용하는 제1클록을 출력하는 입력신호처리부와, 상기 수직동기신호에 동기한 제2클록을 발생하는 제2클록발생회로와, 상기 디지털신호를 상기 제2클록에 동기해서 기록하고, 상기 제2클록에 동기해서 상기 디지털신호를 출력하므로써 시간축변환을 행하는 메모리와, 상기 메모리의 출력을 상기 제2클록을 사용해서 디지털신호를 아날로그신호로 변환하고, 소망의 신호형식으로 매트릭스변환하고, 상기 시간축변환 후의 수평동기신호와 수직동기신호를 출력하는 출력신호처리부와, 상기 입력신호처리부에 클램프펄스와 제1클록의 주파수를 결정하는 데치터를 출력하고, 상기 메모리의 기록, 판독위치를 제어하는 신호를 출력하고, 상기 제2클록발생회로에 상기 제2클록주파수를 결정하는 데이터를 출력하는 제어부를 구비한 것을 특징으로 하는 영상신호변환장치.
  3. 제1항에 있어서, 입력신호의 수평동기신호에 동기한 클록을 발생하는 제1클록발생회로와, 상기 제1클록발생회로의 출력을 위상조정하고 제1클록을 발생하는 위상조정회로와, 상기 입력신호를 상기 제1클록에 의해 샘플링하여 디지털신호로 변환하는 A/D변환기와, 상기 입력신호의 수직동기신호에 동기한 클록을 발생하는 제2클록발생회로와, 상기 A/D변환기의 출력인 상기 디지털신호를 상기 제1클록에 동기해서 상기 디지털신호를 기록하고, 상기 제2클록에 동기해서 상기 디지털신호를 판독하는 메모리와, 상기 메모리의 출력을 아날로그신호로 변환하는 D/A변환기와, 상기 D/A변환기의 출력을 소망의 신호형식으로 변환하는 매트릭스회로와, 상기 D/A변화기 및 상기 메모리 및 상기 매트릭스회로에 필요한 각종 제어신호를 발생하는 제오펄스발생회로와, 상기 제1클록발생회로와 상기 제2클록발생회로의 클록주파수를 결정하는 데이터와 상기 제어펄스발생회로의 제어펄스의 기준위치를 지정하는 신호를 출력하는 제어회로를 구비한 것을 특징으로 하는 영상신호변환장치.
  4. 청구항 1에 기재의 영상신호변환장치를 구비한 것을 특징으로 하는 텔레비젼수상기.
  5. NTSC신호를 디코드하는 NTSC신호처리회로와, HDTV신호를 디코드하는 HDTV신호처리회로와, 상기 NTSC신호처리회로의 출력신호와 상기 HDTV신호처리회로의, 출력신호를 선택하는 제1선택기와, 상기 제1선택기의 출력을 소망의 신호로 변환하는 매트릭스회로와, 상기 NTSC 신호처리회로의 출력신호와 상기 HDTV신호처리회로의 출력신호로부터 동기신호를 분리하고 상기 NTSC신호처리회로와 상기 HDTV신호처리회로에서 사용하는 클록발생을 행하는 동기분리 · 클록발생회로와, 상기 매트릭스회로의 출력과 본 발명의 제1발명의 영상신호변환장치의 D/A변환기의 출력신호를 전환하는 제2절환기를 구비한 것을 특징으로 하는 텔레비변 신호 처리신호.
  6. 입력신호를 선택하는 선택기와,상기 입력신호선택기의 출력으로부처 동기신호를 분리하고, 클록의 재생을 행하는 동기분리, 클록발생회로와, 개인용컴퓨터 입력신호의 수평동기신호에 동기한 클록을 발생하는 제1클록발생회로와, 상기 제1클록발생회로의 출력을 위상조정하고 제1클록을 발생하는 위상조정회로와, 상기 동기분리, 클록발생회로의 클록출력과 상기 위상조정회로의 출력을 선택하는 클록선택기와, 아날로그의 입력신호를 상기 클록선택기의 출력에 의해 샘플링하여 디지털신호로 변환하는 A/D변환기와, 상기 입력신호의 수직동기신호에 동기한 클록을 발생하는 제2클록발생회로와, 상기 A/D변환기의 출력을 입력신호의 형식에 따라서 다른디코드를 행하는 프로그램가능신호처리회로와, 상기 프로그램가능신호처리의 출력을 아날로그신호로 변환하는 D/A변환기와, 상기 A/D변환기 및 상기 프로그램가능 신호처리에 필요한 각종 제어신호를 발생하는 제어펄스발생회로와, 상기 동기분리, 클록발생회로의 출력인 수평, 수직동기신호와, 상기 제어펄스발생회로의 출력인 수평, 수직동기신호를 선택하는 선택기와, 상기 제1클록발생회로와, 상기 제2클록발생회로의 클록주파수를 결정하는 데이터와, 제어펄스발생회로의 제어펄스의 기준위치를 지정하는 신호를 출력하는 제어회로를 구비한 것을 특징으로 하는 텔레비젼신호처리장치.
  7. 제6항에 있어서, 프로그램가능신호처리회로는 A/D변환기의 출력을 제1클록에 동기해서 상기 디지털신호를 출력하고, 제2클록에 동기해서 상기 디지털신호를 판독하는 메모리와, 프로그램의 변경에 의해 처리내용을 변경할 수 있는 DSP를 구비한 것을 특징으로 하는 텔레비젼신호처리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970032337A 1996-07-11 1997-07-11 영상신호 변환장치와 텔레비젼신호처리장치 KR100255907B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-181906 1996-07-11
JP8181906A JPH1028256A (ja) 1996-07-11 1996-07-11 映像信号変換装置とテレビジョン信号処理装置

Publications (2)

Publication Number Publication Date
KR980013377A true KR980013377A (ko) 1998-04-30
KR100255907B1 KR100255907B1 (ko) 2000-05-01

Family

ID=16108966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970032337A KR100255907B1 (ko) 1996-07-11 1997-07-11 영상신호 변환장치와 텔레비젼신호처리장치

Country Status (6)

Country Link
US (1) US6211918B1 (ko)
EP (1) EP0818933B1 (ko)
JP (1) JPH1028256A (ko)
KR (1) KR100255907B1 (ko)
CA (1) CA2210196C (ko)
DE (1) DE69731334T2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474489B1 (ko) * 2002-08-14 2005-03-10 삼성전자주식회사 수평동기신호의 타이밍이 보정되는 고화질영상디스플레이장치
KR100585636B1 (ko) * 1998-12-23 2006-09-20 엘지전자 주식회사 피씨모니터링기능을갖는티브이

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353460B1 (en) * 1997-09-30 2002-03-05 Matsushita Electric Industrial Co., Ltd. Television receiver, video signal processing device, image processing device and image processing method
KR100222994B1 (ko) * 1997-10-23 1999-10-01 윤종용 디지털 방송 수신기의 아날로그 방송 수신방법 및 장치
KR100281885B1 (ko) * 1998-12-28 2001-02-15 윤종용 디지털 신호 수신장치의 클럭 주파수 변환장치
KR100290851B1 (ko) * 1999-03-27 2001-05-15 구자홍 디지털 티브이의 영상 처리 장치
KR100312710B1 (ko) * 1999-07-15 2001-11-03 윤종용 디지탈 영상기기를 위한 클럭공급장치
US8024767B1 (en) * 1999-09-14 2011-09-20 Ati Technologies Ulc Method and apparatus for receiving digital video signals
JP2001359056A (ja) * 2000-06-15 2001-12-26 Nec Microsystems Ltd 映像伝送装置
US7061540B2 (en) * 2001-12-19 2006-06-13 Texas Instruments Incorporated Programmable display timing generator
JP2003274372A (ja) * 2002-03-14 2003-09-26 Fujitsu Ltd ラインメモリの容量を小さくした画像フォーマット変換装置
CN1275455C (zh) * 2003-01-27 2006-09-13 松下电器产业株式会社 图像信号处理装置和图像信号处理方法
US8144106B2 (en) * 2003-04-24 2012-03-27 Samsung Electronics Co., Ltd. Liquid crystal display and driving method thereof
JP4504714B2 (ja) * 2004-03-26 2010-07-14 リーダー電子株式会社 外部同期信号生成回路および位相差測定回路
JP4452136B2 (ja) * 2004-03-30 2010-04-21 株式会社日立製作所 データ同期再生装置及び端末装置
KR100722628B1 (ko) * 2004-11-16 2007-05-28 삼성전기주식회사 데이터 트랜스포즈 장치 및 방법
JP2006235129A (ja) * 2005-02-23 2006-09-07 Matsushita Electric Ind Co Ltd 映像信号処理装置
US7903172B2 (en) * 2005-03-29 2011-03-08 Snell Limited System and method for video processing
US7468760B2 (en) * 2005-03-31 2008-12-23 Mstar Semiconductor, Inc. Apparatus and related method for level clamping control
US7542099B2 (en) * 2005-12-15 2009-06-02 Pesa Switching Systems, Inc. Apparatus and method for performing internal routing and signal processing
US7482962B2 (en) * 2006-07-28 2009-01-27 Samsung Electro-Mechanics Systems, methods, and apparatuses for digital wavelet generators for Multi-Resolution Spectrum Sensing of Cognitive Radio applications
JP2008182314A (ja) * 2007-01-23 2008-08-07 Matsushita Electric Ind Co Ltd 位相調整装置およびその関連技術
JP5103913B2 (ja) * 2007-01-30 2012-12-19 ソニー株式会社 撮像装置及び映像信号発生装置
JP4535159B2 (ja) * 2008-04-01 2010-09-01 ソニー株式会社 信号切換装置、信号切換装置の制御方法、プログラム、及び、記録媒体
KR101427552B1 (ko) * 2014-03-31 2014-08-07 (주) 넥스트칩 영상 신호 전송 방법 및 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2526558B2 (ja) * 1986-10-21 1996-08-21 ソニー株式会社 ビデオ信号のスキャンコンバ−タ装置
JPH0250596A (ja) 1988-08-11 1990-02-20 Sharp Corp 映像スキャンコンバータ
US5504532A (en) 1989-09-07 1996-04-02 Advanced Television Test Center, Inc. Bi-directional television format digital signal converter with improved luminance signal-to-noise ratio
US5673086A (en) * 1990-10-05 1997-09-30 Canon Kabushiki Kaisha Image aspect ratio conversion processing apparatus
GB9219596D0 (en) * 1992-09-16 1992-10-28 Videologic Ltd Improvments relating to computer graphics and video systems
JPH0832022B2 (ja) 1993-08-16 1996-03-27 日本電気株式会社 映像信号変換装置
JPH089343A (ja) 1994-06-20 1996-01-12 Fujitsu General Ltd 映像信号変換装置
DE69520919T2 (de) 1994-09-28 2002-03-28 Matsushita Electric Ind Co Ltd Digitale Verabeitung geeignet für ein analoges vom Standard abweichendes Videosignal
US5978041A (en) * 1994-10-24 1999-11-02 Hitachi, Ltd. Image display system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585636B1 (ko) * 1998-12-23 2006-09-20 엘지전자 주식회사 피씨모니터링기능을갖는티브이
KR100474489B1 (ko) * 2002-08-14 2005-03-10 삼성전자주식회사 수평동기신호의 타이밍이 보정되는 고화질영상디스플레이장치

Also Published As

Publication number Publication date
US6211918B1 (en) 2001-04-03
CA2210196C (en) 2004-05-25
DE69731334T2 (de) 2005-03-17
JPH1028256A (ja) 1998-01-27
EP0818933B1 (en) 2004-10-27
EP0818933A3 (en) 1998-11-11
KR100255907B1 (ko) 2000-05-01
DE69731334D1 (de) 2004-12-02
EP0818933A2 (en) 1998-01-14
CA2210196A1 (en) 1998-01-11

Similar Documents

Publication Publication Date Title
KR100255907B1 (ko) 영상신호 변환장치와 텔레비젼신호처리장치
JP2533393B2 (ja) Ntsc―hdコンバ―タ
JP3228420B2 (ja) 非対称画面圧縮
KR100246088B1 (ko) 화소수변환장치
JP4646446B2 (ja) 映像信号処理装置
JPH04144387A (ja) ワイドテレビジョン受信機
US6040868A (en) Device and method of converting scanning pattern of display device
JP2584138B2 (ja) テレビジョン方式変換装置
KR950002662B1 (ko) 2화면 텔레비젼 수상기
JP3237783B2 (ja) 2画面表示テレビ受信機
JP2713699B2 (ja) 2画面表示機能付高画質テレビジョン受信機
JP3128034B2 (ja) 画像合成装置
JPH0515349B2 (ko)
JP4212212B2 (ja) 画像信号処理装置
JPH0865639A (ja) 画像処理装置
JPH11136592A (ja) 画像処理装置
JP2809738B2 (ja) 映像信号変換装置
JP3712287B2 (ja) ビデオ画像表示方式
JP3091700B2 (ja) テレビジョン受像機
JPS61208981A (ja) 2画面表示機能付高画質テレビジヨン受信機
JPH11308550A (ja) テレビジョン受信機
JP2690790B2 (ja) テレビジョン受像機
KR0148187B1 (ko) 더블스크린 및 픽쳐인픽쳐기능 겸용회로
JP2557518B2 (ja) Muse映像信号の表示装置
JP2749032B2 (ja) テレビジョン受信機

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090209

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee