-
Die
vorliegende Erfindung betrifft das Gebiet der Videosignalverarbeitung
und insbesondere einen Videosignalumsetzer, der das Ausgangssignal
von Personal Computern in bestehende Fernsehsignale umsetzt.
-
Da
Personal Computer (nachstehend PCs genannt) zumehmend beliebter
werden, gibt es eine wachsende Forderung nach Anzeige von PC-Signalen
auf größeren Bildschirmen
mittels billiger Einrichtungen. Im Allgemeinen werden Multiscan-Displays und
andere exklusive Displays als Videoanzeigemonitore zum Anzeigen
von PC-Signalen verwendet. Große
Multiscan-Displays und andere exklusive Displays sind jedoch wesentlich
teurer, weil sie fortgeschrittene Technologie erfordern.
-
Andererseits
dringen Hochzeilen-Fernsehgeräte
(nachstehend HDTVs genannt), die zum Anzeigen von PC-Signalen imstande
sind, rasch in den Markt vor. Folglich nehmen die Forderungen nach dem
Anzeigen von PC-Signalen auf HDTVs stark zu. HDTVs sind jedoch nicht
imstande, PC-Signale direkt anzuzeigen. Zum Anzeigen von PC-Signalen
auf HDTVs ist eine Schnittstelle zum Verbinden eines PC mit einem
HDTV erforderlich. Zum Beispiel wird ein Videosignalumsetzer, wie
in Japanese Laid-open Patent H8-9343 offenbart, benötigt. Unter
Verwendung dieses Videosignalumsetzers können PC-Signale auf HDTVs angezeigt
werden. Der Videosignalumsetzer des Standes der Technik wird mit
Verweis auf 5 erklärt. 5 ist ein Blockschaltbild
des Videosignalumsetzers des Standes der Technik.
-
In 5 setzt ein Eingangssignalprozessor 51 das
analoge Eingangssignal in ein digitales Signal um und trennt das
Horizorital-Synchronisationssignal (HD1) und das Vertikal-Synchronisationssignal
(VD1) des Eingangssignals und gibt sie aus. Der Eingangssignalprozessor 51 erzeugt
auch einen Taktimpuls (CK1), der zum Umsetzen des Eingangssignals
in ein Digitalsignal benutzt wird.
-
Ein
Kompressor 52 verdichtet, wenn nötig, die Zahl von Bildelementen
in der Horizontal- und Vertikalrichtung in einem spezifizierten
Verhältnis und
leitet das Signal unverändert
weiter, wenn keine Kompression nötig
ist. Ein Speicher 53 speichert vorübergehend Daten. Ein Expander 54 vergrößert, wenn
nötig,
die Zahl von Bildelementen in der Horizontal- und Vertikalrichtung
in einem spezifizierten Verhältnis
und leitet das Signal unverändert
weiter, wenn kei ne Expansion nötig
ist.
-
Ein
Ausgangssignalprozessor 55 führt die erforderliche Signalverarbeitung
einschließlich
der Umsetzung des Digitalsignals in ein Analogsignal durch. Eine
Steuerung 56 gibt ein Kompressions- oder Expansionsverhältnis für die Horizontal-
oder Vertikalrichtung zum Umwandeln und Ausgeben des Eingangssignals
in einer benötigten
Signalform aus. Die benötigte
Form des Signals ist das Anzeigeformat zum Anzeigen des Signals.
Die Steuerung 56 gibt auch ein Signal zum Steuern des Schreibens
und Auslesens des Speichers 53 aus. Ein Ausgangs-HD2/VD2/CK2-Generator 57 erzeugt
nach Umsetzung das Ausgangs-Horizontal-Synchronisationssignal (HD2)
und das Ausgangs-Vertikal-Synchronisationssignal (VD2) und gibt
sie aus. Der Ausgangs-HD2/VD2/CK2-Generator 57 gibt auch
einen Taktimpuls CK2 aus.
-
Die
Arbeitsweise des wie in 5 gezeigt konfigurierten
Videosignalumsetzers des Standes der Technik wird unten beschrieben.
Um das Eingangssignal in ein anderes Format umzuwandeln, komprimiert
oder expandiert der Videosignalumsetzer das Eingangssignal und gibt
dann ein Synchronisationssignal in einer benötigten Form aus. Der Videosignalumsetzer
in 5 komprimiert das
Eingangssignal unter Verwendung des Kompressors 52 und und
expandiert das Signal von dem Speicher 53 unter Verwendung
des Expanders 54. Sowohl die Kompression als auch die Expansion
werden während
der digitalen Signalverarbeitung durchgeführt.
-
Zum
Beispiel sei angenommen, dass die Eingangssignale von dem NTSC-System,
Erweiterte-Auflösung-Fernsehstandard
(nachstehend EDTC-Standard genannt), Hochauflösungs-Fernsehstandard (nachstehend HDTV-Standard
genannt) oder PC-Signale von Video-Grafik-Array (nachstend VGA-Spezifikation genannt)
sind. Weiter sei angenommen, dass die Eingangssignale nach Umwandlung
ebenfalls von dem NTSC-System, EDTV-Standard, HDTV Standard oder
PC-Signale der VGA-Spezifikation sind. Die Kompression und Expansion
dieser Signale werden basierend auf der Korrelation der Eingangs-
und Ausgangssignale bestimmt. Wenn Kompression erforderlich ist,
komprimiert der Videosignalumsetzer des Standes der Technik das
Signal unter Verwendung des Kompressors 52 und speichert
es vorübergehend
in dem Speicher 53. Die Daten werden dann synchron mit
CK2 aus dem Speicher 53 gelesen und durch den Expander 54 geleitet,
ohne der Expansionsverarbeitung zu unterliegen. Wenn Expansion erforderlich
ist, leitet der Videosignalumsetzer des Standes der Technil das
Signal durch den Kompressor 52, ohne der Kompressionsverarbeitung
zu unterliegen, und speichert es vorübergehend in dem Speicher 53.
Die Daten werden dann synchron mit CK2 aus dem Speicher 53 gelesen
und durch den Expander 54 expandiert. Wenn z. B. das Eingangssignal
das PC-Signal der VGA-Spezifikation ist und die benötigte Signalform nach
Umwandlung das HDTV-Signal ist, ist die Vertikalfrequenz des Eingangssignals
60 Hz und die des Ausgangssignals ist 59.94 Hz. Die Differenz in
der Vertikalfrequenz zwischen dem Eingangs- und Ausgangssignal wird
durch Steuern des Schreibens und Lesens des Speichers 53 umgewandelt.
-
Wie
oben beschrieben führt
der Videosignalumsetzer des Standes der Technik alle Kompressions-
und Expansionsprozesse während
der digitalen Signalverarbeitung durch. Um das Eingangssignal ohne
jede Verschlechterung zu komprimieren und zu expandieren, ist es
daher erforderlich, eine ausreichende Zahl von Abgriffen in Kompressions-
und Expansionsfiltern bereitzustellen, sodass Signale ohne Verzerrung
infolge der Umwandlung der Abtastfrequenz erzeugt werden.
-
Um
diese Forderung zu erfüllen,
ist eine sehr umfangreiche Schaltung erforderlich.
-
Außerdem,
wenn das Eingangssignal das PC-Signal der VGA-Spezifikation ist
und das nach Umsetzung benötigte
Signal das HDTV-Signal ist, beträgt
die Vertikalfrequenz des Eingangssignals 60 Hz, und die Vertikalfrequenz
des Ausgangssignals beträgt
59.94 Hz.
-
Um
diese Differenz umzuwandeln, benötigt der
Videosignalumsetzer des Standes der Technik den Einsatz einer großen Digitalschaltung
zur Interpolation oder für
die Steuerung des Schreibens und Lesens des Speichers 53.
-
Folglich
kann eine Verschlechterung der Bildqualität infolge von Interpolation
oder Fehlen von Bildern auftreten.
-
Eine
digitale Verarbeitungsvorrichtung zum Digitalisieren eines analogen
Eingangssignals zur Verwendung in einer digitalen Aufzeichnungsvorrichtung
ist aus EP-A-0 705 034 bekannt. Um einem VCR zu ermöglichen,
ein Nicht-Standard-Videosignal aufzuzeichnen und ein Zittern des
Signals zu unterdrücken,
verwendet die beschriebene Vorrichtung einen Videospeicher zum Speichern
von A/D-umgesetzten Analogsignalen in digitaler Form. Die Schreib-
und Leseoperationen werden abhängig
von den extrahierten Sync-Signalen gesteuert. Die gelesenen Signale
werden zusammen mit einem Vertikal-Bezugssignal zur digitalen Aufzeichnung
ausgegeben. Das Vertikal-Bezugssignal steuert den Aufzeichnungsvorgang
der digitalen Daten auf einem Magnetband.
-
Um
die Nachteile des Standes der Technik zu überwinden, stellt die vorliegende
Erfindung einen verbesserten Videosignalumsetzer bereit.
-
Dies
wird durch die Merkmale von Anspruch 1, die die Erfindung definieren,
erreicht.
-
Um
die oben beschriebenen Nachteile zu beheben, konvertiert die vorliegende
Erfindung ein analoges Videosignal in ein Digitalsignal unter Verwendung
eines ersten mit dem Horizontal-Synchronisationssignal synchronisierten
Taktimpulses und speichert das Digitalsignal im Speicher.
-
Ein
zweiter mit dem Vertikal-Synchronisationssignal des Eingangssignals
synchronisierter Taktimpuls wird zum Auslesen des im Speicher gespeicherten
Videosignals verwendet. Das Signal wird innerhalb einer durch eine
Steuerung gesteuerten Periode aus dem Speicher gelesen, und das
ausgelesene Digitalsignal wird dann in ein Analogsignal zurückverwandelt.
-
Während die
Steuerung das Auslesen des Signals aus dem Speicher unterbindet,
wird ein Leersignal ohne Videosignal als ein Analogsignal ausgegeben.
-
Das
PC-Ausgangssignal wird daher von einem Analog- in ein Digitalsignal
umgesetzt, und das Digitalsignal wird in dem Speicher gespeichert.
Das Digitalsignal wird unter Verwendung des zweiten Taktimpulses
ausgelesen, und ein Leersignal wird ausgegeben, nachdem ein Bereich
des Speichers, wo PC-Ausgangssignale gespeichert sind, vollständig ausgelesen
ist.
-
Auf
diese Weise kann das Signal in einen benötigten Signalstandard umgesetzt
werden. HDVTs, die Videobilder anzeigen, sind imstande, das Vertikal-Synchronisationssignal
des in HDTVs eingegebenen PC-Signals anzuzeigen. Der Videosignalumsetzer
der vorliegenden Erfindung ermöglicht
es daher, das Anzeigen des PC-Ausgangssignals auf dem HDTV in hoher
Bildqualität
zustande zu bringen.
-
1 ist ein Blockschaltbild
eines Videosignalumsetzers in einer ersten exemplarischen Ausführung der
vorliegenden Erfindung.
-
2 ist ein Blockschaltbild
einer Fernsehsignalverarbeitungsvorrichtung in einer zweiten exemplarischen
Ausführung
der vorliegenden Erfindung.
-
3 ist ein Blockschaltbild
einer Fernsehsignalverarbeitungsvorrichtung in einer dritten exemplarischen
Ausführung
der vorliegenden Erfindung.
-
4 ist eine Konzeption eines
Signalumwandlungsverfahrens der vorliegenden Erfindung.
-
5 ist ein Blockschaltbild
eines Videosignalumsetzers des Standes der Technik.
-
Erste exemplarische
Ausführung
-
Eine
erste explarische Ausführung
der vorliegenden Erfindung wird mit Verweis auf 1 erklärt.
-
1 ist ein Blockschaltbild
eines Videosignalumsetzers in einer ersten exemplarischen Ausführung der
vorliegenden Erfindung.
-
In 1 unfasst eine erste Steuereinheit 11 einen
A/D-(Analog-Digital)Wandler 1 und einen ersten Taktimpulsgenerator
(CLK1) 4.
-
Der
A/D-Wandler 1 wandelt das analoge Eingangssignal in das
Digitalsignal um, und ein Speicher (M) 2 speichert das
von dem A/D-Wandler 1 ausgegebene Digitalsignal.
-
Der
erste Taktimpulsgenerator (CKL1) 4, umfasst einen Phasenkomparator,
einen Zähler
zum Zählen
von Taktimpulsen und einen Oszillator zum Ändern einer Taktfrequenz entsprechend
dem Ausgang des Phasenkomparators. Der erste Taktimpulsgenerator
(CLK1) 4 erzeugt einen ersten mit dem Horizontal-Synchronisationssignal
des Eingangssignals synchronisierten Taktimpuls. Ein zweiter Taktimpulsgenerator
(CLK2) 6 umfasst (1) einen Phasenkomparator, (2) einen
Zähler
zum Zählen
von Taktimpulsen und (3) einen Oszillator zum Ändern einer Taktfrequenz entsprechend
dem Ausgang des Phasenkomparators. Der zweite Taktimpulsgenerator
(CLK2) 6 erzeugt einen zweiten mit dem Vertikal-Synchronisationssignal
des Eingangssignals synchronisierten Taktimpuls.
-
Eine
zweite Steuereinheit 12 umfasst eine Phasenabgleichschaltung 5,
einen Steuerimpulsgenerator 7 und eine Steuerung 8.
Die Phasenabgleichschaltung 5 umfasst (1) eine analoge
Verzögerungsleitung
und (2) einen Selektor zum Wählen
des Ausgangs der analogen Verzögerungsleitung.
Die Phasenabgleichschaltung 5 verzögert den Eingangstaktimpuls
entsprechend gegebener Verzögerungsinformation.
Der Steuerimpulsgenerator 7 umfasst (1) einen Zähler und
(2) ein ROM (Nurlesespeicher). Der Steuerimpulsgenerator 7 erzeugt
ein Signal WE zum Steuern der Schreibperiode des Speicherst, ein
Signal RE zum Steuern der Ausleseperiode des Speichers 2,
ein Signal RST zum Initialisieren des Speichers 2, einen
Klemmimpuls CLP zum Klemmen des Eingangssignals in den A/D-Wandler 1 und
ein Synchronisationssignal SYNC.
-
Die
Steuerung 8 überträgt jeweilige
Daten an den ersten Taktimpulsgenerator 4, die Phasenabgleichschaltung 5,
den zweiten Taktimpulsgenerator 6 und den Steuerimpulsgenerator 7.
Die Steuerung 8 umfasst einen Mikrocomputer und einen Decoder zum
Decodieren des Ausgangs des Mikrocomputers zum Übertragen von jeweiligen Daten
an den ersten Taktimpulsgenerator 4, die Phasenabgleichschaltung 5,
den zweiten Taktimpulsgenerator 6 und den Steuerimpulsgenerator 7.
-
Ebenfalls
bereitgestellt wird ein Ausgangssteuerprozessor 13, der
einen D/A-Wandler 3 und eine Matrixschaltung 9 umfasst.
Der D/A-Wandler 3 wandelt den Digitalsignalausgang von
dem Speicher 2 in ein Analogsignal um. Die Matrixschaltung 9 konvertiert
das Eingangssignal in der Form von drei Primärfarben G, B und R in das Luminanzsignal
(Y) und zwei Formen von Chrominanzsignal Pb und Pr, wie bekannt
und in Television Engineering Handbook von K. Blair 1992 beschrieben.
Die konvertierten Signale werden dann an einen Videosignalmonitor
(nicht gezeigt) zum Anzeigen des Eingangssignals ausgegeben.
-
Bevor
die Arbeitsweise des wie oben konfigurierten in 1 gezeigten Videosignalumsetzers erklärt wird,
werden das Eingangsignal und das gewünschte Ausgangssignal unten
erörtert.
Das Eingangssignal ist ein PC-Ausgangssignal von z. B. einer bekannten
typischen VGA-Spezifikation.
Die VGA-Spezifikation besteht aus 800 horizontalen Pixeln (Dots)
einschließlich
der horizontalen Rücklaufzeilenperiode,
525 vertikalen Pixeln (Zeilen oder Dots) einschließlich der
vertikalen Rücklaufzeilenperiode
und einer Bildfrequenz von 60 Hz. Das Ausgangssignal des Videosignalumsetzers
der vorliegenden Erfindung ist ein Signal, das in HDTVs eingegeben
und angezeigt werden kann, die z. B. das MUSE-System einsetzen,
dessen Spezifikation 1126 Abtastzeilen, verschachtelte Abtastung,
Bildfrequenz von 59.94 Hz und Seitenverhältnis 16 : 9 sind. Bestehende
kommerzielle HDTVs können
sich einfach auf eine Bildfrequenz von 60 Hz synchronisieren, und
sie können
auch ein Eingangssignal von 563 nicht verschachtelten Abtastzeilen
anzeigen. Der Ausgang des Videosignalumsetzers, der ein Eingangssignal für einen
HDTV ist, ist daher auf die Bildfrequenz von 60 Hz und 563 Abtastzeilen
gerichtet. Die vorliegende Erfindung zeigt ein VGA-Videobild auf
einem HDTV-Schirm
in unmodifizierter Form an. 4A–4C veranschaulichen das Konzept
der Erfindung.
-
Das
Videosignal von einem PC, wie oben beschrieben, wird in ein Videosignal
zur Anzeige auf einem HDTV wie folgt umgewandelt. Videodaten (800 horizontale
Pixel und 525 vertikale Pixelzeilen) werden von dem PC bereitgestellt
und in unmodifizierter Form in einen Speicher 2 geschrieben.
Wie in 4B und 4C gezeigt, wird z. B. in
der Horizontalrichtung eine Anzeige von 1152 Horizontalpixeln benutzt,
um ein Eingangsvideobild mit einem Seitenverhältnis von 3 : 4 auf dem 9 :
16-Schirm anzuzeigen. Auf dem Schirm werden im Speicher gespeicherte
Daten von 800 Pixeln sequenziell ausgelesen und angezeigt. Die übrigen Pixel
der Anzeige, wo es keine entsprechenden im Speicher gespeicherte
Pixel gibt, d. h. 1152 – 800
= 352 Pixel, werden leer gelassen, ohne irgendein Videobild anzuzeigen.
Ferner hat, wie in 4B und 4C gezeigt, die Anzeige in
der Vertikalrichtung 563 Abtastzeilen. Auf dem Schirm hat das im Speicher
gespeicherte Videosignal 525 Abtastzeilen, die nacheinander ausgelesen
und auf der Anzeige angezeigt werden. Die übrigen Abtastzeilen, d. h.
563 – 525
= 38 Zeilen, werden leer gelassen. Mit anderen Worten, das in 4A gezeigte aus 800 × 525 Pixeln bestehende
Videobild wird in einem Raum von 800 × 525 Pixeln auf dem Anzeigeschirm
von 1152 × 563 Pixeln
angezeigt, und die restlichen Pixelräume werden leer gelassen.
-
Als
Nächstes
wird die Arbeitsweise des Videosignalumsetzers in 1 beschrieben. Der A/D-Wandler 1 konvertiert
die G, B und R Eingangssignale in Digitalsignale z. B. unter Verwendung
einer Taktfrequenz mit einer Abtastfrequenz von 25.2 MHz. Der erste
Taktimpulsgenerator 4 erzeugt einen mit dem Eingangssignal
synchronisierten Taktimpuls. Die Phasenabgleichschaltung 5 empfängt Daten
zum Festlegen einer erwünschten
Phase (Verzögerungsinformation)
von der Steuerung 8, verzögert den Ausgang des ersten
Taktimpulsgenerators 4 entsprechend der gegebenen Verzögerungsinformation
und gibt ein Taktsignal CK1 aus. Die erwünschte Phase ist eine Phase
mit minimaler Phasenverzerrung, wenn das Eingangssignal in den A/D-Wandler
abgetastet wird. Wenn die Taktphase ungeeignet ist, wird der A/D-Wandler 1 das
Analogsignal in ein Digitalsignal in einer verzerrten Weise umwandeln,
was eine wesentliche Verschlechterung der Bildqualität zur Folge
hat. Die Phasenabgleichschaltung 5 wird daher zum Einstellen
einer geeigneten Taktphase verwendet, sodass das Eingangssignal
ohne Verzerrung in ein Digitalsignal umgewandelt wird.
-
Der
zweite Taktimpulsgenerator 6 erzeut einen mit dem Vertikal-Synchronisationssignal
des Eingangssignals synchronisierten Taktimpuls CK2. Der Speicher 2 zeichnet
die Ausgangsdaten des A/D-Wandlers 1 synchronisiert mit
dem Taktimpuls CK1 auf, was der Ausgang der Phasenabgleichschaltung 5 ist.
Der Speicher 2 gibt die Daten synchonisiert mit dem Taktimpuls
CK2 aus. Auf diese Weise wird das Ausgangssignal komprimiert oder
expandiert und aus dem PC-Signal umgewandelt, während hohe Bildqualität beibehalten
wird. Die Umwandlung des Eingangssignals wird unten mit Verweis
auf 4A bis 4C beschrieben.
-
4A bis 4C sind Veranschaulichungen eines Signalumwandlungsverfahrens
der vorliegenden Erfindung.
-
4A zeigt einen Rahmen der
VGA-Spezifikation, der das Eingangssignal ist. Der Rahmen umfasst
800 Horizontalpixel mal 525 Vertikalpixel. 4B ist ein Fall, wenn ein im Speicher 2 gespeicherter
Rahmen an der oberen linken Position auf der Anzeige ausgelesen
wird. 4B demonstriert,
dass der Startpunkt zum Schreiben und Auslesen des im Speicher 2 gespeicherten
Signals der gleiche ist wie der Startpunkt zum Schreiben und Auslesen
für einen Rahmen
von 1152 Horizontalpixeln mal 563 Vertikalpixeln.
-
4C ist ein Fall, wenn der
im Speicher 2 gespeicherte Rahmen etwas nichts von dem
linken Ende und an einer Position etwas tiefer als das obere Ende
auf der Anzeige ausgelesen wird. Mit anderen Worten, 4C demonstriert, dass der
Startpunkt zum Schreiben und Lesen des im Speicher 2 gespeicherten
Signals nicht der gleiche ist wie der Startpunkt zum Schreiben und
Lesen eines Rahmens von 1152 Horizontalpixeln mal 563 Vertikalpixeln.
Anders ausgedrückt,
der aktive Bildbereich, d. h. 800 Horizontalpixel mal 525 Vertikalpixel,
des Signals wird angezeigt, und ein Leersignal wird vor, hinter
oder um den aktiven Bildbereich herum bereitgestellt.
-
Zum
Beispiel angenommen, dass 1152 Pixel auf der Anzeige zu schreiben
sind, beträgt
die gewählte
Taktfrequenz CK2 zum Auslesen der Daten aus dem Speicher: 1/(1152 × 563 × 60) =
38.9 MHz.
-
Der
Steuerimpulsgenerator 7 erzeugt ein Schreibfreigabesignal
WE zum Steuern der Schreibperiode des Speichers 2, ein
Lesefreigabesignal RE zum Steuern der Ausleseperiode des Speichers 2, ein
Rückstellsignal
RST zum Steuern der Initialisierung des Speichers 2, einen
Klemmimpuls und ein Synchronisationssignal. Wie oben beschrieben,
wird das Eingangssignal in 4A synchronisiert
mit einer Taktfrequenz CK1 (25.2 MHz) abgetastet und im Speicher 2 aufgezeichnet.
Die im Speicher 2 aufgezeichneten Daten werden ausgelesen,
als ob das Signal 1152 Horizontalpixel und 563 Vertikalpixel hätte, wie
in 4B gezeigt, unter
Verwendung einer mit dem Vertikal-Synchronisationssignal des Eingangssignals
synchronisierten Taktfrequenz CK2 (etwa 38.9 MHz). Die Schreib-
und Leseprozesse werden mit dem gleichen Vertikal-Synchronisationssignal
synchronisiert und folglich sind ihre Vertikalfrequenzen äquivalent.
-
Das
Eingangssignal wird in dem Speicher in der Form von 800 Horizontalpixeln
gespeichert. Nach dem Auslesen von Daten von 800 Horizontalpixeln aus
dem Speicher 2 als das Ausgangssignal für eine Abtastzeile, wird das
Auslesen aus dem Speicher 2 vorübergehend angehalten, und das
Leersignal wird für
die Periode von 352 (1152 – 800
= 352) Pixeln ausgegeben. Auf diese Weise kann das VGA-Signal, das
ein Seitenverhältnis
von 3 : 4 aufweist, ohne Dehnung in der Breite auf HDTVs angezeigt
werden. Das Bild kann folglich im Zeitmaßstab komprimiert werden, und
das Bild kann ohne Verlust an Bildqualität regeneriert werden. Außerdem kann,
wenn die Frequenz von CK2 auf unter 25.2 MHz gesetzt wird, das Signal
im Zeitmaßstab
expandiert werden. Des Weiteren ist, wie in 4C gezeigt, die Position zum Anzeigen
des Ausgangssignals veränderbar.
-
Die
Anzeigeposition des Ausgangssignals kann durch Ändern der Ausgangsphase des
Schreibfreigabesignals WE zum Steuern der Schreibperiode des Speichers 2,
des Lesefreigabesignals RE zum Steuern der Ausleseperiode des Speichers 2,
des Rückstellsignals
RST zum Steuern der Initialisierung des Speichers 2, des
Horizotal-Synchronisationssignals HD und des Vertikal-Synchronisationssignals VD
geändert
werden.
-
Zu 1 zurückkehrend überträgt die Steuerung 8 die
Daten zum Einstellen der Taktfrequenz an den ersten Taktimpulsgenerator 4,
die Daten zu Einstellen der Taktphase an die Phasenabgleichschaltung 5,
die Daten zum Einstellen der Taktfrequenz an den zweiten Taktimpulsgenerator 6 und
die Daten zum Einstellen der HD- und VD-Phasen an den Steuerimpulsgenerator 7.
Die Steuerung 8 umfasst einen Mikrocomputer und einen Decoder
zum Decodieren des Ausgangs des Mikrocomputers, ist aber nicht darauf
begrenzt. Der D/A-Wandler
wandelt den Ausgang des Speichers 2 in ein Analogsignal um,
und die Matrixschaltung 9 wandelt dann das Analogsignal
in das Y-, Pb- und Pr-Typ-Signal um.
-
Bestehende
kommerzialisierte HDTVs sind gewöhnlich
mit einem Eingangsanschluss zum Empfangen eines HDTV-Basisbandsignals
ausgestattet. Dieser Eingangsanschluss ist für 1125 Abtastzeilen und eine
Vertikalfrequenz von 59.94 Hz (verschachtelte Abtastung) oder 525
Abtastzeilen und eine Vertikalfrequenz von 59.94 Hz (sequenzielle
Abtastung) bestimmt. Wenn das PC-Signal der VGA-Spezifikation in
diesen Eingangsanschluss des HDTV eingegeben wird, nachdem das PC-Signal
einfach in Y-, Pb- und Pr-Typ-Signale in Matrixart umgewandelt wurde, werden
die Signale infolge des Seitenverhältnisses des HDTV und Überabtastung
verzerrt oder unsichtbar auf dem Schirm angezeigt werden. Ein Fernsehgerät, das mit
dem in 1 gezeigten Videosignalumsetzer
der vorliegenden Erfindung ausgestattet ist, kann das Seitenverhältnis aufrechterhalten
und sicherstellen, dass als Folge von Überabtastung keine Bilder fehlen,
indem Signale wie in 4A bis 4C gezeigt verarbeitet werden.
-
Die
in 4A und 4B gezeigten Ausgangssignale
haben 563 Abtastzeilen und eine Vertikalfrequenz von 60 Hz (sequenzielle
Abtastung). Typischerweise kann erfindungsgemäß, wenn das Signal in den Basisband-Eingangsanschluss
eines kommerziellen HDTV eingegeben wird, das Signal ohne jedes
Problem auf dem HDTV angezeigt werden. Man sollte jedoch verstehen,
dass der Signalstandard nach der Umwandlung nicht auf 563 Abtastzeilen
und eine Vertikalfrequenz von 60 Hz in dem Videosignalumsetzer der
vorliegenden Erfindung begrenzt ist.
-
Wie
oben erklärt
ermöglicht
die vorliegende Erfindung die Wiedergabe von hochwertigen Videobildern
durch Komprimieren des Eingangssignals in der Horizontal- und Vertikalrichtung
unter der Steuerung von Taktimpusen zum Schreiben und Auslesen von
Daten des Speichers, verglichen mit digitalen Signalprozesoren,
die ein mit einem einzigen Taktimpuls betriebenes Digitalfilter
zur Kompression im Zeitmaßstab
einsetzen. Außerdem
ist die Umwandlung der Vertikalfrequenz für die vorliegende Erfindung nicht
erforderlich, weil die zweite Taktfrequenz CK2 mit dem Vertikal-Synchronisationssignal
des Eingangssignals synchronisiert wird. Das heißt, es gibt keine Notwendigkeit
für eine
Verarbeitung im Zeitmaßstab,
z. B. Umwandlung von 60 Hz in 59.94 Hz. Dies vermeidet Schaden an
der Bildqualtät
durch Interpolation oder fehlende Bilder.
-
Durch
Eingeben des Ausgangs des Videosignalumsetzers der vorliegenden
Erfindung in den Basisband-Eingangsanschluss eines typischen HDTV können hochwertige
VGA-Bildsignale angezeigt werden. Die vorliegende Erfindung bietet
daher eine Schnittstelle, die PCs leicht mit HDTVs verbinden kann
und hohe Bildqualität
sichert.
-
Zweite exemplarische
Ausführung
-
Die
zweite exemplarische Ausführung
der vorliegenden Erfindung ist eine Fernsehsignalverarbeitungsvorrichtung,
die einen in der ersten exemplarischen Ausführung erklärten Videosignalumsetzer verwendet. 2 ist ein Blockschaltbild
der zweiten exemplarischen Ausführung.
Die gleichen Nummern sind Schaltungsblöcken des Videosignalumsetzers
in der Fernsehsignalverarbeitungsvorrichtung gegeben, die die gleichen
Funktionen und Operationen aufweisen wie die der in der ersten exemplarischen Ausführung erklärten Schaltungsblöcke. Um
Redundanz zu vermeiden, werden daher die Funktionen und Operationen
nur kurz erklärt.
Ein von einer gestrichelten Linie umgebener Videosignalumsetzer 20 wird
unten mit Verweis auf 2 beschrieben.
-
Eingangssignale
des Videosignalumsetzers sind PC-Ausgangssignale von GB/R/H/V-Signalen,
z. B. der bekannten typischen VGA-Spezifikation, die aus 800 Horizontalpixeln
einschließlich
der Horizontal-Rücklaufzeilenperiode,
525 Vertikalpixeln einschließlich
der Vertikal-Rücklaufzeilenperiode
und der Rahmenfrequenz von 60 Hz besteht. Das Ausgangssig nal des
Videosignalumsetzers der vorliegenden Erfindung hat z. B. eine Rahmenfrequenz von
60 Hz, 1152 Horizontalpixel einschließlich der Horizontal-Rücklaufzeilenperiode,
und 525 Vertikalpixel einschließlich
der Vertikal-Rücklaufzeilenperiode.
-
Der
A/D-Wandler 1 wandelt das analoge Eingangssignal in das
Digitalsignal um, und der Speicher 2 speichert das von
dem A/D-Wandler 1 ausgegebene Digitalsignal. Der erste
Taktimpulsgenerator 4 erzeugt einen ersten mit dem Horizontal-Synchronisationssignal
des Eingangssignals synchronisierten Taktimpuls. Der erste Taktimpulsgenerator 4 umfasst
(1) einen Phasenkomparator, (2) einen Zähler, der die Taktimpulse zählt, und
(3) einen Oszillator, der die Taktfrequenz entsprechend dem Ausgang des
Phasenkomparators ändert.
Die Phasenabgleichschaltung 5 umfasst eine analoge Verzögerungsleitung
und einen Selektor zum Wählen
des Ausgangs der analogen Verzögerungsleitung.
De D/A-Wandler 3 wandelt das von dem Speicher 2 ausgegebene
Digitalsignal in das Analogsignal um.
-
Der
zweite Taktimpulsgenerator 6 erzeugt einen zweiten mit
dem Vertikal-Synchronisationssignal des Eingangssignals synchronisierten
Taktimpuls. Der zweite Taktimpulsgenerator 6 umfasst (1)
einen Phasenkomparator, (2) einen Zähler zum Zählen von Taktimpulsen und (3)
einen Oszillator zum Ändern
einer Taktfrequenz entsprechend dem Ausgang des Phasenkomparators.
Der Steuerimpulsgenerator 7 erzeugt ein Signal WE zum Steuern
der Schreibperiode des Speichers 2, ein Signal RE zum Steuern
der Ausleseperiode des Speichers 2, ein Signal RST zum Steuern
der Initialisierung des Speichers 2, einen Klemmimpuls
CLP und ein Synchronisationssignal. Der Steuerimpulsgenerator 7 umfasst
einen Zähler und
ein ROM. Die Steuerung 8 überträgt jeweilige Daten an den ersten
Taktimpulsgenerator 4, die Phasenabgleichschaltung 5,
den zweiten Taktimpulsgenerator 6 und den Steuerimpulsgenerator 7.
Die Steuerung 8 umfasst einen Mikrocomputer und einen Decoder
zum Übertragen
von jeweiligen Daten an den ersten Taktimpulsgenerator 4,
die Phasenabgleichschaltung 5, den zweiten Taktimpulsgenerator 6 und
den Steuerimpulsgenerator 7.
-
Ein
NTSC-Signalselektor 21 wählt ein NTSC-Kompositsignal
aus mehrfachen NTSC-Kompositsignalen aus und liefert das ausgewählte Signal
an einen NTSC-Signalprozessor 22. Der NTSC-Signalprozessor 22 trennt
das Farbsignal unter Verwendung eines NTSC-HDTV-Umsetzers, decodiert das Farbsignal
und wandelt das Signal in Y-, Pb- und Pr-Form-HDTV-Signale um, die auf
einem HDTV angezeigt werden können.
-
Ein
HDTV-Signalselektor 26 wählt ein HDTV-Signal aus mehrfachen
HDTV-Signalen aus, z. B. ein HDTV-Signal des MUSE-Systems. Ein HDTV-Signalprozessor 27 decodiert
und konvertiert das ausgewählte
Signal, z. B. ein MUSE-Signal, in Y-, Pb- und Pr-Form-HDTV-Sig nale.
Ein erster Selektor 23 wählt entweder den Ausgang des
NTSC-Signalprozessors 22 oder des HDTV-Signalprozessors 27 aus.
Eine Matrixschaltung 24 empfängt die Y-, Pb- und Pr-Signale
und wandelt sie in G-, B- und R-Signale um.
-
Eine
Sync-Trennungs- und -Erzeugungsschaltung 28 trennt das
Synchronisationssignal von dem Eingangssignal. Ein zweiter Selektor 25 empfängt den
Ausgang der Sync-Trennungs- und
-Erzeugungsschaltung 28, der das Horizontal-Synchronisationssignal
HD und das Vertikal-Synchronisationssignal VD enthält, zusammen
mit dem Ausgangssignal der Matrixschaltung 24. Für das NTSC-Signalwerden das
Horizontal-Synchronisationssignal HD und das Vertikal-Synchronisationssignal
VD erzeugt und ausgegeben, sodass das NTSC-Signal auf einem HDTV angezeigt
werden kann. Der zweite Selektor 25 wählt entweder den Ausgang der
Matrixschaltung 24 oder das Ausgangssignal des Videosignalumsetzers 20 aus,
das ein komprimiertes oder expandiertes aus dem PC-Ausgangssignal
umgewandeltes Signal ist, das hohe Bildqualität bewahrt.
-
Die
Fernsehvideosignalverarbeitungsvorrichtung der zweiten exemplarischen
Ausführung
ermöglicht
somit die Anzeige eines hochwertigen VGA-Bildsignals durch Verwenden
eines eingebauten Videosignalumsetzers.
-
Des
Weiteren erlaubt die Fernsehvideosignalverarbeitungsvorrichtung
der zweiten exemplarischen Ausführung
die Verringerung der Größe der Schaltung,
verglichen mit dem externen Videosignalumsetzer, weil sie keine
Matrixschaltung zur Umwandlung des Ausgangs des D/A-Wandlers 3 benötigt.
-
Dritte exemplarische
Ausführung
-
3 ist ein Blockschaltbild
einer dritten exemplarischen Ausführung der vorliegenden Efindung.
In 3 wandelt ein A/D-Wandler 1 das
analoge Eingangssignal in ein Digitalsignal um. Ein erster Taktimpulsgenerator 4 erzeugt
einen mit dem Eingangssignal synchronisierten Taktimpuls. Der erste Taktimpulsgenerator 4 umfasst
einen Phasenkomparator, einen Zähler
zum Zählen
der Taktimpulse und einen Oszillator zum Ändern einer Taktfrequenz entsprechend
dem Ausgang des Phasenkomparators. Eine Sync-Trennungs- und Taktimpulserzeugungsschaltung 38 trennt
das Synchronisationssignal von dem Ausgangssignal und erzeugt einen
mit dem Eingangssignal synchronisierten Taktimpuls. Eine Phasenabgleichschaltung 5 verzögert den
Eingangstaktimpuls entsprechend gegegebener Verzögerungsinformation. Die Phasenabgleichschaltung 5 umfasst eine
analoge Verzögerungsleitung
und einen Selektor zum Auswählen
des Ausgangs der analogen Verzögerungsleitung. Ein
Taktimpulsselektor 33 wählt das
Eingangstaktsignal aus.
-
Ein
D/A-Wandler 3 wandelt das von einem programmierbaren Signalprozessror 32 ausgegebene
Digitalsignal in das Analogsignal um. Ein zweiter Taktimpulsgenerator 6 erzeugt
einen zweiten mit dem Vertikal-Synchronisationssignal des Eingangssignals
synchronisierten Taktimpuls. Der zweite Taktimpulsgenerator 6 umfasst
einen Phasenkomparator, einen Zähler
zum Zählen
von Taktimpulsen und einen Oszillator zum Ändern einer Taktfrequenz entsprechend
dem Ausgang des Phasenkomparators. Ein Steuerimpulsgenerator 7 erzeugt
ein Signal WE zum Steuern der Schreibperiode, ein Signal RE zum Steuern
der Speicherausleseperiode, ein Signal RST zum Steuern der Initialisierung
des Speichers, einen Klemmimpuls und ein Synchronisationssignal.
Der Steuerimpulsgeneratorumfasst einen Zähler und ein ROM.
-
Eine
Steuerung 8 überträgt jeweilige
Daten an den ersten Taktimpulsgenerator 4, die Phasenabgleichschaltung 5,
den zweiten Taktimpulsgenerator 6 und den Steuerimpulsgenerator 7.
Die Steuerung 8 umfasst einen Mikrocomputer und einen Decoder zum
Decodieren des Ausgangs des Mikrocomputers und Übertragen von jeweiligen Daten
an den ersten Taktimpulsgenerator 4, die Phasenabgleichschaltung 5,
den zweiten Taktimpulsgenerator 6 und den Steuerimpulsgenerator 7.
-
Ein
Eingangsvideosignalselektor 31 wählt ein zu decodierendes Signal
aus mehrfachen NTSC-Signalen oder HDTV-Signalen aus. Der programmierbare
Signalprozessor 32 ändert
den Inhalt des Decodierungsprozesses basierend auf von der Steuerung 8 empfangenen
Steuerdaten 30 und führt
eine geeignete Decodierung auf dem Eingangssignal durch, um das
Signal in einer benötigten
Form auszugeben. Der programmierbare Signalprozessor 32 umfasst
(1) einen Speicher zum Aufzeichnen des Digitalsignals, das der Ausgang
des A/D-Wandlers 1 ist,
synchronisiert mit dem ersten Taktimpuls, und Auslesen des Digitalsignals
synchronisiert mit dem zweiten Taktimpuls, (2) ein ROM zum Speichern
eines Programms zum Decodieren mehrfacher Formen von Signalen, z.
B. NTSC, MUSE und VGA, und (3) einen digitalen Signalprozessor (nachstehend DSP
genannt) zum Laden des benötigten
Programms aus dem ROM als Reaktion auf das Eingangssignal und dann
Durchführen
des Decodierungsprozesses.
-
Der
DSP umfasst im Allgemeinen ein ROM zum Speichern von Programmen,
einen Speicher zur vorübergehenden
Speicherung des Eingangssignals oder des der Decodierung unterliegenden
Signals und einen Prozessor zum Auslesen eines Programms aus dem
ROM und Durchführen
von Operationen auf vielfachen Daten entsprechend dem Programm.
Die Ar beitsweise der wie oben konfigurierten Fernsehsignalverarbeitungsvorrichtung
von 3 wird unten beschrieben.
In der Beschreibung der vorliegenden Erfindung ist das Eingangssignal
das PC-Ausgangssignal, gewöhnlich
VGA genannt, das 800 Horizontalpixel einschließlich der Horizontal-Rücklaufzeilenperiode
und 525 Vertikalpixel einschließlich
der Vertikal-Rücklaufzeilenperiode
aufweist. Der Ausgang des Videosignalumsetzers der vorliegenden
Erfindung besitzt 1152 Horizontalpixel einschließlich der Horizontal-Rücklaufzeilenperiode und
563 Vertikalpixel einschließlich
der Vertikal-Rücklaufzeilenperiode.
Die gleichen Nummern sind Schaltungen zugeteilt, die in der gleichen
Weise wie die in der ersten exemplarischen Ausführung arbeiten, und die Erklärung wird
daher weggelassen.
-
Der
Eingangssignalselektor 31 wähle ein umzuwandelndes Signal
aus mehrfachen NTSC-Signalen
oder HDTV-Signalen aus. Die Sync-Trennungs- und Taktimpulserzeugungsschaltung 38 führt eine
Synchronisationstrennung auf dem Ausgang des Eingangssignalselektors 31 durch
und regeneriert das Horizontal-Synchronisationssignal (HD1) und
das Vertikal-Synchronisationssignal (VD1). Die Sync-Trennungs- und
Taktimpulserzeugungsschaltung 38 erzeugt auch einen Taktimpuls
zum Abtasten durch den A/D-Wandler 1. Der Taktimpulsselektor 33 wählt einen
von der Sync-Trennungs- und Taktimpulserzeugungsschaltung 38 ausgegebenen
Taktimpuls aus, wenn der Ausgang des Eingangsvideosignalselektors 31 anders
als der PC-Ausgang ist. Wenn der Ausgang des Eingangsvideosignalselektors 31 ein
PC-Signal ist, wählt der
Taktimpulsselektor 33 den von der Phasenabgleichschaltung 5 ausgegebenen
Taktimpuls aus und gibt ihn aus. Der A/D-Wandler 1 wandelt
das Ausgangssignal des Eingangsvideosignalselektors 31 in
ein Digitalsignal unter Verwendung des von dem Taktimpulsselektor 33 ausgegebenen
Taktimpulses um.
-
Der
programmierbare Signalprozessor 32 implementiert einen
Prozess entsprechend den von der Steuerung 8 empfangenen
Steuerdaten 30, führt eine
geeignete Decodierung des Eingangssignals durch und gibt das Signal
in der benötigten
Form aus. Um z. B. das NTSC-Signal
zu decodieren, zeichnet der programmierbare Signalprozessor 32 zuerst, synchronisiert
mit dem ersten Taktimpuls, das Digitalsignal auf, das der Ausgang
des A/D-Wandlers 1 ist. Dann wird das Programm zum Decodieren
des NTSC-Signals in den DSP geladen. Der DSP arbeitet entsprechend
dem geladenen Programm, führt
Prozesse durch, die dreidimensionale YC-Trennung, Farbdemodulation,
Doppelgeschwindigkeits-Abtastumwandlung und Matrixumwandlung einschließen, und
gibt ein decodiertes Signal aus. Um das VGA-Signal zu decodieren,
zeichnet z. B. der programmierbare Signalprozessor 32,
synchronisiert mit dem ersten Taktimpuls, das Digitalsignal auf,
das der Ausgang des A/D-Wandlers ist, und liest, synchronisiert mit
dem zweiten Taktimpuls, das Digitalsignal aus. Dann lädt der DSP
das Programm zur Verarbeitung des VGA-Signals aus dem ROM und führt Prozesse, wie z.
B. Bildqualitätskompensation,
durch. Ein Selektor 34 wählt das Horizontal-Synchronisationssignal
HD1 und das Vertikal-Synchronisationssignal VD1 für das NTSC-Signal
oder das HDTV-Signal und das Horizontal-Synchronisationssignal HD2
und das Vertikal-Synchronisationssignal VD2 für das PC-Signal aus und gibt
sie aus. Man sollte jedoch verstehen, dass der programmierbare Signalprozessor 32 der vorliegenden
Erfindung nicht auf die oben beschriebene Konfiguration begrenzt
ist.
-
Die
obige Konfiguration erlaubt HDTVs, hochwertige VGA-Bildsignale anzuzeigen.
Verglihen mit der in der zweiten exemplarischen Ausführung beschriebenen
Fernsehsignalverarbeitungsvorrichtung ermöglicht die dritte exemplarische
Ausführung die
Decodierung von Signalen wie NTSC-, MUSE- und VGA-Signalen unter
Verwendung einer gemeinsam benutzten Schaltung, was eine Verringerung
der Schaltungsgröße zur Folge
hat. Außerdem
kann die Bildqualität
des VGA-Signals leicht kompensiert werden, ohne den Umfang der Schaltung
zu erhöhen.
-
Die
vorliegende Erfindung wandelt somit Videosignale in ein Signal in
einer benötigten
Form um durch Umwandeln des Eingangssignals in ein Digitalsignal
unter Verwendung des ersten mit dem Horizontal-Synchronisationssignal
des Eingangssignals synchronisierten Taktimpulses, Aufzeichnen des
Digitalsignals in dem Speicher, Auslesen des Signals aus dem Speicher
unter Verwendung des zweiten mit dem Vertikal-Synchronisationssignal
des Eingangssignals synchronisierten Taktimpulses und Rückumwandeln
desselben in ein Analogsignal. Mit dieser Konfiguration ermöglicht die
vorliegende Erfindung die einfache Anzeige von PC-Ausgangssignalen
auf HDTVs mit hoher Bildqualität,
ohne eine Verschlechterung der Bildqualität durch Interpolation oder
fehlende Bilder zu verursachen.
-
Obwohl
hierin mit Verweis auf bestimmte, spezifische Ausführungen
veranschaulicht und beschrieben, ist die vorliegende Erfindung dennoch nicht
gedacht, auf die gezeigten Einzelheiten begrenzt zu sein.
-
Verweiszeichen
für Zeichnungen
- 1
- A/D-Wandler
- 2
- Speicher
- 3
- D/A-Wandler
- 4
- Erster
Taktimpulsgenerator
- 5
- Phasenabgleichschaltung
- 6
- Zweiter
Taktimpulsgenerator
- 7
- Steuerimpulsgenerator
- 8
- Steuerung
- 9
- Matrixschaltung
- 11
- Erste
Steuereinheit
- 12
- Zweite
Steuereinheit
- 13
- Ausgangssteuerprozessor
- 20
- Videosignalumsetzer
- 21
- NTSC-Signalselektor
- 22
- NTSC-Signalprozessor
- 23
- Erster
Selektor
- 24
- Matrixschaltung
- 25
- Zweiter
Selektor
- 26
- HDTV-Signalselektor
- 27
- HDTV-Signalprozessor
- 28
- Sync-Trennungs-
und -Erzeugungsschaltung
- 30
- Steuerdaten
- 31
- Eingangsvideosignalselektor
- 32
- Programmierbarer
Signalprozessor
- 33
- Taktimpulsgenerator
- 34
- Selektor
- 38
- Sync-Trennungs-
und Taktimpulserzeugungsschaltung
- 51
- Eingangssignalprozessor
- 52
- Kompressor
- 53
- Speicher
- 54
- Expander
- 55
- Ausgangssignalprozessor
- 56
- Steuerung
- 57
- Ausgangs-HD2/VD2/CK2-Generator