DE60013968T2 - Verarbeitung von progressiven Videosignalen in digitalen Fernsehempfängern - Google Patents

Verarbeitung von progressiven Videosignalen in digitalen Fernsehempfängern Download PDF

Info

Publication number
DE60013968T2
DE60013968T2 DE60013968T DE60013968T DE60013968T2 DE 60013968 T2 DE60013968 T2 DE 60013968T2 DE 60013968 T DE60013968 T DE 60013968T DE 60013968 T DE60013968 T DE 60013968T DE 60013968 T2 DE60013968 T2 DE 60013968T2
Authority
DE
Germany
Prior art keywords
signal
format
standard
memory
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60013968T
Other languages
English (en)
Other versions
DE60013968D1 (de
Inventor
Charles William Carmel Worrell
Michael Evan Carmel Crabb
Andrew Kent Carmel Flickner
Wenhua Brownsville Li
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
Original Assignee
Thomson Licensing SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing SAS filed Critical Thomson Licensing SAS
Publication of DE60013968D1 publication Critical patent/DE60013968D1/de
Application granted granted Critical
Publication of DE60013968T2 publication Critical patent/DE60013968T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012—Conversion between an interlaced and a progressive signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
    • H04N21/440218—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by transcoding between formats or standards, e.g. from MPEG-2 to MPEG-4
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/443—OS processes, e.g. booting an STB, implementing a Java virtual machine in an STB or power management in an STB
    • H04N21/4435—Memory management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/641—Multi-purpose receivers, e.g. for auxiliary information

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Software Systems (AREA)
  • Television Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Television Signal Processing For Recording (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf die Verarbeitung von progressiven Videosignalen in digitalen Fernsehempfängern.
  • US-A-5,327,235 und US-A-5,430,488 beschreiben Systeme zur Umwandlung von Videosignalen zwischen progressivem und Zeilensprung-Format.
  • Eine digitale Norm-Fernsehempfänger-Architektur verwendet digitale MPEG-Video-Verarbeitungsschaltungen für die Verarbeitung von digitalisierten analogen Signalen wieder. Obwohl dieser Lösungsweg gut für die Verarbeitung von digitalisierten analogen Zeilensprung-Signalen funktioniert (z.B. NTSC- und PAL-Signale mit vertikalen 480i- oder 1080i-Formaten), haben digitale Norm-Fernsehempfänger Schwierigkeiten bei der Verarbeitung von progressiv abgetasteten Signalen, die oft von VCRs, Video-Spiel-Konsolen und Kabelsystem-Testgeneratoren erzeugt werden (z.B. haben progressiv abgetastete Signale vertikale 240p-Formate). Die vorliegende Erfindung ist auf das Überwinden dieser Schwierigkeit ausgerichtet.
  • Ein Speicher-Verwaltung-Prozessor dient zur Zwischenspeicherung von digitalen Videodaten mit unterschiedlichen Formaten (d.h. progressiven, Zeilensprung-, mit CCIR 601/655 konformen, und mit MPEG konformen Formaten) in einem Videospeicher, der in einen ersten und einen zweiten Zwischenspeicher unterteilt ist.
  • Die Erfindung ist in den beigefügten Ansprüchen dargelegt.
  • Kurze Beschreibung der Zeichnungen
  • In den Zeichnungen stellen dar:
  • 1 ein Blockschaltbild eines logischen Systems einer Video-Verarbeitungsschaltung eines digitalen Norm-Fernsehempfängers;
  • 2 ein Timing-Diagramm eines Norm-Empfängers, der ein Zeilensprung-Eingangssignal verarbeitet;
  • 3 ein Timing-Diagramm eines Norm-Empfängers, der ein progressiv abgetastetes Eingangssignal verarbeitet;
  • 4 ein Blockschaltbild eines logischen Systems einer Video-Verarbeitungsschaltung gemäß der vorliegenden Erfindung;
  • 5 ein Flussdiagramm, das ein Verfahren zur Verarbeitung eines progressiv abgetasteten Videosignals gemäß der vorliegenden Erfindung veranschaulicht;
  • 6 ein Flussdiagramm, das ein Videospeicher-Verwaltungsverfahren gemäß der vorliegenden Erfindung veranschaulicht;
  • 7 ein Timing-Diagramm eines verbesserten Systems, das ein progressiv abgetastetes Eingangssignal gemäß dem Videospeicher-Verwaltungsverfahren von 1 verarbeitet;
  • 8 ein Flussdiagramm, das ein alternatives Speicher-Verwaltungsverfahren gemäß der vorliegenden Erfindung veranschaulicht;
  • 9 ein Blockschaltbild einer Halbbild-Typ-Detektorschaltung der Video-Schnittstelle von 4; und
  • 10 ein Timing-Diagramm für die Halbbild-Typ-Detektorschaltung von 9;
  • 11 ein Timing-Diagramm eines verbesserten Systems, das ein progressiv abgetastetes Eingangssignal gemäß dem alternativen Speicher-Verwaltungsverfahren von 8 verarbeitet.
  • Die Eigenschaften und Vorteile der vorliegenden Erfindung werden aus der nachfolgenden Beschreibung eines Ausführungsbeispiels ersichtlich.
  • In 1 ist eine Video-Verarbeitungsschaltung 10 eines digitalen Norm-Fernsehempfängers dargestellt. Eine Video-Eingangs-Schnittstelle 12 ist mit einem Speicher 14 und einer Speicher-Steuereinheit 16 verbunden. Die Speicher-Steuereinheit steuert die Zwischenspeicherung von mit MPEG konformen Videodaten, mit CCIR 601/656 konformen Videodaten und digitalisierten analogen Daten im Speicher 14, was nachfolgend in größeren Einzelheiten beschrieben wird. Ein Rastergenerator 22 ist ebenfalls mit der Speicher-Steuereinheit 16 wie auch mit einer Anzeigeeinheit 24 verbunden, die eine Anzeigeformat-Umwandlungsschaltung und eine OSD-Überlagerungsschaltung enthält.
  • Die Video-Eingangs-Schnittstelle 12 ist ein Video-Eingangsanschluss, der das Demultiplexen, die Sync-Verarbeitung und die Feststellung des Halbbild-Typs eines Eingangs-Videosignals verwaltet. Die Video-Eingangs-Schnittstelle 12 kann in zwei Betriebsarten arbeiten. In einer Betriebsart zum Empfang eines mit CCIR 601/656 konformen Bitstroms, und in der anderen Betriebsart zum Empfang von digitalisierten analogen Signalen. In der ersten Betriebsart zieht die Video-Eingangs-Schnittstelle 12 eine bekannte Oben/Unten-Halbbildanzeige aus einem mit CCIR 601/656 konformen Bitstrom heraus. In der zweiten Betriebsart wird eine Austast-Information an die Hsynch- und Vsynch-Eingänge der Video-Eingangs-Schnittstelle 12 geliefert, und die Video-Eingangs-Schnittstelle leitet die O-ben/Unten-Halbbildanzeige von dem relativen Timing der Hsynch- und Vsynch-Eingänge ab. Genauer gesagt schaltet der Vsynch-Eingang für ein Zeilensprungsignal zwischen Ausrichtung mit dem Hsynch-Eingang und dem Auftreten zwischen aufeinanderfolgenden Hsynch-Eingängen hin und her. Bei einem progressiven Signal schaltet der Vsynch-Eingang nicht hin und her und richtet sich entweder mit dem Hsynch-Eingang aus oder tritt zwischen aufeinanderfolgenden Hsynch-Eingängen auf. Somit werden wechselnde Oben- und Unten-Indikatoren für ein Zeilensprungsignal abgeleitet, und für ein progressives Signal werden entweder Oben- oder Unten- Indikatoren abgeleitet. Nachdem die Oben/Unten-Halbbildanzeige herausgezogen (im Fall eines mit CCIR konformen Bitstroms) oder abgeleitet worden ist (im Fall eines digitalisierten analogen Signals), erzeugt die Schnittstelle 12 ein Eingangs-BnotT-Signal auf der Basis der O-ben/Unten-Halbbildanzeige und führt das Signal der Speicher-Steuereinheit 16 zu. Genauer gesagt erzeugt ein Halbbild-Typ-Detektor (nicht dargestellt) innerhalb der Video-Eingangs-Schnittstelle 12 ein „hohes" Eingangs-BnotT-Signal als Reaktion auf einen Indikator für ein unteres Halbbild und erzeugt ein „niedriges" Eingangs-BnotT-Signal als Reaktion auf einen Indikator für ein oberes Halbbild.
  • Es sei bemerkt, dass die MPEG-Dekodierschaltung (nicht dargestellt, um die Zeichnungen zu vereinfachen) getrennt von oder mit der Video-Eingangs-Schnittstelle 12 integriert sein kann, um einen mit MPEG konformen Bitstrom zu dekodieren, was dem Fachmann bekannt ist. Während der Dekodierung eines mit MPEG konformen Bitstroms verwendet die Speicher-Steuereinheit 16 als Reaktion auf von der MPEG-Dekodierschaltung erzeugen Signalen den Speicher 14 zur Zwischenspeicherung des ankommenden komprimierten Bitstroms, zur Speicherung von Anker-Vollbildern und zur Speicherung der dekodierten Video-Vollbilder. Nachdem ein Vollbild eines Videosignals im Speicher 14 gespeichert worden ist, wird es von der Anzeigeeinheit 24 in derselben Weise verarbeitet wie die Verarbeitung der mit CCIR 601/656 konformen und der Zeilensprung-Videosignale, wie nachfolgend beschrieben wird.
  • Die Speicher-Steuereinheit 16 verwaltet die Überführung der Videodaten (z.B. der mit MPEG konformen Daten, der mit CCIR 601/656 konformen Daten, der Zeilensprung-Halbbilder und der progressiv abgetasteten Vollbilder) zu und von dem Speicher 14. Genauer gesagt ist der Speicher 14 in zwei Zwischenspeicher aufgeteilt (Speicher 18 für obere Halbbilder und Speicher 20 für untere Halbbilder) und die Speicher-Steuereinheit 16 verwaltet den Eingang der Videodaten zu den Zwischenspeichern 18 und 20 auf der Basis des Zustandes des Eingangs-BnotT-Signals, das von der Video-Eingangs-Schnittstelle 12 oder im Fall des Empfangs eines mit MPEG konformen Datenstroms auf der Basis eines von der MPEG-Dekodierschaltung erzeugten Signals übertragen wird. Die Speicher-Steuereinheit 16 verwaltet auch den Ausgang der gespeicherten Videodaten aus den Zwischenspeichern 18 und 20 zur Anzeigeeinheit 24, die ihrerseits die Ausgangsdaten so verarbeitet, dass die Daten an ein gewünschtes Anzeige-Format angepasst und mit einer gewünschten OSD kombiniert werden. Die Speicher-Steuereinheit 16 verwaltet den Ausgang der Videodaten von den Zwischenspeichern 18 und 20 auf der Basis des Zustandes eines Raster-BnotT-Signals, das von dem Rastergenerator 22 übertragen wird.
  • Die Raster-BnotT- und Eingangs-BnotT-Signale werden getrennt erzeugt und nicht in der Phase oder Frequenz verriegelt. Die Video-Eingangs-Schnittstelle 12 erzeugt das Eingangs-BnotT-Signal auf der Basis der Indikatoren für oberes/unteres Halbbild, die aus einem mit CCIR 601/656 konformen Bitstrom herausgezogen oder von der Beziehung zwischen den Hsynch- und Vsynch-Eingängen eines digitalisierten analogen Signals (z.B. eines Zeilensprung- oder progressiven Signals) abgeleitet werden. Der Rastergenerator 22 erzeugt das Rastersignal BnotT asynchron von dem Eingangssignal BnotT. Das Rastersignal BnotT ist ein unabhängiges Rastersignal, das durch Zähler erzeugt wird, die von dem von VCXO abgeleiteten Pixel-Takt angesteuert werden. Das Rastersignal BnotT erzeugt ein stabiles Ansteuersignal für das Ablenksystem der Anzeigeeinheit 24 und steuert die Sequenz der aus dem Speicher wiedergewonnenen Halbbilder. Obwohl die asynchrone Beziehung zwischen dem Eingangssignal BnotT und dem Rastersignal BnotT nicht die Speicherung und Wiedergewinnung von mit MPEG konformen Daten, mit CCIR 601/656 konformen Daten und von Zeilensprung-Videodaten stört, stört die asynchrone Beziehung die Speicherung und Wiedergewinnung von progressiv abgetasteten Videodaten (z.B. Videodaten in einem vertikalen 240p-Format) wie nachfolgend gezeigt wird.
  • In 2 ist ein Timing-Diagramm für die Speicherung und Wiedergewinnung von einem Zeilensprungsignal dargestellt. Genauer gesagt ist die Beziehung zwischen den Eingangs-Videodaten, den Ausgangs-Videodaten, dem Eingangssignal BnotT und dem Rastersignal BnotT dargestellt. Eine indizierte Reihenfolge von Halbbildern stellt den Speicherplatz der Video-Eingangs- und -Ausgangsdaten dar, während T = Speicher für obere Halbbilder und B = Speicher für untere Halbbilder ist. Die Speicher-Steuereinheit 16 schreibt die Eingangsdaten in den Speicher 20 für die unteren Halbbilder bei Empfang eines „hohen" Eingangssignals BnotT und schreibt die Ausgangsdaten in den Speicher 18 für obere Halbbilder bei Empfang eines „niedrigen" Eingangssignals BnotT. In gleicher Weise liest die Speicher-Steuereinheit 16 die Ausgangsdaten aus dem Speicher 16 für untere Halbbilder bei Empfang eines „hohen" Rastersignals BnotT und liest die Ausgangsdaten aus dem Speicher 18 für die oberen Halbbilder bei Empfang eines „niedrigen" Rastersignals BnotT. Wie in 2 dargestellt ist, stört die asynchrone Beziehung zwischen dem Eingangssignal BnotT und dem Rastersignal BnotT nicht die richtige Speicherung und Wiedergewinnung von Videodaten für Zeilensprung-Videosignale.
  • In 3 ist ein Timing-Diagramm dargestellt, das die Speicherung und Wiedergewinnung von Videodaten für ein Zeilensprung-Videosignal darstellt, dem ein progressives Videosignal folgt. Die Halbbilder 1 bis 4 entsprechen Halbbildern von Zeilensprung-Videodaten und werden gespeichert und wiedergewonnen von den Speichen 18 und 20 für obere und untere Halbbilder, was oben in der Beschreibung von 2 erläutert wurde. Das Halbbild 5 entspricht einem ersten Vollbild von progressiv abgetasteten Videodaten (z.B. einem progressiven Videosignal, das von einer Spiel-Konsole oder einem VCR empfangen wird, der von einem Benutzer eingeschaltet worden ist). Beim Halbbild 5 bleibt das Eingangssignal BnotT „hoch", was anzeigt, dass die progressiv abgetasteten Videodaten für dieses Timing-Diagramm-Beispiel dieselbe Hsynch/Vsynch-Beziehung haben, die der Teil des Halbbildes 4 der Zeilensprung-Videodaten hat. Da der Eingang BnotT „hoch" bleibt, schreibt die Speicher-Steuereinheit 16 das Vollbild von progressiv abgetasteten Videodaten in den Speicher 20 für untere Halbbilder. Bei den Halbbildern 6 und 7 fährt die Speicher-Steuereinheit 16 fort, die Vollbilder von progressiv abgetasteten Videodaten in den Speicher 20 für untere Halbbilder zu schreiben, da die Anzeige von oben/unten, die den Vollbildern von progressiv abgetasteten Videodaten zugeordnet ist, sich nicht ändert. Als Reaktion auf den Empfang des Rastersignals BnotT liest die Speicher-Steuereinheit 16 richtig die Halbbilder von Zeilensprung-Videodaten aus dem Speicher 14 (Halbbilder 1 bis 4). Die Speicher-Steuereinheit 16 liest jedoch die Vollbilder von progressiv abgetasteten Videodaten aus dem Speicher (Halbbilder 5 bis 7) falsch. Genauer gesagt liest die Speicher-Steuereinheit 16 bei den Halbbildern 5 und 7 verbrauchte Videodaten aus dem Speicher 14 (d.h. die Zeilensprung-Videodaten des Halbbildes 3) aufgrund des Empfangs eines „niedrigen" Rastersignals BnotT von dem Rastergenerator 22. Die verbrauchten Daten werden weiter aus dem Speicher 14 für obere Halbbilder während der Verarbeitung der progressiv abgetasteten Videodaten gelesen und verursachen beträchtliche Verzerrungen in dem Videobild, das einem Benutzer angezeigt wird. Die vorliegende Erfindung ist darauf gerichtet, dieses Problem zu korrigieren.
  • In 4 ist ein Blockschaltbild einer Video-Verarbeitungsschaltung 30 der vorliegenden Erfindung gezeigt, die eine System-Mikro-Steuereinheit 26 enthält, die mit den Video-Verarbeitungselementen 10 von 1 verbunden ist. Genauer gesagt ist die System-Mikro-Steuereinheit 26 mit der Speicher-Steuereinheit 16, dem Rastergenerator 22 und der Anzeigeeinheit 24 so verbunden, dass Videodaten in progressiv abgetastetem Format, in Zeilensprung-Format, einem mit CCIR 601/656 konformen Format, oder einem mit MPEG konformen Format richtig im Speicher 14 gespeichert und von diesem wiedergewonnen werden.
  • In 5 wird in Verbindung mit 4 ein Verfahren 32 zur Verarbeitung von progressiv abgetasteten Videodaten veranschaulicht. Die progressiv abgetasteten Videodaten können ein 240p-Eingang sein, der von einer Video-Spiel-Konsole, einem VCR, einem Kabelsystem-Textgenerator oder dergleichen erzeugt wird. Zunächst bestimmt die System-Mikro-Steuereinheit 26 beim Schritt 34 das Format der Videodaten, die von der Video-Eingangs-Schnittstelle 12 empfangen werden durch Lesen des Eingangssignals BnotT, das von der Speicher-Steuereinheit 16 empfangen wird. Wenn – wie oben erläutert – das Eingangssignal BnotT zwischen hohem und niedrigem Zustand hin und her schaltet, ist das Vi deo-Format nicht progressiv (z.B. Halbbilder 1 bis 4 in 3). Wenn das Eingangssignal BnotT während zwei oder mehr aufeinanderfolgenden Perioden konstant bleibt (d.h. niedrig oder hoch), ist das Video-Format progressiv (z.B. Halbbilder 5 bis 7 in 3). Es sollte beachtet werden, dass die System-Mikro-Steuereinheit 26 bestimmen kann, ob Videodaten in einem mit MPEG konformen Format empfangen werden, indem die von der MPEG-Dekodierschaltung erzeugten Signale überwacht werden, was dem Fachmann bekannt ist. Dann bestimmt beim Schritt 36 die System-Mikro-Steuereinheit 26, ob die Videodaten sich in einem progressiv abgetasteten Format befinden. Ist dies nicht der Fall, setzt die System-Mikro-Steuereinheit 26 beim Schritt 38 die Verarbeitung der Videodaten unter Verwendung des oben beschriebenen Standard-Speicher-Verwaltungsprozesses fort. Ist dies der Fall, modifiziert die System-Mikro-Steuereinheit 26 beim Schritt 40 den Speicher-Verwaltungsprozess oder umgeht diesen teilweise gemäß der vorliegenden Erfindung, wie nachfolgend in Einzelheiten beschrieben wird. Danach setzt beim Schritt 42 die System-Mikro-Steuereinheit 26 die Überwachung des von der Speicher-Steuereinheit 16 empfangenen Eingangssignals BnotT fort, um zu bestimmen, ob die Videodaten noch in einem progressiv abgetasteten Format empfangen werden. Ist dies nicht der Fall, fährt die Mikro-Steuereinheit 26 beim Schritt 44 zu dem Standard-Speicher-Verwaltungsprozess fort, der für die Verarbeitung von nicht progressiven Videodaten verwendet wird. Ist dies der Fall, setzt die System-Mikro-Steuereinheit 26 beim Schritt 46 die Verarbeitung der progressiv abgetasteten Videodaten unter Verwendung des modifizierten Speicher-Verwaltungsprozesses von Schritt 40 fort und kehrt zum Schritt 42 zurück, um das Eingangssignal BnotT zu überwachen.
  • In 6 und 7 ist in Verbindung mit 4 ein Speicher-Verwaltungsprozess 50 der vorliegenden Erfindung gezeigt. Nachdem das Format der von der Video-Eingangs-Schnittstelle 12 empfangenen Videodaten als progressiv identifiziert ist, überwacht die System-Mikro-Steuereinheit 26 beim Schritt 52 den Zustand des Eingangssignals BnotT, um zu identifizieren, in welchen Zwischenspeicher (d.h. den Speicher 18 für die oberen Halbbilder oder den Speicher 20 für die unteren Halbbilder) die progressiv abgetasteten Videodaten geschrieben werden. Nachdem der Speicher identifiziert ist, programmiert die System-Mikro-Steuereinheit 26 beim Schritt 54 den Rastergenerator 22 dynamisch neu, so dass die Speicher-Steuereinheit 16 die progressiv abgetasteten Daten aus dem identifizierten Zwischenspeicher (d.h. Speicher 18 für obere Halbbilder oder Speicher 20 für untere Halbbilder) richtig liest. Wenn – wie in dem Beispiel des Timing-Diagramms von 7 gezeigt ist – die System-Mikro-Steuereinheit 26 bestimmt, dass progressive Videodaten in den Speicher 20 für untere Halbbilder (d.h. das Eingangssignal BnotT ist „hoch") geschrieben werden, programmiert die System-Mikro-Steuereinheit 26 dynamisch den Rastergenerator 22 neu, dass er ein „hohes" Rastersignal BnotT ausgibt. Das „hohe" Rastersignal BnotT zwingt die Speicher-Steuereinheit 16, die progressiven Videodaten aus dem Speicher 20 für untere Halbbilder zu lesen. Die System-Mikro-Steuereinheit 26 programmiert beim Schritt 56 auch dynamisch die Anzeigeeinheit 24 neu, um die von dem identifizierten Zwischenspeicher des Speichers 14 empfangenen progressiv abgetasteten Videodaten zu verarbeiten. Zum Beispiel kann die System-Mikro-Steuereinheit 26 dynamisch die Anzeigeeinheit 24 neu programmieren, um ein vom Speicher 14 wiedergewonnenes 240p-Signal in ein 540p, 1080i oder ein anderes vertikales Format umzuwandeln, das von einem Monitor oder einem Fernsehgerät benötigt wird.
  • In 8 ist in Verbindung mit 4 ein alternativer Speicher-Verwaltungsprozess 60 der vorliegenden Erfindung veranschaulicht. Nachdem das von der Video-Eingangs-Schnittstelle 12 empfangene Videodaten-Format als progressiv identifiziert worden ist, überwacht die System-Mikro-Steuereinheit 26 beim Schritt 62 den Zustand des Eingangssignals BnotT, um zu identifizieren, in welchen Zwischenspeicher (d.h. Speicher 18 für obere Halbbilder oder Speicher 20 für untere Halbbilder) die progressiv abgetasteten Videodaten geschrieben werden. Dann verwaltet beim Schritt 64 die System-Mikro-Steuereinheit 26 dynamisch die Speicher-Steuereinheit 16, so dass diese abwechselnd die progressiv abgetasteten Videodaten in die Zwischenspeicher 18 und 20 des Speichers 14 schreibt.
  • Um die Speicher-Steuereinheit 16 zu zwingen, abwechselnd die progressiv abgetasteten Videodaten zu schreiben, muss die System-Mikro-Steuereinheit 26 das Eingangssignal BnotT umgehen. Wie zuvor festgestellt wurd, erzeugt ein Halbbild-Typ-Detektor innerhalb der Video-Eingangs-Schnittstelle 12 das Eingangssignal BnotT. Ein Blockschaltbild für ein Beispiel eines Halbbild-Typ-Detektors 70 ist in 9 dargestellt, und ein Timing-Diagramm für den Halbbild-Typ-Detektor 70 ist in 10 dargestellt. Der Halbbild-Typ-Detektor 70 enthält einen Horizontal-Abtastzähler 72 mit einem Pixel-Takt und Hsynch als Eingänge, und dessen Ausgang ist mit einer Halbbild-Typ-Detektor-Logik 78 verbunden. Ein Eingang der Halbbild-Typ-Detektor-Logik 78 ist mit einem Ausgang eines ersten Registers 74 verbunden, das seinerseits mit der System-Mikro-Steuereinheit 26 verbunden ist (in 9 nicht dargestellt). In gleicher Weise ist ein anderer Eingang der Halbbild-Typ-Detektor-Logik 78 mit einem Ausgang eines zweiten Registers 76 verbunden, das seinerseits mit der System-Steuereinheit 26 (in 9 nicht dargestellt) verbunden ist. Ein Ausgang der Halbbild-Typ-Detektor-Logik 78 ist mit einem Eingang einer Latchvorrichtung 80 verbunden. Die Latchvorrichtung 80 erzeugt das Eingangssignal BnotT und wird durch ein Vsynch-Signal ausgelöst.
  • Im Betrieb wird der horizontale Abtastzähler 72 durch den Eingangs-Pixel-Takt angesteuert und durch ein Hsynch-Signal zurückgestellt und neu gestartet. Der Ausgang des Zählers 72 wird mit von der System-Mikro-Steuereinheit programmierbaren Werten L1 und L2, die in den Registern 74 bzw. 76 gespeichert sind, verglichen. Wenn während des Standard-Betriebs (wenn Eingang BnotT nicht umgangen wird) der Ausgang des Zählers 72 sich zwischen dem Wert L1 und dem Wert L2 befindet (während der Zeit t1 < t < t2) ist der Ausgang der Halbbild-Typ-Detektor-Logik 78 hoch und das Eingangssignal BnotT von der Latchvorrichtung 80 ist hoch. Als Reaktion auf das hohe Eingangssignal BnotT liest die Speicher-Steuereinheit 16 Daten in den Speicher 20 für die unteren Halbbilder. Wenn während des Standard-Betriebes der Ausgang des Zählers 72 unter L1 oder über L2 ist (während der Zeit t < t1 oder t > t2) ist der Ausgang der Halbbild-Typ-Detektor-Logik 78 niedrig, und das Eingangssignal BnotT ist niedrig. Als Ergebnis schreibt die Speicher-Steuereinheit 16 Videodaten in den Speicher 18 für obere Halbbilder.
  • Wie oben beschrieben wurde, stellt die System-Mikro-Steuereinheit 26 das Vorhandensein von progressiv abgetas teten Videodaten durch Überwachen von zwei oder mehr identischen Eingangssignalen BnotT fest. Wenn ein progressiv abgetastetes Videosignal festgestellt wird, kann der Wert der Register 74 und 76 eingestellt werden, um das Eingangssignal BnotT in den gewünschten Zustand zu zwingen (d.h. in Zustände, die die Speicher-Steuereinheit 16 veranlassen, die progressiv abgetasteten Videodaten in alternierende Speicher 18 und 20 für obere und untere Halbbilder zu schreiben).
  • 11 veranschaulicht in Verbindung mit 9 und 10 ein Timing-Diagramm, das die Arbeitsweise des Halbbild-Typ-Detektors 70 in der Umgehungs-Betriebsart zeigt. Für Halbbilder, die mit 1 bis 4 beziffert sind, ist das Eingangssignal ein Zeilensprung-Signal. Beim Halbbild 5 wird das Eingangssignal progressiv. Die Mikro-Steuereinheit 26 stellt das progressive Signal fest und bestimmt das erste Segment (z.B. ein 240p-Vollbild) des progressiven Signals im Speicher 18 für obere Halbbilder oder im Speicher 20 für untere Halbbilder gespeichert wird. Wenn das erste Segment des progressiven Signals im Speicher 20 für untere Halbbilder gespeichert wird (wie dargestellt), setzt die Mikro-Steuereinheit 26 die Register 74 und 76 auf denselben Wert (z.B. L2 für das nächste Segment des progressiven Signals). Dies zwingt den Eingang BnotT niedrig beim Halbbild 6, da der Ausgang des Zählers niemals zwischen den Werten in den Registern 74 und 76 sein kann, wenn beide Register denselben Wert enthalten. Das Zwingen von Eingang BnotT auf niedrig bewirkt, dass das Halbbild 6 die verbrauchten Daten in dem Speicher 18 für die oberen Halbbilder umgeht (d.h. die Daten, die dem Halbbild 3 entsprechen). Danach wechselt das System-Mikro-Steuersystem 26 zwischen der Erlaubnis, dass der Eingang BnotT hoch geht und der Eingang BnotT gezwungen wird, niedrig zu gehen, so dass die progressiven Videodaten in die Speicher 18 und 20 für obere und untere Halbbilder geschrieben werden. Wenn das erste Segment des progressiven Signals in dem Speicher 18 für obere Halbbilder gespeichert worden war (in 11 nicht dargestellt), würde die Mikro-Steuereinheit 26 das Register 74 auf null und das Register 76 gleich oder größer als den maximalen Wert setzen, den der Zähler 17 erreichen könnte, bevor er durch einen Hsynch-Eingang zurückgestellt wird. Dies würde den Eingang BnotT hoch zwingen, da der Ausgang des Zählers niemals kleiner sein könnte als der im Register 74 gespeicherte Wert oder größer als der im Register 76 gespeicherte Wert. Das Zwingen des Eingangs BnotT auf hoch würde das nächste Segment des progressiven Signals veranlassen, die verbrauchten Daten zu umgehen, die in dem Speicher 20 für die unteren Halbbilder vorhanden sein würden. Anschließend würde die Mikro-Steuereinheit 26 abwechselnd das progressive Signal in die Speicher 18 und 20 in gleicher Weise schreiben wie in 11 dargestellt.
  • Somit ist gemäß dem Prinzip der vorliegenden Erfindung ein Verfahren zur Speicher-Verwaltung vorgesehen, um digitale Videodaten mit verschiedenen Formaten (d.h. progressiven, Zeilensprung-, mit CCIR 601/656 konformen, und mit MPEG konformen Formaten) in einem Videospeicher zwischenzuspeichern, der in einen ersten und einen zweiten Zwischenspeicher unterteilt ist.

Claims (12)

  1. Speicher-Verwaltungsprozess zum Zwischenspeichern von Videosignalen in einem Speicher, der in einen ersten und einen zweiten Zwischenspeicher unterteilt ist, wobei der Prozess die Schritte enthält: – Empfangen eines Videosignals; – Erzeugen eines Standard-Zwischenspeicher-Signals (BnotT) als Reaktion auf den Empfang des Videosignals, gekennzeichnet dadurch, dass der Prozess ferner umfasst: – Verarbeiten des Standard-Zwischenspeicher-Signals, um zu bestimmen (34), ob das empfangene Videosignal in einem ersten Format oder in einem zweiten Format ist; – Zwischenspeichern (38) des empfangenen Videosignals in dem Speicher in Übereinstimmung mit dem Standard-Zwischenspeicher-Signal, wenn das empfangene Videosignal in dem ersten Format ist, wobei das in dem ersten Format befindliche Videosignal abwechselnd in den ersten und zweiten Zwischenspeicher geschrieben und abwechselnd aus dem ersten und zweiten Zwischenspeicher gelesen wird; – teilweises Umgehen (36, 40) des Standard-Zwischen-speicher-Signals, um ein modifiziertes Zwischenspeicher-Signal zu erzeugen, wenn das empfangene Videosignal in einem zweiten Format ist; – Zwischenspeichern (40, 42, 46) des Videosignals mit dem zweiten Format in dem Speicher in Übereinstimmung mit dem modifizierten Zwischenspeicher-Signal derart, dass das Videosignal mit dem zweiten Format in dem Speicher ohne Verlust von Daten zwischengespeichert wird.
  2. Prozess nach Anspruch 1, bei dem das zweite Format ein digitalisiertes analoges progressives (p) Format oder ein 240p vertikales Format ist.
  3. Prozess nach Anspruch 1 oder 2, bei dem das empfangene Signal in dem zweiten Format durch eine Video-Spiel-Konsole, einen VCR oder einen Kabel-Textgenerator erzeugt wird.
  4. Prozess nach einem der Ansprüche 1 bis 3, bei dem das erste Format ein Zeilensprung-Format, ein mit CCIR 601/656 konformes Format oder ein mit MPEG konformes Format ist.
  5. Prozess nach einem der Ansprüche 1 bis 4, bei dem das Standard-Zwischenspeicher-Signal ein Standard-Schreib-ignal und ein Standard-Lesesignal enthält, wobei der Schritt des teilweisen Umgehens des Standard-Zwischenspeicher-Signals zur Erzeugung eines modifizierten Zwischenspeicher-Signals das Modifizieren des Standard-Lesesignals einschließt und der Schritt der Zwischenspeicherung des Videosignals mit dem zweiten Format in dem Speicher als Reaktion auf den Empfang des modifizierten Zwischenspeicher-Signals die Schritte einschließt: – Schreiben des Videosignals mit dem zweiten Format in den ersten oder zweiten Zwischenspeicher in Übereinstimmung mit dem Standard-Schreibsignal; – Lesen des Videosignals mit dem zweiten Format aus dem ersten oder zweiten Zwischenspeicher in Übereinstimmung mit dem modifizierten Lesesignal.
  6. Verfahren nach einem der Ansprüche 1 bis 4, bei dem das Standard-Zwischenspeicher-Signal ein Standard-Schreibsignal und ein Standard-Lesesignal enthält, wobei der Schritt der teilweisen Umgehung des Standard-Zwischenspeicher-Signals zur Erzeugung eines modifizierten Zwischenspeicher-Signals die Modifizierung des Standard-Schreibsignals einschließt und der Schritt der Zwischenspeicherung des Videosignals mit dem zweiten Formet in dem Speicher als Reaktion auf den Empfang des modifizierten Zwischenspeicher-Signals die Schritte einschließt: – Abwechselndes Schreiben des Videosignals mit dem zweiten Format in den ersten und zweiten Zwischenspeicher in Übereinstimmung mit dem modifizierten Schreibsignal; – Abwechselndes Lesen des Videosignals mit dem zweiten Format aus dem ersten und zweiten Zwischenspeicher in Übereinstimmung mit dem Standard-Lsesignal.
  7. Zwischenspeichersystem in einem digitalen Fernsehempfänger zur Verarbeitung von Videosignalen, die eine Mehrzahl von Formaten haben, umfassend: – einen Speicher (14) zur Zwischenspeicherung des Videosignals, wobei der Speicher einen ersten Zwischenspeicher (18) und einen zweiten Zwischenspeicher (20) hat; – Mittel (12) zur – Mittel (12) zur Erzeugung eines Standard-Zwischenspeicher-Signals (BnotT) als Reaktion auf den Empfang eines Videosignals, dadurch gekennzeichnet, dass das Zwischenspeichersystem ferner umfasst: – Mittel (26) zur Verarbeitung des Standard-Zwischenspeicher-Signal, um zu bestimmen, ob das empfangene Videosignal im ersten oder zweiten Format ist; – Mittel (16) zur Zwischenspeicherung des empfangenen Videosignals in dem Speicher in Übereinstimmung mit dem Standard-Zwischenspeicher-Signal, wenn das empfangene Videosignal in dem ersten Format ist, wobei das Videosignal mit dem ersten Format abwechselnd in den ersten und zweiten Zwischenspeicher geschrieben und abwechselnd aus dem ersten und zweiten Zwischenspeicher gelesen wird; – Mittel (70) zum teilweisen Umgehen des Standard-Zwischenspeicher-Signals, um ein modifiziertes Zwischenspeicher-Signal zu erzeugen, wenn das empfangene Videosignal in einem zweiten Format ist; – Mittel (16) zum Zwischenspeichern des Videosignals mit dem zweiten Format in dem Speicher in Übereinstimmung mit dem modifizierten Zwischenspeicher-Signal, so dass das Videosignal mit dem zweiten Format in dem Speicher ohne Verlust von Daten zwischengespeichert wird.
  8. Zwischenspeichersystem nach Anspruch 7, bei dem das erste Format ein Zeilensprung-Format, ein mit CCIR 601/656 konformes Format oder ein mit MPEG konformes Format ist.
  9. Zwischenspeichersystem nach Anspruch 7 und 8, bei dem das zweite Format ein digitalisiertes analoges progressives (p) Format oder ein vertikales 240p-Format ist.
  10. Zwischenspeichersystem nach einem der Ansprüche 7 bis 9, bei dem das empfangene Signal in dem zweiten Format durch eine Video-Spiel-Konsole, einen VCR oder einen Kabel-Textgenerator erzeugt wird.
  11. Zwischenspeichersystem nach einem der Ansprüche 7 bis 10, bei dem das Standard-Zwischenspeicher-Signal ein Standard-Schreibsignal und ein Standard-Lesesignal enthält, wobei das modifizierte Zwischenspeicher-Signal das Standard-Schreibsignal und ein modifiziertes Lesesignal enthält und die Mittel zur Zwischenspeicherung des Videosignals mit dem zweiten Format ferner enthalten: – Mittel zum Schreiben des Videosignals mit dem zweiten Format in den ersten oder zweiten Zwischenspeicher in Übereinstimmung mit dem Standard-Schreibsignal; – Mittel zum Lesen des Videosignals mit dem zweiten Format aus dem ersten oder zweiten Zwischenspeicher in Übereinstimmung mit dem modifizierten Lesesignal.
  12. Zwischenspeichersystem nach einem der Ansprüche 7 bis 10, bei dem das Standard-Zwischenspeicher-Signal ein Standard-Schreibsignal und ein Standard-Lesesignal enthält, wobei das modifizierte Zwischenspeicher-Signal ein modifiziertes Schreibsignal und das Standard-Lesesignal enthält, und wobei die Mittel zur Zwischenspeicherung des Videosignals mit dem zweiten Format ferner umfassen: – Mittel zum abwechselnden Schreiben des Videosignals mit dem zweiten Format in den ersten und zweiten Zwischenspeicher in Übereinstimmung mit dem modifizierten Schreibsignal; – Mittel zum abwechselnden Lesen des Videosignals mit dem zweiten Format aus dem ersten und zweiten Zwischenspeicher in Übereinstimmung mit dem Standard-Lesesignal.
DE60013968T 1999-07-15 2000-07-07 Verarbeitung von progressiven Videosignalen in digitalen Fernsehempfängern Expired - Lifetime DE60013968T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14415299P 1999-07-15 1999-07-15
US144152 1999-07-15

Publications (2)

Publication Number Publication Date
DE60013968D1 DE60013968D1 (de) 2004-10-28
DE60013968T2 true DE60013968T2 (de) 2005-10-13

Family

ID=22507311

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60013968T Expired - Lifetime DE60013968T2 (de) 1999-07-15 2000-07-07 Verarbeitung von progressiven Videosignalen in digitalen Fernsehempfängern

Country Status (8)

Country Link
US (1) US6633344B1 (de)
EP (1) EP1069768B1 (de)
JP (1) JP4515607B2 (de)
KR (1) KR100671985B1 (de)
CN (1) CN1226876C (de)
DE (1) DE60013968T2 (de)
MX (1) MXPA00006970A (de)
MY (1) MY125108A (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6559890B1 (en) * 1999-04-21 2003-05-06 Ascent Media Group, Inc. Methods and apparatus for correction of 2-3 field patterns
US20040061530A1 (en) * 2002-08-12 2004-04-01 Satoru Tanigawa Clock conversion apparatus, clock conversion method, video display apparatus, and memory address setting method
US7301582B2 (en) * 2003-08-14 2007-11-27 Broadcom Corporation Line address computer for providing line addresses in multiple contexts for interlaced to progressive conversion
US8520738B2 (en) * 2005-06-03 2013-08-27 Nxp, B.V. Video decoder with hybrid reference texture
US8072443B2 (en) * 2005-06-29 2011-12-06 Intel Corporation Techniques to switch between video display modes
US20080030615A1 (en) * 2005-06-29 2008-02-07 Maximino Vasquez Techniques to switch between video display modes
JP2008301014A (ja) 2007-05-30 2008-12-11 Fujifilm Corp 撮影装置および方法並びにプログラム

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3719496A1 (de) 1987-06-11 1988-12-29 Bosch Gmbh Robert Speicheranordnung fuer ein digitales videobandgeraet
JP2698105B2 (ja) 1987-07-28 1998-01-19 三洋電機株式会社 ディジタルテレビジョン受像機
JP2559478B2 (ja) 1988-10-14 1996-12-04 株式会社日立製作所 ビデオメモリ回路
JP3020528B2 (ja) * 1989-12-14 2000-03-15 キヤノン株式会社 画像処理装置
US5170251A (en) * 1991-05-16 1992-12-08 Sony Corporation Of America Method and apparatus for storing high definition video data for interlace or progressive access
KR0159109B1 (ko) * 1991-09-19 1999-01-15 강진구 화상신호의 종횡비 및 주사선 수 변환장치
GB2260053B (en) * 1991-09-27 1995-03-08 Sony Broadcast & Communication Image signal processing
GB2264417B (en) * 1992-02-17 1995-12-06 Sony Broadcast & Communication Video standards conversion
JP3154190B2 (ja) * 1992-04-10 2001-04-09 ソニー株式会社 汎用走査周期変換装置
US5861894A (en) 1993-06-24 1999-01-19 Discovision Associates Buffer manager
JPH07236117A (ja) 1994-02-24 1995-09-05 Nec Corp 画像処理装置
US5610661A (en) 1995-05-19 1997-03-11 Thomson Multimedia S.A. Automatic image scanning format converter with seamless switching
JP3378710B2 (ja) 1995-10-16 2003-02-17 三洋電機株式会社 縮小画像の書き込み／読み出し方法及び縮小画像処理回路
JP3617573B2 (ja) * 1996-05-27 2005-02-09 三菱電機株式会社 フォーマット変換回路並びに該フォーマット変換回路を備えたテレビジョン受像機
GB9704027D0 (en) * 1997-02-26 1997-04-16 Discovision Ass Memory manager for mpeg decoder
US6177922B1 (en) * 1997-04-15 2001-01-23 Genesis Microship, Inc. Multi-scan video timing generator for format conversion
US5949441A (en) * 1997-08-01 1999-09-07 International Business Machines Corporation Multimedia terminal with an encoder for converting analog video data to compressed digitized video data
US6297848B1 (en) * 1998-11-25 2001-10-02 Sharp Laboratories Of America, Inc. Low-delay conversion of 3:2 pulldown video to progressive format with field averaging

Also Published As

Publication number Publication date
DE60013968D1 (de) 2004-10-28
MXPA00006970A (es) 2003-12-12
CN1281312A (zh) 2001-01-24
EP1069768A2 (de) 2001-01-17
US6633344B1 (en) 2003-10-14
JP4515607B2 (ja) 2010-08-04
MY125108A (en) 2006-07-31
KR20010015258A (ko) 2001-02-26
EP1069768A3 (de) 2002-06-26
CN1226876C (zh) 2005-11-09
KR100671985B1 (ko) 2007-01-19
EP1069768B1 (de) 2004-09-22
JP2001069422A (ja) 2001-03-16

Similar Documents

Publication Publication Date Title
DE10212911B4 (de) Elektroendoskopsystem mit Elektroendoskopen mit verschiedenen Pixelanzahlen
DE69734176T2 (de) Fernsehapparat mit Textdatenverarbeitungsfunktion
DE69731334T2 (de) Videosignalumsetzer und Fernsehsignalverarbeitungsvorrichtung
DE3910052C2 (de)
DE69735034T2 (de) Vorrichtung zum Verarbeiten eines Videosignals
DE3625932C2 (de) Bildwiedergabesystem für fortlaufende Abtastung
DE69034167T2 (de) Fernsehgerät
DE112011105224B4 (de) Bildinformations-Wiedergabeeinheit, Bildinformations-Wiedergabevorrichtung und Synchronisationskontrollverfahren
DE2936263A1 (de) Anlage zum standbildfahren
DE69832257T2 (de) Zeilenvervielfacher für ein heimkino, das den zeilenverdoppler eines av-teils und die skalierungsschaltung des graphikkontrollers eines pc-teils nutzt
DE60130803T2 (de) Verfahren und system zur mpeg-chroma-entschachtelung
DE60103511T2 (de) Verfahren und vorrichtung zur gleichzeitigen aufnahme und wiedergabe von zwei verschiedenen videoprogrammen
DE69836470T2 (de) Überträger, empfänger und medium für progressives bildsignal
DE60028692T2 (de) Verfahren und anordnung zur übertragung und zum empfang von kodierten bildern
DE60123146T2 (de) Videosignalwiedergabeanlage
DE69434182T2 (de) Videosignalverarbeitung mit arithmetischem Processor und Interrupt
IE75906B1 (en) Improving images in video displays
DE60013968T2 (de) Verarbeitung von progressiven Videosignalen in digitalen Fernsehempfängern
DE19757748B4 (de) Automatische Bildformatwandlervorrichtung für Fernsehempfänger
EP1313311A2 (de) Vorrichtung und Methode für Multikanalvideoverarbeitung
DE19752630B4 (de) Verfahren für die automatische Bildgrößensteuerung halbbreiter Fernsehempfänger
DE19737326A1 (de) Verfahren zur Gewinnung von Zeilensynchronisationsinformationen aus einem Videosignal und Vorrichtung zur Durchführung des Verfahrens
WO1995005717A1 (de) Verfahren und schaltungsanordnung zur verminderung des flimmerns für ein fernsehgerät
EP0695491B1 (de) Verfahren zur kompatiblen aufzeichnung oder wiedergabe von fernsehsignalen
DE60033335T2 (de) Bildsignalausgabegerät und Bildsignaleingabegerät

Legal Events

Date Code Title Description
8364 No opposition during term of opposition