JP2526558B2 - ビデオ信号のスキャンコンバ−タ装置 - Google Patents
ビデオ信号のスキャンコンバ−タ装置Info
- Publication number
- JP2526558B2 JP2526558B2 JP61250592A JP25059286A JP2526558B2 JP 2526558 B2 JP2526558 B2 JP 2526558B2 JP 61250592 A JP61250592 A JP 61250592A JP 25059286 A JP25059286 A JP 25059286A JP 2526558 B2 JP2526558 B2 JP 2526558B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- frequency
- video signal
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Synchronizing For Television (AREA)
- Studio Circuits (AREA)
Description
【発明の詳細な説明】 以下の順序で本発明を説明する。
Ａ 産業上の利用分野 Ｂ 発明の概要 Ｃ 従来の技術 Ｄ 発明が解決しようとする問題点 Ｅ 問題点を解決するための手段（第１図） Ｆ 作用 Ｇ 実施例 G1 メモリへの書き込みの説明 G2 出力ビデオ信号SV2の水平同期信号HD2の説明 G3 メモリからの読み出しの説明 Ｈ 発明の効果 Ａ 産業上の利用分野 本発明は、入力ビデオ信号とは異なる水平周波数の出
力ビデオ信号を得るビデオ信号のスキャンコンバータ装
置に関する。
力ビデオ信号を得るビデオ信号のスキャンコンバータ装
置に関する。
Ｂ 発明の概要 本発明は、水平周波数がfH1の入力ビデオ信号を水平
周波数が実質的にfH2の出力ビデオ信号に変換する装置
において、水平周波数比fH1/fH2をn/m（m,nは夫々整
数）に近似して入力ビデオ信号の水平同期信号のm/n倍
の水平周波数信号を得、この水平周波数信号に同期して
メモリの読み出しを制御して出力ビデオ信号を得るよう
にしたことにより、水平周波数fH2がfH1の整数倍ではな
くとも、水平周波数がfH2の出力ビデオ信号を良好に得
ることができるようにしたものである。
周波数が実質的にfH2の出力ビデオ信号に変換する装置
において、水平周波数比fH1/fH2をn/m（m,nは夫々整
数）に近似して入力ビデオ信号の水平同期信号のm/n倍
の水平周波数信号を得、この水平周波数信号に同期して
メモリの読み出しを制御して出力ビデオ信号を得るよう
にしたことにより、水平周波数fH2がfH1の整数倍ではな
くとも、水平周波数がfH2の出力ビデオ信号を良好に得
ることができるようにしたものである。
Ｃ 従来の技術 従来、入力ビデオ信号とは異なる水平周波数の出力ビ
デオ信号を得るスキャンコンバータ装置が提案されてい
る。この従来のスキャンコンバータ装置はインターレー
スのビデオ信号を倍速ノンインタレースのビデオ信号に
変換するなど入力ビデオ信号を水平周波数が２倍（整数
倍）のビデオ信号に変換するのが一般的であった。
デオ信号を得るスキャンコンバータ装置が提案されてい
る。この従来のスキャンコンバータ装置はインターレー
スのビデオ信号を倍速ノンインタレースのビデオ信号に
変換するなど入力ビデオ信号を水平周波数が２倍（整数
倍）のビデオ信号に変換するのが一般的であった。
Ｄ 発明が解決しようとする問題点 ところが、各種コンピュータの出現により、ビデオ信
号の水平周波数は、例えば15kHz〜64kHz付近までまちま
ちとなっている。このような水平周波数の異なるビデオ
信号を１個のモニター受像機で再生するには、水平周波
数が任意である入力ビデオ信号を水平周波数がある固定
値の出力ビデオ信号に変換するスキャンコンバータ装置
が必要となる。
号の水平周波数は、例えば15kHz〜64kHz付近までまちま
ちとなっている。このような水平周波数の異なるビデオ
信号を１個のモニター受像機で再生するには、水平周波
数が任意である入力ビデオ信号を水平周波数がある固定
値の出力ビデオ信号に変換するスキャンコンバータ装置
が必要となる。
しかし、出力ビデオ信号の水平周波数fH2が入力ビデ
オ信号の水平周波数fH1の整数倍でないときは、信号の
補間が困難となり、信号変換ができないという問題があ
った。
オ信号の水平周波数fH1の整数倍でないときは、信号の
補間が困難となり、信号変換ができないという問題があ
った。
本発明は斯る点に鑑み、水平周波数fH2がfH1の整数倍
でなくとも、水平周波数がfH2の出力ビデオ信号を良好
に得ることができるようにするものである。
でなくとも、水平周波数がfH2の出力ビデオ信号を良好
に得ることができるようにするものである。
Ｅ 問題点を解決するための手段（第１図） 本発明は、入力ビデオ信号SV1をその水平同期信号HD1
に同期させてメモリ（３）に書き込み、入力ビデオ信号
SV1及び出力ビデオ信号SV2の水平周波数比fH1/fH2をn/m
（m,nは夫々整数）に近似し、入力ビデオ信号SV1の水平
同期信号HD1をPLL回路（16）に入力してm/n倍の水平周
波数信号HD2を得、この水平周波数信号HD2に同期してメ
モリ（３）の読み出しを行って出力ビデオ信号SV2を得
るようにしたものである。
に同期させてメモリ（３）に書き込み、入力ビデオ信号
SV1及び出力ビデオ信号SV2の水平周波数比fH1/fH2をn/m
（m,nは夫々整数）に近似し、入力ビデオ信号SV1の水平
同期信号HD1をPLL回路（16）に入力してm/n倍の水平周
波数信号HD2を得、この水平周波数信号HD2に同期してメ
モリ（３）の読み出しを行って出力ビデオ信号SV2を得
るようにしたものである。
Ｆ 作用 上述構成において、水平周波数信号HD2の周波数は （目標水平周波数）となる。したがって、水平周波数信
号HD2に同期してメモリ（３）の読み出しを行なうの
で、水平周波数が実質的にfH2の出力ビデオ信号SV2が得
られる。
号HD2に同期してメモリ（３）の読み出しを行なうの
で、水平周波数が実質的にfH2の出力ビデオ信号SV2が得
られる。
Ｇ 実施例 以下、第１図を参照しながら本発明の一実施例につい
て説明する。
て説明する。
G1 メモリへの書き込みの説明 第１図において、（１）入力端子であり、この入力端
子（１）には、水平周波数がfH1のビデオ信号SV1が供給
される。このビデオ信号SV1はA/D変換器（２）を介して
フレームメモリ（３）に供給される。
子（１）には、水平周波数がfH1のビデオ信号SV1が供給
される。このビデオ信号SV1はA/D変換器（２）を介して
フレームメモリ（３）に供給される。
また、ビデオ信号SV1は同期分離回路（４）に供給さ
れる。この同期分離回路（４）からの水平同期信号HD1
及び垂直同期信号VDは夫々切換スイッチ（５）及び
（６）のＡ側の端子に供給される。また、（７）及び
（８）は同期信号が供給される入力端子であり、これら
入力端子（７）及び（８）には水平同期信号HD1及び垂
直同期信号VDが供給される。これら水平同期信号HD1及
び垂直同期信号VDは夫々切換スイッチ（５）及び（６）
のＢ側の端子に供給される。切換スイッチ（５），
（６）は、同期信号HD1,VDが同期分離回路（４）より得
られる場合にはＡ側に接続され、一方同期信号HD1,VDが
入力端子（７），（８）に供給される場合にはＢ側に接
続される。
れる。この同期分離回路（４）からの水平同期信号HD1
及び垂直同期信号VDは夫々切換スイッチ（５）及び
（６）のＡ側の端子に供給される。また、（７）及び
（８）は同期信号が供給される入力端子であり、これら
入力端子（７）及び（８）には水平同期信号HD1及び垂
直同期信号VDが供給される。これら水平同期信号HD1及
び垂直同期信号VDは夫々切換スイッチ（５）及び（６）
のＢ側の端子に供給される。切換スイッチ（５），
（６）は、同期信号HD1,VDが同期分離回路（４）より得
られる場合にはＡ側に接続され、一方同期信号HD1,VDが
入力端子（７），（８）に供給される場合にはＢ側に接
続される。
切換スイッチ（５）より得られる水平同期信号HD1はP
LL回路（９）を構成する位相比較器（10）に供給され
る。この位相比較器（10）からの比較誤差信号はローパ
スフィルタ（11）を介して電圧制御型可変周波数発振器
（以下「VCO」という）（12）に制御信号として供給さ
れる。そして、VCO（12）の出力信号S1は分周比1/Aの分
周器（13）を介して位相比較器（10）に供給される。し
たがって、水平同期信号HD1の周波数がfH1であるとき、
出力信号S1の周波数はＡ×fH1となる。Ａの値は例えば6
40とされる。
LL回路（９）を構成する位相比較器（10）に供給され
る。この位相比較器（10）からの比較誤差信号はローパ
スフィルタ（11）を介して電圧制御型可変周波数発振器
（以下「VCO」という）（12）に制御信号として供給さ
れる。そして、VCO（12）の出力信号S1は分周比1/Aの分
周器（13）を介して位相比較器（10）に供給される。し
たがって、水平同期信号HD1の周波数がfH1であるとき、
出力信号S1の周波数はＡ×fH1となる。Ａの値は例えば6
40とされる。
VCO（12）の出力信号S1はA/D変換器（２）にクロック
として供給されると共に、書き込み制御回路（14）に供
給される。また、この制御回路（14）には切換スイッチ
（６）より垂直同期信号VDが供給される。この制御回路
（14）によってメモリ（３）の書き込みアドレスが制御
され、ビデオ信号SV1はメモリ（３）に順次書き込まれ
る。
として供給されると共に、書き込み制御回路（14）に供
給される。また、この制御回路（14）には切換スイッチ
（６）より垂直同期信号VDが供給される。この制御回路
（14）によってメモリ（３）の書き込みアドレスが制御
され、ビデオ信号SV1はメモリ（３）に順次書き込まれ
る。
G2 出力ビデオ信号SV2の水平同期信号HD2の説明 また、切換スイッチ（５）より得られる水平同期信号
HD1は分周比1/nの分周器（15）を介してPLL回路（16）
を構成する位相比較器（17）に供給される。この位相比
較器（17）からの比較誤差信号はローパスフィルタ（1
8）を介してVCO（19）に制御信号として供給される。そ
して、VCO（19）の出力信号S2は分周比1/Aの分周器（2
0）及び分周比1/mの分周器（21）の直列回路を介して位
相比較器（17）に供給される。したがって、出力信号S2
の周波数は となる。
HD1は分周比1/nの分周器（15）を介してPLL回路（16）
を構成する位相比較器（17）に供給される。この位相比
較器（17）からの比較誤差信号はローパスフィルタ（1
8）を介してVCO（19）に制御信号として供給される。そ
して、VCO（19）の出力信号S2は分周比1/Aの分周器（2
0）及び分周比1/mの分周器（21）の直列回路を介して位
相比較器（17）に供給される。したがって、出力信号S2
の周波数は となる。
ここで、n,mの値は分周器（20）の出力信号の周波数 が出力ビデオ信号SV2の目標水平周波数fH2と略等しくな
るように自動的に設定される。
るように自動的に設定される。
本例において、出力ビデオ信号SV2の目標水平周波数
は63,35kHzとされ、入力ビデオ信号SV1の水平周波数fH1
が15.53kHz〜64.55kHzであるとき、分周器（20）の出力
信号の周波数 が62.15kHz〜64.55kHz、従ってVCO（19）の出力信号S2
の周波数が62.15×A kHz〜64.55×A kHzとなるように、
n,mの値が自動的に設定される。
は63,35kHzとされ、入力ビデオ信号SV1の水平周波数fH1
が15.53kHz〜64.55kHzであるとき、分周器（20）の出力
信号の周波数 が62.15kHz〜64.55kHz、従ってVCO（19）の出力信号S2
の周波数が62.15×A kHz〜64.55×A kHzとなるように、
n,mの値が自動的に設定される。
即ち、ローパスフィルタ（18）の出力信号Scは比較器
（22）及び（23）に供給される。比較器（22）及び（2
3）には、夫々基準電圧V1及びV2が供給される。基準電
圧V1の値は、VCO（19）の出力信号S2の周波数が64.55×
A kHzのときのローパスフィルタ（18）の出力信号Scの
値と等しくされ、一方、基準電圧V2の値は、VCO（19）
の出力信号の周波数が62.15×A kHzのときのローパスフ
ィルタ（18）の出力信号Scの値と等しくされる。比較器
（22）からは基準電圧V1より出力信号Scが大きいときに
は高レベル“1"、その他のときには低レベル“0"となる
信号SP1が出力され、一方、比較器（23）からは基準電
圧V2より出力信号Scが小さいときには高レベル“1"、そ
の他のときには低レベル“0"となる信号SP2が出力され
る。これら比較器（22）及び（23）より出力される信号
SP1及びSP2は夫々アンド回路（24）及び（25）に供給さ
れる。また、アンド回路（24）及び（25）には、切換ス
イッチ（６）より得られる垂直同期信号VDが供給され
る。
（22）及び（23）に供給される。比較器（22）及び（2
3）には、夫々基準電圧V1及びV2が供給される。基準電
圧V1の値は、VCO（19）の出力信号S2の周波数が64.55×
A kHzのときのローパスフィルタ（18）の出力信号Scの
値と等しくされ、一方、基準電圧V2の値は、VCO（19）
の出力信号の周波数が62.15×A kHzのときのローパスフ
ィルタ（18）の出力信号Scの値と等しくされる。比較器
（22）からは基準電圧V1より出力信号Scが大きいときに
は高レベル“1"、その他のときには低レベル“0"となる
信号SP1が出力され、一方、比較器（23）からは基準電
圧V2より出力信号Scが小さいときには高レベル“1"、そ
の他のときには低レベル“0"となる信号SP2が出力され
る。これら比較器（22）及び（23）より出力される信号
SP1及びSP2は夫々アンド回路（24）及び（25）に供給さ
れる。また、アンド回路（24）及び（25）には、切換ス
イッチ（６）より得られる垂直同期信号VDが供給され
る。
また、（26）はアップダウンカウンタであり、このカ
ウンタ（26）のアップ制御端子UPにはアンド回路（24）
の出力信号が供給されると共に、ダウン制御端子DOWNに
はアンド回路（25）の出力信号が供給される。制御端子
UP及びDOWNに高レベル“1"の信号が供給されるとき、カ
ウンタ（26）は夫々「１」だけカウントアップ及びカウ
ントダウンされる。尚、このカウンタ（26）にはパワー
オン時リセット信号SRが供給され、カウント値は例えば
「０」にリセットされる。
ウンタ（26）のアップ制御端子UPにはアンド回路（24）
の出力信号が供給されると共に、ダウン制御端子DOWNに
はアンド回路（25）の出力信号が供給される。制御端子
UP及びDOWNに高レベル“1"の信号が供給されるとき、カ
ウンタ（26）は夫々「１」だけカウントアップ及びカウ
ントダウンされる。尚、このカウンタ（26）にはパワー
オン時リセット信号SRが供給され、カウント値は例えば
「０」にリセットされる。
このカウンタ（26）のカウント出力は領域ナンバーNo
として変換テーブルを構成するROM（27）及び（28）に
供給される。ROM（27）及び（28）の出力信号は夫々分
周器（15）及び（21）に制御信号として供給される。即
ち、ROM（27）及び（28）からは、夫々の領域ナンバーN
oに対して、分周器（15）及び（21）のn,mの値を、表−
（Ｉ）に示すように制御する出力信号が発生される。
として変換テーブルを構成するROM（27）及び（28）に
供給される。ROM（27）及び（28）の出力信号は夫々分
周器（15）及び（21）に制御信号として供給される。即
ち、ROM（27）及び（28）からは、夫々の領域ナンバーN
oに対して、分周器（15）及び（21）のn,mの値を、表−
（Ｉ）に示すように制御する出力信号が発生される。
また、領域ナンバーNoは０〜61であり、ROM（27）か
らカウンタ（26）のカウント出力が０〜61であるときに
は高レベル“1"、それ以外のときには低レベル“0"とな
るオーバーフロー信号SOFが出力される。この信号SOFは
アンド回路（24）及び（25）に供給される。
らカウンタ（26）のカウント出力が０〜61であるときに
は高レベル“1"、それ以外のときには低レベル“0"とな
るオーバーフロー信号SOFが出力される。この信号SOFは
アンド回路（24）及び（25）に供給される。
また、この信号SOFは表示器（29）に供給され、表示
器（29）においては、信号SOFが低レベル“0"になると
き、例えばエラー表示がなされるように構成される。
器（29）においては、信号SOFが低レベル“0"になると
き、例えばエラー表示がなされるように構成される。
以上の構成において、VCO（19）の出力信号S2の周波
数が64.55×A kHzより高いときには、ローパスフィルタ
（18）の出力信号Scの値は基準電圧V1より大きくなり、
比較器（22）の出力信号SP1は高レベル“1"となる。そ
のため、垂直同期信号VDに同期してカウンタ（26）のア
ップ制御端子UPには高レベル“1"の信号が供給され、カ
ウンタ（26）は「１」だけカウントアップされる。そし
て、このようにカウントアップされたカウント出力（領
域ナンバーNo）に対応して分周器（15），（21）のn,m
の値が制御されて、VCO（19）の出力信号S2の周波数が
低くされる。このVCO（19）の出力信号S2の周波数が64.
55×A kHzより高い間は上述した動作が繰り返される。
一方、VCO（19）の出力信号S2の周波数が64.55×A kHz
より低くなるときには、ローパスフィルタ（18）の出力
信号Scの値は基準電圧V1より小さくなり、比較器（22）
の出力信号SP1は低レベル“0"となり、カウンタ（26）
のアップ制御端子UPには高レベル“1"の信号が供給され
ず、カウンタ（26）はカウントアップされない。したが
って、分周器（15），（21）のn,mの値はそのときのカ
ウント出力である領域ナンバーNoのものに固定される。
数が64.55×A kHzより高いときには、ローパスフィルタ
（18）の出力信号Scの値は基準電圧V1より大きくなり、
比較器（22）の出力信号SP1は高レベル“1"となる。そ
のため、垂直同期信号VDに同期してカウンタ（26）のア
ップ制御端子UPには高レベル“1"の信号が供給され、カ
ウンタ（26）は「１」だけカウントアップされる。そし
て、このようにカウントアップされたカウント出力（領
域ナンバーNo）に対応して分周器（15），（21）のn,m
の値が制御されて、VCO（19）の出力信号S2の周波数が
低くされる。このVCO（19）の出力信号S2の周波数が64.
55×A kHzより高い間は上述した動作が繰り返される。
一方、VCO（19）の出力信号S2の周波数が64.55×A kHz
より低くなるときには、ローパスフィルタ（18）の出力
信号Scの値は基準電圧V1より小さくなり、比較器（22）
の出力信号SP1は低レベル“0"となり、カウンタ（26）
のアップ制御端子UPには高レベル“1"の信号が供給され
ず、カウンタ（26）はカウントアップされない。したが
って、分周器（15），（21）のn,mの値はそのときのカ
ウント出力である領域ナンバーNoのものに固定される。
また、VCO（19）の出力信号S2の周波数が62.15×A kH
zより低いときには、ローパスフィルタ（18）の出力信
号Scの値は基準電圧V2より小さくなり、比較器（23）の
出力信号SP2は高レベル“1"となる。そのため、垂直同
期信号VDに同期してカウンタ（26）のダウン制御端子DO
WNには高レベル“1"の信号が供給され、カウンタ（26）
は「１」だけカウントダウンされる。そして、このよう
にカウントダウンされたカウント出力（領域ナンバーN
o）に対応して分周器（15），（21）のn,mの値が制御さ
れて、VCO（19）の出力信号S2の周波数が高くされる。
このVCO（19）の出力信号S2の周波数が62.15×A kHzよ
り低い間は上述した動作が繰り返される。一方、VCO（1
9）の出力信号S2の周波数が62.15×A kHzより高くなる
ときには、ローパスフィルタ（18）の出力信号Scの値は
基準電圧V2より大きくなり、比較器（23）の出力信号S
P2は低レベル“0"となり、カウンタ（26）のダウン制御
端子DOWNには高レベル“1"の信号が供給されず、カウン
タ（26）はカウントダウンされない。したがって、分周
器（15），（21）のn,mの値はそのときのカウント出力
である領域ナンバーNoのものに固定される。
zより低いときには、ローパスフィルタ（18）の出力信
号Scの値は基準電圧V2より小さくなり、比較器（23）の
出力信号SP2は高レベル“1"となる。そのため、垂直同
期信号VDに同期してカウンタ（26）のダウン制御端子DO
WNには高レベル“1"の信号が供給され、カウンタ（26）
は「１」だけカウントダウンされる。そして、このよう
にカウントダウンされたカウント出力（領域ナンバーN
o）に対応して分周器（15），（21）のn,mの値が制御さ
れて、VCO（19）の出力信号S2の周波数が高くされる。
このVCO（19）の出力信号S2の周波数が62.15×A kHzよ
り低い間は上述した動作が繰り返される。一方、VCO（1
9）の出力信号S2の周波数が62.15×A kHzより高くなる
ときには、ローパスフィルタ（18）の出力信号Scの値は
基準電圧V2より大きくなり、比較器（23）の出力信号S
P2は低レベル“0"となり、カウンタ（26）のダウン制御
端子DOWNには高レベル“1"の信号が供給されず、カウン
タ（26）はカウントダウンされない。したがって、分周
器（15），（21）のn,mの値はそのときのカウント出力
である領域ナンバーNoのものに固定される。
また、カウンタ（26）のカウント出力が０〜61以外と
なるときにはROM（27）からのオーバーフロー信号SOFは
低レベル“0"となるので、アンド回路（24），（25）よ
りカウンタ（26）の制御端子UP,DOWNには高レベル“1"
の信号は供給されず、カウンタ（26）はカウントダウン
もカウントアップもされず、分周器（15），（21）のn,
mの値はそのときのカウント出力である領域ナンバーNo
のものに固定される。このとき表示器（29）にはエラー
表示がなされる。ここで、入力ビデオ信号SV1の水平周
波数fH1が15.53kHz〜64.55kHzであるときには、表−
（Ｉ）からも明らかなように、カウンタ（26）のカウン
ト出力である領域ナンバーNoは０〜61であり、それ以外
にはなり得ない。即ち、このようにエラー表示されるの
は、入力ビデオ信号SV1の水平周波数fH1が15.53kHz〜6
4.55kHz以外のときである。
なるときにはROM（27）からのオーバーフロー信号SOFは
低レベル“0"となるので、アンド回路（24），（25）よ
りカウンタ（26）の制御端子UP,DOWNには高レベル“1"
の信号は供給されず、カウンタ（26）はカウントダウン
もカウントアップもされず、分周器（15），（21）のn,
mの値はそのときのカウント出力である領域ナンバーNo
のものに固定される。このとき表示器（29）にはエラー
表示がなされる。ここで、入力ビデオ信号SV1の水平周
波数fH1が15.53kHz〜64.55kHzであるときには、表−
（Ｉ）からも明らかなように、カウンタ（26）のカウン
ト出力である領域ナンバーNoは０〜61であり、それ以外
にはなり得ない。即ち、このようにエラー表示されるの
は、入力ビデオ信号SV1の水平周波数fH1が15.53kHz〜6
4.55kHz以外のときである。
結局、入力ビデオ信号SV1の水平周波数fH1が15.53kHz
〜64.55kHzであるときには、分周器（15），（21）のn,
mの値が自動的に設定され、VCO（19）の出力信号S2の周
波数が62.15×A kHz〜64.55×A kHzとされる。
〜64.55kHzであるときには、分周器（15），（21）のn,
mの値が自動的に設定され、VCO（19）の出力信号S2の周
波数が62.15×A kHz〜64.55×A kHzとされる。
尚、第２図は上述した領域ナンバーNoを決定するハー
ド構成部分をソフト構成で考えたものである。
ド構成部分をソフト構成で考えたものである。
まず、パワーオンされると、ステップで領域ナンバ
ーNoは「０」とされる。
ーNoは「０」とされる。
つぎに、ステップでPLL回路（16）がロックするま
での時間より大きい一定時間が経過したか否か判断され
る。第１図例において垂直同期信号VDをアンド回路（2
4），（25）に供給するのは、このステップに対応し
ている。一定時間経過すると、ステップで分周器（2
0）の出力信号の周波数f2が62.15kHz〜64.55kHz内であ
るか否か判断される。
での時間より大きい一定時間が経過したか否か判断され
る。第１図例において垂直同期信号VDをアンド回路（2
4），（25）に供給するのは、このステップに対応し
ている。一定時間経過すると、ステップで分周器（2
0）の出力信号の周波数f2が62.15kHz〜64.55kHz内であ
るか否か判断される。
周波数f2が62.15kHz〜64.55kHz内でないときには、ス
テップで周波数f2が62.15kHzより高いか否か判断され
る。低いときには、ステップで領域ナンバーNoが
「０」か否か判断される。領域ナンバーNoが「０」であ
るときにはステップでオーバーフロー表示（第１図例
ではエラー表示）されると共に、領域ナンバーNoが
「０」でないときにはステップで領域ナンバーNoは
「１」だけ小さくされ、ステップに戻される。また、
ステップで、周波数f2が62.15kHzより高いときには、
ステップで領域ナンバーNoが「61」か否か判断され
る。領域ナンバーNoが「61」であるときには、ステップ
でオーバーフロー表示されると共に、領域ナンバーNo
が「61」でないときにはステップで領域ナンバーNoは
「１」だけ大きくされ、ステップに戻される。
テップで周波数f2が62.15kHzより高いか否か判断され
る。低いときには、ステップで領域ナンバーNoが
「０」か否か判断される。領域ナンバーNoが「０」であ
るときにはステップでオーバーフロー表示（第１図例
ではエラー表示）されると共に、領域ナンバーNoが
「０」でないときにはステップで領域ナンバーNoは
「１」だけ小さくされ、ステップに戻される。また、
ステップで、周波数f2が62.15kHzより高いときには、
ステップで領域ナンバーNoが「61」か否か判断され
る。領域ナンバーNoが「61」であるときには、ステップ
でオーバーフロー表示されると共に、領域ナンバーNo
が「61」でないときにはステップで領域ナンバーNoは
「１」だけ大きくされ、ステップに戻される。
ステップで周波数f2が62.15kHz〜64.55kHz内でない
ときには以上の動作が繰り返される。そして、周波数f2
が62.15kHz〜64.55kHz内となるときには終了し、領域ナ
ンバーNoが決定される。
ときには以上の動作が繰り返される。そして、周波数f2
が62.15kHz〜64.55kHz内となるときには終了し、領域ナ
ンバーNoが決定される。
また、上述したようにVCO（19）の出力信号S2の周波
数が62.15×A kHz〜64.55×A kHzとされるので、分周器
（20）の出力信号の周波数 は62.15kHz〜64.55kHzとなる。この出力信号は出力ビデ
オ信号SV2の水平同期信号HD2として出力端子（30）に導
出される。
数が62.15×A kHz〜64.55×A kHzとされるので、分周器
（20）の出力信号の周波数 は62.15kHz〜64.55kHzとなる。この出力信号は出力ビデ
オ信号SV2の水平同期信号HD2として出力端子（30）に導
出される。
G3 メモリからの読み出しの説明 また、切換スイッチ（５）より得られる水平同期信号
HD1はPLL回路（31）を構成する位相比較器（32）に供給
される。この位相比較器（32）からの比較誤差信号はロ
ーパスフィルタ（33）を介してVCO（34）に制御信号と
して供給される。そして、VCO（34）の出力信号S3はカ
ウンタよりなる分周比1/512の分周器（35）を介して位
相比較器（32）に供給される。したがって、出力信号S3
の周波数は512×fH1となる。
HD1はPLL回路（31）を構成する位相比較器（32）に供給
される。この位相比較器（32）からの比較誤差信号はロ
ーパスフィルタ（33）を介してVCO（34）に制御信号と
して供給される。そして、VCO（34）の出力信号S3はカ
ウンタよりなる分周比1/512の分周器（35）を介して位
相比較器（32）に供給される。したがって、出力信号S3
の周波数は512×fH1となる。
また、分周器（35）からの９ビットの２進カウント出
力のうち下位８ビットはラッチ回路（36）に供給され
る。このラッチ回路（36）には分周器（20）の出力信号
である水平同期信号HD2がラッチパルスとして供給され
てカウント出力がラッチされる。このラッチ回路（36）
の出力信号はD/A変換器（37）に供給される。そして、
このD/A変換器（37）より出力信号ＥA/D及び逆相電圧▲
▼が読み出し制御回路（38）に供給される。ま
たこの制御回路（38）にはVCO（19）の出力信号S2が供
給されると共に、切換スイッチ（６）より垂直同期信号
VDが供給される。この制御回路（38）によってメモリ
（３）の読み出しアドレスが制御され、このメモリ
（３）からは現フィールドの走査線信号lnとこれに隣接
する１フィールド前の走査線信号lpとが水平同期信号HD
2に同期して並行して読み出される。この場合、例えば
端子（3a）には画面上で上側の走査線信号が、端子（3
b）には画面上で下側の走査線信号が出力される。そし
て、端子（3a）及び（3b）に出力される走査線信号は、
D/A変換器（37）の出力信号ＥA/Dが前より小となる時点
で切換えられる。例えば、最初、端子（3a）より現フィ
ールドの走査線信号lnが出力され、端子（3b）より１フ
ィールド前の走査線信号lpが出力され、D/A変換器（3
7）の出力信号ＥA/Dが前より小となるまで同じ走査線信
号が水平同期信号HD2に同期して繰り返し出力される。
そして、D/A変換器（37）の出力信号ＥA/Dが前より小と
なると、いままで端子（3b）より出力されていた１フィ
ールド前の走査線信号lpが端子（3a）より出力され、端
子（3b）よりこの走査線信号lpの下側に隣接する現フィ
ールドの走査線信号lnが出力され、D/A変換器（37）の
出力信号ＥA/Dが前より小となるまで同じ走査線信号が
水平同期信号HD2に同期して繰り返し出力される。そし
て、D/A変換器（37）の出力信号ＥA/Dが前より小となる
と、いままで端子（3b）より出力されていた現フィール
ドの走査線信号lnが端子（3a）より出力され、端子（3
b）よりこの走査線信号lnの下側に隣接する１フィール
ド前の走査線信号lpが出力され、D/A変換器（37）の出
力信号ＥA/Dが前より小となるまで同じ走査線信号が水
平同期信号HD2に同期して繰り返し出力される。以下、
上述の読み出し動作が繰り返される。
力のうち下位８ビットはラッチ回路（36）に供給され
る。このラッチ回路（36）には分周器（20）の出力信号
である水平同期信号HD2がラッチパルスとして供給され
てカウント出力がラッチされる。このラッチ回路（36）
の出力信号はD/A変換器（37）に供給される。そして、
このD/A変換器（37）より出力信号ＥA/D及び逆相電圧▲
▼が読み出し制御回路（38）に供給される。ま
たこの制御回路（38）にはVCO（19）の出力信号S2が供
給されると共に、切換スイッチ（６）より垂直同期信号
VDが供給される。この制御回路（38）によってメモリ
（３）の読み出しアドレスが制御され、このメモリ
（３）からは現フィールドの走査線信号lnとこれに隣接
する１フィールド前の走査線信号lpとが水平同期信号HD
2に同期して並行して読み出される。この場合、例えば
端子（3a）には画面上で上側の走査線信号が、端子（3
b）には画面上で下側の走査線信号が出力される。そし
て、端子（3a）及び（3b）に出力される走査線信号は、
D/A変換器（37）の出力信号ＥA/Dが前より小となる時点
で切換えられる。例えば、最初、端子（3a）より現フィ
ールドの走査線信号lnが出力され、端子（3b）より１フ
ィールド前の走査線信号lpが出力され、D/A変換器（3
7）の出力信号ＥA/Dが前より小となるまで同じ走査線信
号が水平同期信号HD2に同期して繰り返し出力される。
そして、D/A変換器（37）の出力信号ＥA/Dが前より小と
なると、いままで端子（3b）より出力されていた１フィ
ールド前の走査線信号lpが端子（3a）より出力され、端
子（3b）よりこの走査線信号lpの下側に隣接する現フィ
ールドの走査線信号lnが出力され、D/A変換器（37）の
出力信号ＥA/Dが前より小となるまで同じ走査線信号が
水平同期信号HD2に同期して繰り返し出力される。そし
て、D/A変換器（37）の出力信号ＥA/Dが前より小となる
と、いままで端子（3b）より出力されていた現フィール
ドの走査線信号lnが端子（3a）より出力され、端子（3
b）よりこの走査線信号lnの下側に隣接する１フィール
ド前の走査線信号lpが出力され、D/A変換器（37）の出
力信号ＥA/Dが前より小となるまで同じ走査線信号が水
平同期信号HD2に同期して繰り返し出力される。以下、
上述の読み出し動作が繰り返される。
したがって、入力ビデオ信号SV1の水平同期信号HD1の
周波数fH1に対して水平同期信号HD2の周波数はm/n fH1
であるので、メモリ（３）の端子（3a）及び（3b）に
は、入力ビデオ信号SV1のｎ本の走査線信号に対応して
ｍ本の走査線信号が出力される。
周波数fH1に対して水平同期信号HD2の周波数はm/n fH1
であるので、メモリ（３）の端子（3a）及び（3b）に
は、入力ビデオ信号SV1のｎ本の走査線信号に対応して
ｍ本の走査線信号が出力される。
また、メモリ（３）の端子（3a）及び（3b）に得られ
る走査線信号は、夫々D/A変換器（39）及び（40）に供
給されてアナログ信号とされる。これらD/A変換器（3
9）及び（40）にはVCO（19）の出力信号S2がクロックと
して供給される。この場合、D/A変換器（39）及び（4
0）では、垂直方向の時間軸に関連して、画面上で上側
の走査線信号と下側の走査線信号との振幅制限がなされ
る。即ち、制御回路（38）よりD/A変換器（40）には、D
/A変換器（37）の出力信号ＥA/Dが基準電圧として供給
されると共に、制御回路（38）よりD/A変換器（39）に
はD/A変換器（37）からの逆相電圧▲▼が基準
電圧として供給される。
る走査線信号は、夫々D/A変換器（39）及び（40）に供
給されてアナログ信号とされる。これらD/A変換器（3
9）及び（40）にはVCO（19）の出力信号S2がクロックと
して供給される。この場合、D/A変換器（39）及び（4
0）では、垂直方向の時間軸に関連して、画面上で上側
の走査線信号と下側の走査線信号との振幅制限がなされ
る。即ち、制御回路（38）よりD/A変換器（40）には、D
/A変換器（37）の出力信号ＥA/Dが基準電圧として供給
されると共に、制御回路（38）よりD/A変換器（39）に
はD/A変換器（37）からの逆相電圧▲▼が基準
電圧として供給される。
これらD/A変換器（39）及び（40）でアナログ信号に
変換された上側及び下側の走査線信号は、加算器（41）
に供給されて加算される。そして、この加算信号はロー
パスフィルタ（42）を介して出力端子（43）に出力ビデ
オ信号SV2として出力される。
変換された上側及び下側の走査線信号は、加算器（41）
に供給されて加算される。そして、この加算信号はロー
パスフィルタ（42）を介して出力端子（43）に出力ビデ
オ信号SV2として出力される。
第３図Ａ及びＢは、n/mが3/8のときの、入力ビデオ信
号SV1の水平同期信号HD1と出力ビデオ信号SV2の水平同
期信号HD2との関係を示したものである。この場合、入
力ビデオ信号SV1の３本の走査線信号に対応して出力ビ
デオ信号SV2の８本の走査線信号が形成される。入力ビ
デオ信号SV1の走査線構造が第４図Ａに示すようである
とき（l1〜l4は１フィールド前の走査線、l5〜l9は現フ
ィールドの走査線）、出力ビデオ信号SV2の走査線構造
は同図Ｂに示すようになり、例えばl5〜l7の走査線信号
に対応してk1〜k8の走査線信号が形成される。このと
き、k1〜k8走査線信号は以下に示すように、現フィール
ドの走査線信号と１フィールド前の走査線信号とが垂直
方向の時間軸に関連した比で加算されたものとなる。
号SV1の水平同期信号HD1と出力ビデオ信号SV2の水平同
期信号HD2との関係を示したものである。この場合、入
力ビデオ信号SV1の３本の走査線信号に対応して出力ビ
デオ信号SV2の８本の走査線信号が形成される。入力ビ
デオ信号SV1の走査線構造が第４図Ａに示すようである
とき（l1〜l4は１フィールド前の走査線、l5〜l9は現フ
ィールドの走査線）、出力ビデオ信号SV2の走査線構造
は同図Ｂに示すようになり、例えばl5〜l7の走査線信号
に対応してk1〜k8の走査線信号が形成される。このと
き、k1〜k8走査線信号は以下に示すように、現フィール
ドの走査線信号と１フィールド前の走査線信号とが垂直
方向の時間軸に関連した比で加算されたものとなる。
このように本例において、入力ビデオ信号SV1のｎ本
の走査線信号に対して、ｍ本の走査線信号を有する出力
ビデオ信号SV2が得られる。このビデオ信号SV2の水平周
波数はm/n fH1となり、目標水平周波数fH2と略等しいも
のとなる。即ち、本例においては、入力ビデオ信号SV1
の水平周波数fH1が15.53kHz〜64.55kHzであるときに
は、目標水平周波数fH2と略等しい水平周波数の出力ビ
デオ信号SV2得ることができる。
の走査線信号に対して、ｍ本の走査線信号を有する出力
ビデオ信号SV2が得られる。このビデオ信号SV2の水平周
波数はm/n fH1となり、目標水平周波数fH2と略等しいも
のとなる。即ち、本例においては、入力ビデオ信号SV1
の水平周波数fH1が15.53kHz〜64.55kHzであるときに
は、目標水平周波数fH2と略等しい水平周波数の出力ビ
デオ信号SV2得ることができる。
したがって、本例によれば、出力ビデオ信号SV2の目
標水平周波数fH2が入力ビデオ信号SV1の水平周波数fH1
の整数倍でなくとも、実質的に水平周波数がfH2の出力
ビデオ信号SV2を良好に得ることができる。
標水平周波数fH2が入力ビデオ信号SV1の水平周波数fH1
の整数倍でなくとも、実質的に水平周波数がfH2の出力
ビデオ信号SV2を良好に得ることができる。
尚、上述実施例においては、入力ビデオ信号SV1の水
平周波数fH1が15.53kHz〜64.55kHzであるとき、目標水
平周波数fH2が63.35kHzの出力ビデオ信号SV2を得る例に
つき述べたものであるが、これに限定されるものではな
く、その他の場合にも同様に構成することができる。
平周波数fH1が15.53kHz〜64.55kHzであるとき、目標水
平周波数fH2が63.35kHzの出力ビデオ信号SV2を得る例に
つき述べたものであるが、これに限定されるものではな
く、その他の場合にも同様に構成することができる。
Ｈ 発明の効果 以上述べた実施例からも明らかなように本発明によれ
ば、出力ビデオ信号SV2の目標水平周波数fH2が入力ビデ
オ信号SV1の水平周波数fH1の整数倍でなくとも、実質的
に水平周波数がfH2の出力ビデオ信号SV2を良好に得るこ
とができる。
ば、出力ビデオ信号SV2の目標水平周波数fH2が入力ビデ
オ信号SV1の水平周波数fH1の整数倍でなくとも、実質的
に水平周波数がfH2の出力ビデオ信号SV2を良好に得るこ
とができる。
第１図は本発明の一実施例を示す構成図、第２図〜第４
図はその説明のための図である。 （１）は入力端子、（３）はフレームメモリ、（４）は
同期分離回路、（５）及び（６）は切換スイッチ、
（９）（16）及び（31）はPLL回路、（13）（15）（2
0）（21）及び（35）は分周器、（14）は書き込み制御
回路、（22）及び（23）は比較器、（24）及び（25）は
アンド回路、（26）はアップダウンカウンタ、（27）及
び（28）はROM、（29）は表示器、（36）はラッチ回
路、（37）（39）及び（40）はD/A変換器、（38）は読
み出し制御回路、（43）は出力端子である。
図はその説明のための図である。 （１）は入力端子、（３）はフレームメモリ、（４）は
同期分離回路、（５）及び（６）は切換スイッチ、
（９）（16）及び（31）はPLL回路、（13）（15）（2
0）（21）及び（35）は分周器、（14）は書き込み制御
回路、（22）及び（23）は比較器、（24）及び（25）は
アンド回路、（26）はアップダウンカウンタ、（27）及
び（28）はROM、（29）は表示器、（36）はラッチ回
路、（37）（39）及び（40）はD/A変換器、（38）は読
み出し制御回路、（43）は出力端子である。
Claims (1)
- 【請求項１】水平周波数がfH1の入力ビデオ信号を水平
周波数が実質的にfH2の出力ビデオ信号に変換する装置
において、 上記入力ビデオ信号をその水平同期信号に同期させてメ
モリに書き込む手段と、 上記入力ビデオ信号の水平同期信号を1/nに分周する1/n
分周器と、該1/n分周器の出力が供給されるPLL回路と、
該PLL回路の帰還ループに挿入された1/m分周器と、を含
み、該PLL回路の出力に入力ビデオ信号の水平周波数のm
/n倍の出力ビデオ信号水平周波数を出力することによ
り、上記入力ビデオ信号と出力ビデオ信号の水平周波数
の比fH1/fH2をn/m（m,nは夫々整数）に近似させる回路
手段と、 上記出力ビデオ信号水平周波数に基づくメモリ読み出し
クロック信号を得て、該クロック信号で上記メモリから
上記ビデオ信号を読み出す手段と、 を備えたことを特徴とするビデオ信号のスキャンコンバ
ータ装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61250592A JP2526558B2 (ja) | 1986-10-21 | 1986-10-21 | ビデオ信号のスキャンコンバ−タ装置 |
| KR1019870010792A KR950011036B1 (ko) | 1986-10-21 | 1987-09-29 | 비디오신호의 스캔콘버터장치 |
| US07/110,832 US4831441A (en) | 1986-10-21 | 1987-10-21 | Scan converter apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61250592A JP2526558B2 (ja) | 1986-10-21 | 1986-10-21 | ビデオ信号のスキャンコンバ−タ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63104585A JPS63104585A (ja) | 1988-05-10 |
| JP2526558B2 true JP2526558B2 (ja) | 1996-08-21 |
Family
ID=17210180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61250592A Expired - Lifetime JP2526558B2 (ja) | 1986-10-21 | 1986-10-21 | ビデオ信号のスキャンコンバ−タ装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4831441A (ja) |
| JP (1) | JP2526558B2 (ja) |
| KR (1) | KR950011036B1 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5325187A (en) * | 1988-04-27 | 1994-06-28 | Canon Kabushiki Kaisha | Image processing apparatus with back porch period sampling and clamping |
| US6408127B1 (en) | 1988-04-27 | 2002-06-18 | Canon Kabushiki Kaisha | Image processing apparatus |
| JPH01293782A (ja) * | 1988-05-23 | 1989-11-27 | Toshiba Corp | 映像信号伝送装置 |
| JPH0220183A (ja) * | 1988-07-08 | 1990-01-23 | Mitsubishi Electric Corp | 走査線変換装置 |
| US4984078A (en) * | 1988-09-02 | 1991-01-08 | North American Philips Corporation | Single channel NTSC compatible EDTV system |
| US4994912A (en) * | 1989-02-23 | 1991-02-19 | International Business Machines Corporation | Audio video interactive display |
| JPH03112291A (ja) * | 1989-09-27 | 1991-05-13 | Toshiba Corp | テレビジョン方式変換器 |
| US5594467A (en) * | 1989-12-06 | 1997-01-14 | Video Logic Ltd. | Computer based display system allowing mixing and windowing of graphics and video |
| US5043813A (en) * | 1990-03-26 | 1991-08-27 | Thomson Consumer Electronics, Inc. | Display locked timing signals for video processing |
| JP2502829B2 (ja) * | 1991-03-22 | 1996-05-29 | 松下電器産業株式会社 | 画像表示装置 |
| US5369443A (en) * | 1991-04-12 | 1994-11-29 | Abekas Video Systems, Inc. | Digital video effects generator |
| US5408265A (en) * | 1992-02-07 | 1995-04-18 | Olympus Optical Co., Ltd. | Electronic endoscope system adaptable to different T.V. standards while utilizing a common light source |
| US6469741B2 (en) | 1993-07-26 | 2002-10-22 | Pixel Instruments Corp. | Apparatus and method for processing television signals |
| US5812210A (en) | 1994-02-01 | 1998-09-22 | Hitachi, Ltd. | Display apparatus |
| GB9417138D0 (en) * | 1994-08-23 | 1994-10-12 | Discovision Ass | Data rate conversion |
| JP3123358B2 (ja) * | 1994-09-02 | 2001-01-09 | 株式会社日立製作所 | ディスプレイ装置 |
| JP3823420B2 (ja) * | 1996-02-22 | 2006-09-20 | セイコーエプソン株式会社 | ドットクロック信号を調整するための方法及び装置 |
| DE69723601T2 (de) * | 1996-03-06 | 2004-02-19 | Matsushita Electric Industrial Co., Ltd., Kadoma | Bildelementumwandlungsgerät |
| JPH1028256A (ja) * | 1996-07-11 | 1998-01-27 | Matsushita Electric Ind Co Ltd | 映像信号変換装置とテレビジョン信号処理装置 |
| JPH10198309A (ja) | 1996-12-27 | 1998-07-31 | Matsushita Electric Ind Co Ltd | 水平振幅調整回路と垂直振幅調整回路とその両調整回路を備えた液晶表示装置 |
| US6177922B1 (en) * | 1997-04-15 | 2001-01-23 | Genesis Microship, Inc. | Multi-scan video timing generator for format conversion |
| US6522363B1 (en) * | 1999-07-30 | 2003-02-18 | Thomson Licensing S.A. | Display frame rate adaptation |
| JP2001175231A (ja) * | 1999-12-17 | 2001-06-29 | Sony Corp | 同期周波数の変換回路 |
| KR102660412B1 (ko) * | 2018-10-30 | 2024-04-25 | 에스케이하이닉스 주식회사 | 주파수 감지 회로 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4075656A (en) * | 1977-01-26 | 1978-02-21 | Ampex Corporation | Circuit for digitally encoding an analog television signal |
| JPS57111177A (en) * | 1980-12-26 | 1982-07-10 | Sony Corp | Television picture receiver |
| JPS57152279A (en) * | 1981-03-16 | 1982-09-20 | Matsushita Electric Ind Co Ltd | Television receiver |
| US4583113A (en) * | 1983-08-26 | 1986-04-15 | Rca Corporation | Progressive scan television display system employing interpolation in the luminance channel |
| JPS60100887A (ja) * | 1983-11-07 | 1985-06-04 | Sony Corp | テレビジヨン受像機 |
| US4673981A (en) * | 1984-03-23 | 1987-06-16 | Massachusetts Institute Of Technology | Unrecordable video signals |
| US4658293A (en) * | 1984-08-08 | 1987-04-14 | Sanyo Electric Co., Ltd. | Scanning conversion method and scan converter unit employing the conversion method |
-
1986
- 1986-10-21 JP JP61250592A patent/JP2526558B2/ja not_active Expired - Lifetime
-
1987
- 1987-09-29 KR KR1019870010792A patent/KR950011036B1/ko not_active Expired - Lifetime
- 1987-10-21 US US07/110,832 patent/US4831441A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4831441A (en) | 1989-05-16 |
| KR950011036B1 (ko) | 1995-09-27 |
| KR880005794A (ko) | 1988-06-30 |
| JPS63104585A (ja) | 1988-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2526558B2 (ja) | ビデオ信号のスキャンコンバ−タ装置 | |
| US5134479A (en) | NTSC high resolution television converting apparatus for converting television signals of an NTSC system into high resolution television signals | |
| JPS6343772B2 (ja) | ||
| JPS6184183A (ja) | 順次走査ビデオ・プロセツサ | |
| JPH0677823A (ja) | 周波数シンセサイザ | |
| JP3009206B2 (ja) | ビデオカメラ装置 | |
| JP3356059B2 (ja) | クロック信号生成装置 | |
| JP3407449B2 (ja) | 走査線変換回路 | |
| US5469218A (en) | Image signal processing device with conversion of sample frequency of digital color-difference data signals | |
| JP2001094823A (ja) | マルチスキャン対応水平同期信号生成システム | |
| JP2950036B2 (ja) | テレビジョン垂直鋸歯状波発生回路 | |
| JP3157554B2 (ja) | 半導体遅延線装置とその駆動方法 | |
| JPWO1999020053A1 (ja) | デジタルコンバーゼンス補正装置及びディスプレイ装置 | |
| JP3511821B2 (ja) | 映像信号処理回路 | |
| JP2535900B2 (ja) | クロツク信号発生回路 | |
| JP2609936B2 (ja) | Ｍｕｓｅ／ｎｔｓｃコンバータ | |
| JP4117580B2 (ja) | ビデオ信号用回路 | |
| JP2564744Y2 (ja) | Ｍｕｓｅ−ｎｔｓｃコンバータ | |
| JPH0759052A (ja) | 自動周波数追従装置 | |
| JP2514184B2 (ja) | デイジタルコンバ−ゼンス補正装置 | |
| JPH01152892A (ja) | Ｐａｌ方式での色信号をデジタル処理で作成する方法 | |
| JPH0379165A (ja) | 同期信号発生回路 | |
| JP3118809B2 (ja) | 同期回路 | |
| JPH01270415A (ja) | ダウンコンバータ用ｐｌｌ回路 | |
| JPS63200680A (ja) | テレビジヨン受像機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |