JPH0220183A - 走査線変換装置 - Google Patents
走査線変換装置Info
- Publication number
- JPH0220183A JPH0220183A JP63168980A JP16898088A JPH0220183A JP H0220183 A JPH0220183 A JP H0220183A JP 63168980 A JP63168980 A JP 63168980A JP 16898088 A JP16898088 A JP 16898088A JP H0220183 A JPH0220183 A JP H0220183A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- double
- horizontal synchronization
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 14
- 230000001360 synchronised effect Effects 0.000 claims abstract description 14
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 8
- 230000004069 differentiation Effects 0.000 claims description 4
- 230000010355 oscillation Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000000087 stabilizing effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
- H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はＮＴＳＣ方式やＰＡＬ方式で用いるテレビジ
ョン信号の走査線を整数倍にすることによって、大画面
でも走査線が目立たないようにする走査線変換装置に関
するものである。
ョン信号の走査線を整数倍にすることによって、大画面
でも走査線が目立たないようにする走査線変換装置に関
するものである。
第４図は従来の走査線変換装置を示すブロック図であり
１図において、■はテレビジョン信号から映像信号、水
平同期信号ＨＤ、垂直同期信号Ｖ【〕を分離して取り出
すデコーダ、２は映像信号をディジタル変換するアナロ
グ／ディジタル変換（以下、Ａ／Ｄ変換器という）、３
はディジタル化した映像信号をフィールド、フレームま
たはラインごとに記憶するビデオメモリ、４はその映像
信号をアナログ化するディジタル／アナログ変換器（以
下、Ｄ／Ａ変換器という）、１２は水平同期信号ＨＤと
分周カウンタ１５の出力との位相比較をする位相比較器
、１３はローパスフィルタ、１４は電圧制御発振Ｗ（以
下、ＶＣＯという）、１１はビデオメモリ３のコントロ
ール信号や同期信号を発生するタイミング発生回路であ
る。
１図において、■はテレビジョン信号から映像信号、水
平同期信号ＨＤ、垂直同期信号Ｖ【〕を分離して取り出
すデコーダ、２は映像信号をディジタル変換するアナロ
グ／ディジタル変換（以下、Ａ／Ｄ変換器という）、３
はディジタル化した映像信号をフィールド、フレームま
たはラインごとに記憶するビデオメモリ、４はその映像
信号をアナログ化するディジタル／アナログ変換器（以
下、Ｄ／Ａ変換器という）、１２は水平同期信号ＨＤと
分周カウンタ１５の出力との位相比較をする位相比較器
、１３はローパスフィルタ、１４は電圧制御発振Ｗ（以
下、ＶＣＯという）、１１はビデオメモリ３のコントロ
ール信号や同期信号を発生するタイミング発生回路であ
る。
次に動作について説明する。テレビジョン信号はデコー
ダ１でＲ，Ｇ、Ｂの色信号を有する映像信号に変換され
るとともに、水平同期信号ＨＤおよび垂直同期信号ＶＤ
も分離される。分離された水平同期信号ＨＤは分周カウ
ンタ１５で分周してつくられたパルスＨと位相比較器１
２で位相比較される。その位相比較によって得られた誤
差電圧はローパスフィルタ１３を通してＶＣＯ１４に渡
される。ＶＣＯ１４はその誤差電圧に応じて発振周波数
を変化させる。このＶＣＯ１４でつくられたクロックＲ
ＣＫは分周カウンタ１５で分周される。すなわち、この
分周カウンタ１５はクロックＲＣＫを２分周してビデオ
メモリ書き込み用のラインクロックＷＣＫをつくるとと
もに、さらに、分周して水平同期信号ＨＤと位相比較さ
れるパルスＨをつくり、さらにその倍の周波数のパルス
２Ｈをタイミング発生回路１１に渡す、そして、これら
の位相比較器１２．ローパスフィルタ１３゜ＶＣＯ１４
、分周カウンタ１５はフェーズロックドループＰＬＬを
構成し、これによって水平同期１４号ＨＤと同期したリ
ードクロックＲＣＫ、ライトクロックＷＣＫ、倍速水平
同期パルス２Ｈを生成する。
ダ１でＲ，Ｇ、Ｂの色信号を有する映像信号に変換され
るとともに、水平同期信号ＨＤおよび垂直同期信号ＶＤ
も分離される。分離された水平同期信号ＨＤは分周カウ
ンタ１５で分周してつくられたパルスＨと位相比較器１
２で位相比較される。その位相比較によって得られた誤
差電圧はローパスフィルタ１３を通してＶＣＯ１４に渡
される。ＶＣＯ１４はその誤差電圧に応じて発振周波数
を変化させる。このＶＣＯ１４でつくられたクロックＲ
ＣＫは分周カウンタ１５で分周される。すなわち、この
分周カウンタ１５はクロックＲＣＫを２分周してビデオ
メモリ書き込み用のラインクロックＷＣＫをつくるとと
もに、さらに、分周して水平同期信号ＨＤと位相比較さ
れるパルスＨをつくり、さらにその倍の周波数のパルス
２Ｈをタイミング発生回路１１に渡す、そして、これら
の位相比較器１２．ローパスフィルタ１３゜ＶＣＯ１４
、分周カウンタ１５はフェーズロックドループＰＬＬを
構成し、これによって水平同期１４号ＨＤと同期したリ
ードクロックＲＣＫ、ライトクロックＷＣＫ、倍速水平
同期パルス２Ｈを生成する。
一方、デコーダ１でデコーダされた映像信号はＡ／Ｄ変
換器２でディジタルデータに変換された後、ビデオメモ
リ３にライトロックＷＣＫに同期して書込まれる。また
、ビデオメモリ３の読み出しはライトクロックＷＣＫの
２倍の周波数のり一ドクロソクＲＣＫに同期して、各ラ
インにつき２度ずつ行われる。こうして読み出したデー
タをＤ／Ａ変換器４でアナログ変換して倍速の映像信号
を得る。このようにして、走査線の数を２倍に変換する
ことによって、ＣＲＴ上の映像の粗さを目立ちにくくす
ることができる。
換器２でディジタルデータに変換された後、ビデオメモ
リ３にライトロックＷＣＫに同期して書込まれる。また
、ビデオメモリ３の読み出しはライトクロックＷＣＫの
２倍の周波数のり一ドクロソクＲＣＫに同期して、各ラ
インにつき２度ずつ行われる。こうして読み出したデー
タをＤ／Ａ変換器４でアナログ変換して倍速の映像信号
を得る。このようにして、走査線の数を２倍に変換する
ことによって、ＣＲＴ上の映像の粗さを目立ちにくくす
ることができる。
従来の走査変換装置は以上のように構成されているので
、フェーズロックドループによってライトクロック、リ
ードクロック及び倍速水平同期信号をつくっていても、
テレビジョン信号中の同期信号が周波数的に安定でない
場合にはこれらのライトクロックおよびリードクロック
や倍速水平同期信号を安定して供給できなくなり、走査
線変換に支障をきたすなどの問題点があった。
、フェーズロックドループによってライトクロック、リ
ードクロック及び倍速水平同期信号をつくっていても、
テレビジョン信号中の同期信号が周波数的に安定でない
場合にはこれらのライトクロックおよびリードクロック
や倍速水平同期信号を安定して供給できなくなり、走査
線変換に支障をきたすなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、テレビジョン信号中の同期信号の周波数がゆ
らぐなどして少々不安定になった場合でも、走査線変換
を安定に行うことができる走査線変換装置を得ることを
目的とする。
たもので、テレビジョン信号中の同期信号の周波数がゆ
らぐなどして少々不安定になった場合でも、走査線変換
を安定に行うことができる走査線変換装置を得ることを
目的とする。
この発明に係る走査線変換装置は、テレビジョン信号の
読み書きが行われるビデオメモリを有し、そのテレビジ
ョン信号から得た水平同期信号にもとづいて倍速水平同
期信号生成回路より倍速水平同期信号を得るとともに、
これらの各水平同期信号とは独立した基本クロックを発
振器から得て、これらの各水平同期信号をその基本クロ
ックにより、それぞれ第１および第２の微分回路におい
て微分し、これらの各微分パルスによってそれぞれ分周
カウンタおよび倍速分周カウンタをプリセラ１−シ、上
記基本クロックに同期するライトクロックおよびリード
クロックを生成して、上記ビデオメモリの読み書きを安
定的に制御するような構成としたものである。
読み書きが行われるビデオメモリを有し、そのテレビジ
ョン信号から得た水平同期信号にもとづいて倍速水平同
期信号生成回路より倍速水平同期信号を得るとともに、
これらの各水平同期信号とは独立した基本クロックを発
振器から得て、これらの各水平同期信号をその基本クロ
ックにより、それぞれ第１および第２の微分回路におい
て微分し、これらの各微分パルスによってそれぞれ分周
カウンタおよび倍速分周カウンタをプリセラ１−シ、上
記基本クロックに同期するライトクロックおよびリード
クロックを生成して、上記ビデオメモリの読み書きを安
定的に制御するような構成としたものである。
この発明における分周カウンタおよび倍速分周カウンタ
は、水平同期信号および倍速水平同期信号を基本パルス
で微分したパルスでプリセットされ、かつ上記水平同期
信号および倍速水平同期信号に対して、基本クロックの
１クロック分という僅かな位相誤差を含んだ状急にて同
期しながら、ライトクロックおよびリードクロックを映
像信号を格納するビデオメモリに供給し、従ってテレビ
ジョン信号から同期分離される水平同期信号が少々ゆら
いだり、ジッタを含むものであっても、ビデオメモリへ
の映像信号の書き込みおよびビデオメモリからの走査線
変換を行った映像信号の読み出しを安定に行えるように
する。
は、水平同期信号および倍速水平同期信号を基本パルス
で微分したパルスでプリセットされ、かつ上記水平同期
信号および倍速水平同期信号に対して、基本クロックの
１クロック分という僅かな位相誤差を含んだ状急にて同
期しながら、ライトクロックおよびリードクロックを映
像信号を格納するビデオメモリに供給し、従ってテレビ
ジョン信号から同期分離される水平同期信号が少々ゆら
いだり、ジッタを含むものであっても、ビデオメモリへ
の映像信号の書き込みおよびビデオメモリからの走査線
変換を行った映像信号の読み出しを安定に行えるように
する。
以下、この発明の一実施例を図について説明する。
第１図において、５は水平同期パルスＨＤから倍速水平
同期信号としての倍速水平同期パルス２ＨＤをつくる倍
速水平同期信号生成回路としての自動周波数制御回路（
以下、ＡＦＣ回路という）、６は安定した高周波数の基
本クロックを発生する基本クロック発振器、７，８は第
１および第２の微分回路、９は分周カウンタである２Ｎ
分周カウンタ、１０は倍速分周カウンタであるＮ分周カ
ウンタ、１１はビデオメモリ３のコントロール信号や同
期信号を発生するタイミング信号発生回路である。なお
、このほかの第４図に示したものと同一ブロックには同
一符号を付して、その重複する説明を省略する。
同期信号としての倍速水平同期パルス２ＨＤをつくる倍
速水平同期信号生成回路としての自動周波数制御回路（
以下、ＡＦＣ回路という）、６は安定した高周波数の基
本クロックを発生する基本クロック発振器、７，８は第
１および第２の微分回路、９は分周カウンタである２Ｎ
分周カウンタ、１０は倍速分周カウンタであるＮ分周カ
ウンタ、１１はビデオメモリ３のコントロール信号や同
期信号を発生するタイミング信号発生回路である。なお
、このほかの第４図に示したものと同一ブロックには同
一符号を付して、その重複する説明を省略する。
第２図はＡＦＣ回路５の内部を詳細に示すブロック図で
、１６は水平同期信号ＨＤと内部で生成した倍速水平同
期信号との位相弁別を行う位相弁別回路、１７は積分回
路、１８は水平同期信号ＨＤの倍の自走発振周波数をも
つ倍速水平発振器、１９は同期信号生成回路、２０はの
こぎり波形成回路である。
、１６は水平同期信号ＨＤと内部で生成した倍速水平同
期信号との位相弁別を行う位相弁別回路、１７は積分回
路、１８は水平同期信号ＨＤの倍の自走発振周波数をも
つ倍速水平発振器、１９は同期信号生成回路、２０はの
こぎり波形成回路である。
次に動作について説明する。まず、デコーダ１で分離さ
れた水平同期信号ＨＤをもとにして、ＡＦＣ回路５にて
倍速水平同期パルス２ＨＤが生成される。これらの水平
同期信号ＨＤ及び倍速水平同期パルス２ ＨＤは、基本
クロック発振器６でつくられる高周波数の安定した基本
クロックにより、微分回路７，８でそれぞれ微分される
。このため水平同期信号ＨＤの微分パルスによって、２
Ｎ分周カウンタ９がプリセットされ、水平同期信号Ｉ］
Ｄに基本クロックのわずか１クロック分の位相誤差で同
期したラインクロックＷＣＫがつくられる。
れた水平同期信号ＨＤをもとにして、ＡＦＣ回路５にて
倍速水平同期パルス２ＨＤが生成される。これらの水平
同期信号ＨＤ及び倍速水平同期パルス２ ＨＤは、基本
クロック発振器６でつくられる高周波数の安定した基本
クロックにより、微分回路７，８でそれぞれ微分される
。このため水平同期信号ＨＤの微分パルスによって、２
Ｎ分周カウンタ９がプリセットされ、水平同期信号Ｉ］
Ｄに基本クロックのわずか１クロック分の位相誤差で同
期したラインクロックＷＣＫがつくられる。
同様に、倍速水平同期パルス２ ＨＤの微分パルスによ
ってＮ分周カウンタ１０がプリセットされ、倍速水平同
期パルスに基本クロックの１クロック分の位相誤差で同
期したリードクロックＲＣＫがつくられる。ここで上記
基本クロックの発振周波数を高くし、分周カウンタの分
周率Ｎを大きくすればするほど上記の各位相誤差を小さ
くすることができる。
ってＮ分周カウンタ１０がプリセットされ、倍速水平同
期パルスに基本クロックの１クロック分の位相誤差で同
期したリードクロックＲＣＫがつくられる。ここで上記
基本クロックの発振周波数を高くし、分周カウンタの分
周率Ｎを大きくすればするほど上記の各位相誤差を小さ
くすることができる。
一方、デコーダ１にてデコードされた映像信号は、従来
技術でも述べた様に、Ａ／Ｄ変換器２でディジタル信号
に変換された後、ビデオメモリ３に上記のようにして得
られたライトクロックＷＣＫに同期して書き込まれる。
技術でも述べた様に、Ａ／Ｄ変換器２でディジタル信号
に変換された後、ビデオメモリ３に上記のようにして得
られたライトクロックＷＣＫに同期して書き込まれる。
次に、ビデオメモリ３の読み出しは、上記のようにして
得られたり一トクロックＲＣＫに同期して各ライン二度
ずつ行われる。こうして読み出したデータはＤ／Ａ変換
器４にてアナログ変換されて１倍速映像信号が得られる
。このようにして、走査線の数を２倍に変換することに
より、走査線の粗さが目立ちにくい画面を安定的にＣＲ
Ｔ上に生成できる。
得られたり一トクロックＲＣＫに同期して各ライン二度
ずつ行われる。こうして読み出したデータはＤ／Ａ変換
器４にてアナログ変換されて１倍速映像信号が得られる
。このようにして、走査線の数を２倍に変換することに
より、走査線の粗さが目立ちにくい画面を安定的にＣＲ
Ｔ上に生成できる。
また、第２図に示すＡＦＣ回路５には、第３図（ａ）、
（ｂ）に示すように、自走発振周波数が水平同期信号Ｈ
Ｄのちょうど２倍の倍速水平発振パルス２ＨＰを作る倍
速水平発振器１８がある。
（ｂ）に示すように、自走発振周波数が水平同期信号Ｈ
Ｄのちょうど２倍の倍速水平発振パルス２ＨＰを作る倍
速水平発振器１８がある。
そして同期信号生成回路１９では、倍速水平発振器１８
でつくられた倍速水平発振パルス２ＨＰを遅延させ、さ
らにパルス幅を変えて、第３図（ｃ）に示すような倍速
水平同期パルスたる倍速水平同期４Ｒ号２ ＨＤをつく
る。次に、のこぎり波形成回路２０ではこの倍速水平同
期パルス２ＨＤをもとに、第３図（ｄ）に示すようなの
こぎり波ＳＡＷをつくり、位相弁別回路１６ではこのの
こぎり波ＳＡＷの立上り部分子 ｐ ｃの位相変化を水
平同期信号を基準に検出して、その検出値を誤差電圧と
して出力する。そしてこの誤差電圧は積分回路１７で平
滑され、倍速水平発振器１８にフィードバックされる。
でつくられた倍速水平発振パルス２ＨＰを遅延させ、さ
らにパルス幅を変えて、第３図（ｃ）に示すような倍速
水平同期パルスたる倍速水平同期４Ｒ号２ ＨＤをつく
る。次に、のこぎり波形成回路２０ではこの倍速水平同
期パルス２ＨＤをもとに、第３図（ｄ）に示すようなの
こぎり波ＳＡＷをつくり、位相弁別回路１６ではこのの
こぎり波ＳＡＷの立上り部分子 ｐ ｃの位相変化を水
平同期信号を基準に検出して、その検出値を誤差電圧と
して出力する。そしてこの誤差電圧は積分回路１７で平
滑され、倍速水平発振器１８にフィードバックされる。
すなわち、このＡＦＣ回路５が通常のＡＦＣ回路と違う
のは、水平発振器の周波数が基準となる水平周期信号Ｈ
Ｄの２倍であり、第３図（ａ）、（ｄ）に示すように位
相弁別がのこぎり波ＳＡＷの２周期毎にしか行われない
ことであり、これにより水平同期信号のゆらぎやジッタ
の影響を受けにくい倍速水平同期パルスを生成できる。
のは、水平発振器の周波数が基準となる水平周期信号Ｈ
Ｄの２倍であり、第３図（ａ）、（ｄ）に示すように位
相弁別がのこぎり波ＳＡＷの２周期毎にしか行われない
ことであり、これにより水平同期信号のゆらぎやジッタ
の影響を受けにくい倍速水平同期パルスを生成できる。
以上のように、この発明によれば５分周カウンタおよび
倍速分周カウンタによって水平同期信号および倍速水平
同期信号を高周波の基本パルスで微分したパルスでプリ
セットして、ライトクロツりおよびリードクロックを生
成し、これによりビデオメモリに対する映像信号の書き
込みおよび読み出しを行うように構成したので、テレビ
ジョン信号中の水平同期信号が僅か不安定になっても、
安定した走査線変換が可能になり、ビデオメモリからは
走査線の粗さが目立ちにくいＣＲＴ画像信号が得られる
効果がある。また、上記倍速水平同期信号は、水平同期
信号から作った倍速水平発振パルスをさらに遅延および
パルス幅処理した後ののこぎり波となし、こののこぎり
波の上記水平同期信号に対する位相誤差を検出し、この
検出誤差に従って倍速水平発振パルスを制御することに
よって倍速水平同期信号を安定化するようにしたので、
上記リードクロックの安定化、さらにはこのリードクロ
ックによるビデオメモリの読み出しを安定化できるもの
が得られる効果がある。
倍速分周カウンタによって水平同期信号および倍速水平
同期信号を高周波の基本パルスで微分したパルスでプリ
セットして、ライトクロツりおよびリードクロックを生
成し、これによりビデオメモリに対する映像信号の書き
込みおよび読み出しを行うように構成したので、テレビ
ジョン信号中の水平同期信号が僅か不安定になっても、
安定した走査線変換が可能になり、ビデオメモリからは
走査線の粗さが目立ちにくいＣＲＴ画像信号が得られる
効果がある。また、上記倍速水平同期信号は、水平同期
信号から作った倍速水平発振パルスをさらに遅延および
パルス幅処理した後ののこぎり波となし、こののこぎり
波の上記水平同期信号に対する位相誤差を検出し、この
検出誤差に従って倍速水平発振パルスを制御することに
よって倍速水平同期信号を安定化するようにしたので、
上記リードクロックの安定化、さらにはこのリードクロ
ックによるビデオメモリの読み出しを安定化できるもの
が得られる効果がある。
第１図はこの発明の一実施例による走査線変換装置を示
すブロック図、第２図は第１図における倍速同期信号生
成回路の詳細を示すブロック図、第３図は第２図に示す
ブロック各部の信号波形を示すタイムチャート、第４図
は従来の走査線変換装置を示すブロック図である。 ３はビデオメモリ、５は倍速水平同期信号生成回路（Ａ
ＦＣ回路）、６は基本クロック発振器、７は第１の微分
回路、８は第２の微分回路、９は分周カウンタ（２Ｎ分
周カウンタ）、１０は倍速分周カウンタ（Ｎ分周カウン
タ）。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人 三菱電機株式会社 代理人 弁理士 １）澤 博 昭 （外２名）監 第２１１ １３１ｍ ＾ニミ°”リジ搾芝５ ＋ｄｌ （５ＡＷｌ Ｑ＝ＴＰＣ
すブロック図、第２図は第１図における倍速同期信号生
成回路の詳細を示すブロック図、第３図は第２図に示す
ブロック各部の信号波形を示すタイムチャート、第４図
は従来の走査線変換装置を示すブロック図である。 ３はビデオメモリ、５は倍速水平同期信号生成回路（Ａ
ＦＣ回路）、６は基本クロック発振器、７は第１の微分
回路、８は第２の微分回路、９は分周カウンタ（２Ｎ分
周カウンタ）、１０は倍速分周カウンタ（Ｎ分周カウン
タ）。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人 三菱電機株式会社 代理人 弁理士 １）澤 博 昭 （外２名）監 第２１１ １３１ｍ ＾ニミ°”リジ搾芝５ ＋ｄｌ （５ＡＷｌ Ｑ＝ＴＰＣ
Claims (1)
- テレビジョン信号中の映像信号の書き込みおよび読み出
しが行えるビデオメモリと、上記テレビジョン信号より
分離して得た水平同期信号から倍速水平同期信号を得る
倍速水平同期信号生成回路と、これらの水平同期信号お
よび倍速水平同期信号とは独立した基準の基本クロック
を発生する基本クロック発振器と、上記基本クロックに
より上記水平同期信号および倍速水平同期信号をそれぞ
れ微分する第１の微分回路および第２の微分回路と、こ
れらの第１の微分回路および第２の微分回路から得られ
た各微分パルスにてプリセットされ、上記ビデオメモリ
に上記基本クロックに同期したライトクロックおよびリ
ードクロックをそれぞれ出力する分周カウンタおよび倍
速分周カウンタとを備えた走査線変換装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63168980A JPH0220183A (ja) | 1988-07-08 | 1988-07-08 | 走査線変換装置 |
| US07/353,526 US4922118A (en) | 1988-07-08 | 1989-05-18 | Apparatus for increasing number of scanning lines |
| GB8911734A GB2220539B (en) | 1988-07-08 | 1989-05-22 | Scanning line converter |
| DE3921732A DE3921732A1 (de) | 1988-07-08 | 1989-07-01 | Bildzeilenwandler |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63168980A JPH0220183A (ja) | 1988-07-08 | 1988-07-08 | 走査線変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0220183A true JPH0220183A (ja) | 1990-01-23 |
Family
ID=15878123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63168980A Pending JPH0220183A (ja) | 1988-07-08 | 1988-07-08 | 走査線変換装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4922118A (ja) |
| JP (1) | JPH0220183A (ja) |
| DE (1) | DE3921732A1 (ja) |
| GB (1) | GB2220539B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006235129A (ja) * | 2005-02-23 | 2006-09-07 | Matsushita Electric Ind Co Ltd | 映像信号処理装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5257103A (en) * | 1992-02-05 | 1993-10-26 | Nview Corporation | Method and apparatus for deinterlacing video inputs |
| US5812210A (en) | 1994-02-01 | 1998-09-22 | Hitachi, Ltd. | Display apparatus |
| JP3556267B2 (ja) * | 1994-04-27 | 2004-08-18 | 株式会社東芝 | 時間軸変換方式 |
| JP3123358B2 (ja) * | 1994-09-02 | 2001-01-09 | 株式会社日立製作所 | ディスプレイ装置 |
| JP3823420B2 (ja) * | 1996-02-22 | 2006-09-20 | セイコーエプソン株式会社 | ドットクロック信号を調整するための方法及び装置 |
| GB2349288B (en) | 1999-04-16 | 2003-10-22 | Quantel Ltd | A video editing system |
| CN1275455C (zh) * | 2003-01-27 | 2006-09-13 | 松下电器产业株式会社 | 图像信号处理装置和图像信号处理方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3172951A (en) * | 1965-03-09 | Television receiver synchronizing apparatus | ||
| US4658293A (en) * | 1984-08-08 | 1987-04-14 | Sanyo Electric Co., Ltd. | Scanning conversion method and scan converter unit employing the conversion method |
| US4577225A (en) * | 1984-08-31 | 1986-03-18 | Rca Corporation | Progressive scan video processor having common memories for video interpolation and speed-up |
| JPS61139174A (ja) * | 1984-12-11 | 1986-06-26 | Sony Corp | 倍速変換装置 |
| US4680632A (en) * | 1985-07-31 | 1987-07-14 | Rca Corporation | Television display system with flicker reduction processor having burst locked clock and skew correction |
| JP2526558B2 (ja) * | 1986-10-21 | 1996-08-21 | ソニー株式会社 | ビデオ信号のスキャンコンバ−タ装置 |
| US4802009A (en) * | 1987-07-13 | 1989-01-31 | Rca Licensing Corporation | Digitally controlled phase locked loop system |
-
1988
- 1988-07-08 JP JP63168980A patent/JPH0220183A/ja active Pending
-
1989
- 1989-05-18 US US07/353,526 patent/US4922118A/en not_active Expired - Fee Related
- 1989-05-22 GB GB8911734A patent/GB2220539B/en not_active Expired - Fee Related
- 1989-07-01 DE DE3921732A patent/DE3921732A1/de active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006235129A (ja) * | 2005-02-23 | 2006-09-07 | Matsushita Electric Ind Co Ltd | 映像信号処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4922118A (en) | 1990-05-01 |
| DE3921732A1 (de) | 1990-01-11 |
| GB8911734D0 (en) | 1989-07-05 |
| DE3921732C2 (ja) | 1991-04-25 |
| GB2220539B (en) | 1992-07-08 |
| GB2220539A (en) | 1990-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100315246B1 (ko) | 디지털 표시 장치용 위상 동기 루프 회로 | |
| JPH0220183A (ja) | 走査線変換装置 | |
| JP2523601B2 (ja) | ビデオフオ−マツト信号処理方式 | |
| JP3555372B2 (ja) | 同期処理回路 | |
| JP2748746B2 (ja) | 位相同期発振器 | |
| JP3353372B2 (ja) | 液晶表示装置 | |
| JP2713063B2 (ja) | デジタル画像生成装置 | |
| JPH1056581A (ja) | 表示装置用のｐｌｌ回路 | |
| JPH09130237A (ja) | Ｐｌｌ回路及び転送データ信号処理装置 | |
| KR100207633B1 (ko) | 위상동기루프회로 | |
| JP3398393B2 (ja) | Ｐｌｌ回路および信号処理装置 | |
| JPS6174464A (ja) | 垂直同期信号作成回路 | |
| JP2508863B2 (ja) | ペデスタルクランプ回路 | |
| JPH05207413A (ja) | 映像信号の処理装置 | |
| KR950001186Y1 (ko) | 시간축 보정 안정화회로 | |
| JPH09186976A (ja) | 周波数変換回路 | |
| JPH09107285A (ja) | 位相情報検出回路 | |
| JPH08172608A (ja) | 映像信号処理装置 | |
| JPH0250596A (ja) | 映像スキャンコンバータ | |
| JPH1188156A (ja) | クロック生成用ｐｌｌ回路 | |
| KR20030082279A (ko) | 가변 클럭을 이용한 다중 출력 시스템 | |
| JPS6284679A (ja) | ビデオ・プリンタ用同期信号発生装置 | |
| JPH04306990A (ja) | ビデオ信号のサンプリングクロック発生回路 | |
| JPH03198592A (ja) | 時間軸補正回路 | |
| JPH02228889A (ja) | 画像処理回路 |