JPH05207413A - 映像信号の処理装置 - Google Patents

Abstract

(57)【要約】 【目的】映像信号を異なる形態の映像信号に変換する信
号変換処理装置などで、不安定な時間軸の信号であって
も安定に動作する映像信号の処理装置を提供する。 【構成】読出クロックＲＣＫの生成に用いるＰＬＬの基
準信号として、入力映像信号の水平同期信号を直接分周
した信号を用いる。電圧制御発振器（８）に与える制御
電圧の振幅変動を変化率制限回路（９）で平滑化させて
供給する。周波数安定度が極めて高く、周波数可変範囲
の狭い電圧制御発振器を用いる。また、本信号変換処理
装置からの読出基準信号を用いて記録伝送のための信号
処理を行う。 【効果】入力映像信号にジッタやスキューなどの時間軸
変動が存在する場合にも、これらの時間軸変動の影響を
除去し、安定な読出クロックＲＣＫが生成でき、これに
より安定に信号を処理できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、映像信号を異なる形態
の映像信号に変換する信号変換処理装置、あるいは記録
媒体へ記録伝送する際の映像信号の記録伝送装置など
の、時間軸の変換処理を伴う映像信号の処理装置に関す
る。

【０００２】

【従来の技術】従来より使用されている映像信号にはＮ
ＴＳＣ、ＰＡＬ，ＳＥＣＡＭなどのテレビジョン方式に
代表されるように，フィールド周波数および走査線数が
異なる様々な形態がある。近年では、ハイビジョンなど
の高精細テレビジョンの実用化および、コンピュータグ
ラフィックスの導入などにより、映像信号の信号形態は
さらに多様化している。

【０００３】このため、これらの映像信号を他の映像信
号形態に変換して記録伝送あるいは表示するためには信
号変換処理装置が用いられる。この信号変換処理装置で
は、入力された映像信号に同期した書込クロックＷＣＫ
を生成し、ディジタル信号に変換した入力映像信号をフ
ィールドあるいはフレーム単位でメモリに書き込む。こ
の後、変換しようとする信号形態に応じた読出クロック
ＲＣＫにより、メモリよりデータを読み出しアナログ信
号に変換することにより、フィールドあるいはフレーム
単位で映像信号の方式変換を実現している。

【０００４】

【発明が解決しようとする課題】このような信号変換処
理装置においては、もとの映像信号と、変換しようとす
る映像信号のフィールド周波数が異なっていると、メモ
リのオーバーフロー、あるいは、映像のフィールド，フ
レームの欠落、重複が生じてしまうため、入力映像信号
のフィールド周波数と等しいフィールド周波数の信号に
変換することが望ましい。すなわち入力映像信号のフィ
ールド周波数に同期した、読出クロックＷＣＫを安定に
生成し、この読出クロックから変換しようとする映像信
号の水平，垂直の同期信号を生成する必要がある。

【０００５】このような読出クロックは、入力された映
像信号より生成した周波数ｆｗの書込クロックＷＣＫを
Ｎ（Ｎは自然数）分周し、この信号を基準信号としてＰ
ＬＬ（フェイズ・ロック・ループ）によりＭ（Ｎ≠Ｍの
自然数）逓倍することにより、ｆｒ＝ｆｗ×Ｍ／Ｎの周
波数を有する読出クロックＲＣＫを得ることができる。

【０００６】しかしこのような従来の方式では、入力映
像信号の時間軸を信号処理のすべての基準として用いる
ため、入力信号にわずかでも時間軸の変動があると、安
定したクロックが生成できず、動作が不安定になるとい
う問題があった。

【０００７】

【課題を解決するための手段】このような問題を解決す
るため本発明の信号処理回路では、読出クロックＲＣＫ
の生成に用いるＰＬＬの基準信号として、入力映像信号
より分離した水平同期信号ＨＳを直接分周した信号を用
いるようにしたものである。また、読出クロックＲＣＫ
を生成する電圧制御発振器に与える制御電圧に含まれ
る、小振幅の振幅変動を平滑化し低減させるようにした
ものである。さらに、読出クロックＲＣＫの生成に、周
波数安定度が極めて高く、周波数可変範囲の狭い（１０
０〜３００ｐｐｍ以内）電圧制御発振器を用いるように
したものである。さらに、入力映像信号より分離したフ
ィールドあるいはフレーム同期信号ＦＳを，読出クロッ
クＲＣＫより生成した読出水平基準信号信号ＨＰで同期
化し、この同期化した読出フィールド・フレーム基準信
号ＦＰを基準に有効ラインを読み出すようにしたもので
ある。また、本発明の信号変換処理により映像信号の形
態を変換して記録伝送を行う際には、本信号変換処理装
置からの上記読出水平基準信号ＨＰ及び読出フィールド
・フレーム基準信号ＦＰを用いて記録伝送のための信号
処理を行うようにしたものである。

【０００８】

【作用】読出クロックＲＣＫの生成に用いるＰＬＬの基
準信号として、入力映像信号より分離した水平同期信号
ＨＳを直接分周した信号を用いることにより、書込クロ
ックＷＣＫの生成過程を介さずにＰＬＬの基準信号を得
ることができる。また入力映像信号より分離した水平同
期信号ＨＳをＮ（Ｎは自然数）分周することにより、Ｎ
回の水平走査期間を加算した期間の周期を有する基準信
号を得ることができる。さらに、基準信号に含まれる比
較的小さな時間軸のゆらぎが存在する場合にも、この時
間軸のゆらぎによって周波数位相比較器で生ずる小振幅
の振幅変動を平滑化して、読出クロックＲＣＫを生成す
る電圧制御発振器の制御電圧として与えることができ
る。

【０００９】さらに、読出クロックＲＣＫの生成に、周
波数安定度が極めて高く、周波数可変範囲の狭い（１０
０〜３００ｐｐｍ以内）電圧制御発振器を用いることに
より、所定の周波数範囲では安定したクロックを生成す
ることができ、また仮に基準信号が所定の周波数範囲内
とならず、位相ロック状態から逸脱した場合にも極端に
異なる発振周波数へ変化することはない。

【００１０】さらに、上記安定した読出クロックＲＣＫ
より生成される読出水平基準信号ＨＰと、上記ＨＰで同
期化した読出フィールド・フレーム基準信号ＦＰを基準
に有効ラインを読み出すことにより、出力信号及び読出
水平基準信号ＨＰの水平走査周期の変動を極めて少な
く、また読出フィールド・フレーム基準信号ＦＰは有効
ラインの先頭ないしブランキング期間に上記ＨＰに同期
して出力される。

【００１１】さらに、本発明の信号変換処理により映像
信号の形態を変換して記録伝送を行う際に、本信号変換
処理装置からの上記読出水平基準信号ＨＰ及び読出フィ
ールド・フレーム基準信号ＦＰを用いて記録伝送のため
の信号処理を行うことにより、同期分離処理を介するこ
となく、直接同期信号を得ることができる。また本信号
変換処理装置への入力信号のフィールド周波数が安定で
ない場合にも安定した同期信号を供給できる。また、本
信号変換処理装置への入力信号のフィールド周波数が所
定の周波数範囲から逸脱し、変換後のライン数が所定の
値から増減した場合にも、有効ラインの先頭ないしブラ
ンキング期間に出力される読出フィールド・フレーム基
準信号ＦＰにより、有効ライン位置を正確に検出し処理
することができる。

【００１２】

【実施例】以下に、本発明の実施例を図を用いて説明す
る。

【００１３】図１は本発明を、入力映像信号を異なる形
態の映像信号に変換する信号変換処理装置に用いた場合
の一実施例を示すブロック図である。図１において、１
は映像信号ＶＩの入力端子、２は入力信号ＶＩから水平
同期信号ＨＳを分離する同期分離回路、３は分離した同
期信号ＨＳに位相同期した書込クロックＷＣＫを生成す
るクロック生成回路、４は端子１からの入力映像信号Ｖ
Ｉを書込クロックＷＣＫでサンプリングしディジタルデ
ータに変換するＡ／Ｄ変換回路、５は入力信号から分離
した水平同期信号ＨＳをＮ（Ｎは自然数）分周して位相
比較基準信号Ｒを出力する分周回路、６は分周回路５か
らの位相比較基準信号Ｒと分周回路７からの位相比較信
号Ｖの２つの信号の周波数及び位相を比較して位相誤差
信号を出力する周波数位相比較回路、７は電圧制御発振
器８で生成される読出クロックＲＣＫをＭ（Ｍは自然
数）分周して位相比較信号Ｖとして周波数位相比較回路
６へ与える分周回路、８は周波数安定度が高く可変周波
数範囲の狭い水晶発振などによる電圧制御発振器、９は
周波数位相比較回路６からの位相誤差信号の比較的小レ
ベルの振幅変動を平滑化して電圧制御発振器８に与える
変化率制限回路、１０は書込クロックＷＣＫ及び読出ク
ロックＲＣＫなどから信号処理回路１１に必要な制御信
号群を生成する制御回路、１１はＡ／Ｄ変換回路により
ディジタルデータに変換された信号を内部のメモリを用
いて異なる形態の映像信号に変換処理する信号処理回
路、１１ａは信号処理回路１１内部に設けられたメモリ
回路、１２は信号処理回路１１で処理されたディジタル
データをアナログ信号に変換しＶＯとして出力するＤ／
Ａ変換回路、１３は出力信号ＶＯの出力端子である。

【００１４】本実施例は入力映像信号を異なる形態の映
像信号に変換する信号変換処理装置に、本発明を適用し
たものであり、ここではフィールド周波数59.94Hz，１
フレーム525ライン，2:1インターレース，水平同期周波
数ｆh=15.734KHzの（ＮＴＳＣ信号）入力映像信号ＶＩ
を、フィールド周波数59.94Hz，１フレーム1125ライ
ン，2:1インターレース，水平同期周波数ｆH=33.716KHz
の信号に変換する場合を一例として、本実施例の動作に
ついて説明する。

【００１５】端子１より入力された映像信号ＶＩはＡ／
Ｄ変換回路４及び同期分離回路２に入力される。同期分
離回路２では映像信号に含まれる時間軸の基準となる同
期信号を分離し、水平同期信号ＨＳをクロック生成回路
３及び分周回路５に入力する。クロック生成回路３では
水平同期信号ＨＳをもとにＨＳに位相同期した周波数ｆ
wの書込クロックＷＣＫを生成する。

【００１６】入力映像信号ＶＩを例えば色副搬送波周波
数(ｆsc=3.579545MHz=ｆh×455/2）の４倍すなわちｆw=
14.31818MHz（=ｆh×910）でサンプリングする場合に
は、ＷＣＫを９１０分周した周波数(ｆw/910)が、ＨＳ
の周波数ｆh(15.734KHz)と等しくなるように電圧制御発
振器を制御しＷＣＫを生成するようなＰＬＬによるクロ
ック生成回路を構成すればよい。

【００１７】このクロック生成回路３で生成された書込
クロックＷＣＫはＡ／Ｄ変換回路４及び制御回路１０に
入力される。Ａ／Ｄ変換回路４では書込クロックＷＣＫ
によって端子１より入力された映像信号ＶＩをサンプリ
ングし、ディジタル信号に変換し信号処理回路１１に入
力する。

【００１８】制御回路１０で生成される制御信号群によ
り、信号処理回路１１ではＡ／Ｄ変換回路４より入力さ
れるディジタルデータをフィールド毎に同一のアドレス
となるように、メモリ１１ａに順次書き込む。

【００１９】一方、読出クロックＲＣＫを生成する電圧
制御発振器８は中心周波数40.45954MHzで制御電圧によ
り±200ppm程度発振周波数が変化する水晶振動子などに
よる安定した発振回路である。この電圧制御発振器８で
生成された周波数ｆrの読出クロックＲＣＫは、分周回
路７に入力されており、分周回路７では読出クロックＲ
ＣＫが18000分周（Ｍ＝18000）され、ｆr/18000=2.2477
KHzの周波数の信号が位相比較信号Ｖとして周波数位相
比較回路６に入力される。

【００２０】また、分周回路５に入力された水平同期信
号ＨＳは、分周回路５で７分周され（Ｎ＝７）、ｆh/7=
2.2477KHzの周波数の位相比較基準信号Ｒとして周波数
位相比較回路６に入力されている。

【００２１】周波数位相比較回路６では分周回路７から
の周波数ｆr/18000の位相比較信号Ｖと、分周回路５か
らの周波数ｆh/7（=2.247KHz）の位相比較基準信号Ｒと
の、周波数及び位相の比較が行われ、位相差に応じた電
位を有する位相誤差信号が出力される。この周波数位相
比較回路６より出力される位相誤差信号は、変化率制限
回路９に入力され、比較的小レベルの振幅変動が平滑化
された後、電圧制御発振器８に与えられ、読出クロック
ＲＣＫ発振周波数ｆrが制御される。

【００２２】すなわち、ＲＣＫの発振周波数ｆrが高い
場合には周波数位相比較回路６に入力される分周回路７
で分周された周波数ｆr/18000の位相比較信号Ｖは、分
周回路５からの位相比較基準信号Ｒの基準周波数（=2.2
47KHz）より高い周波数となる。これにより、周波数位
相比較回路６より出力される位相誤差信号の電位は低下
し、変化率制限回路９を介して電圧制御発振器８の発振
周波数を低下させるように動作する。また、逆にＲＣＫ
の発振周波数ｆrが低い場合には周波数位相比較回路６
に入力される位相比較信号Ｖの周波数ｆr/18000は、分
周回路５からの位相比較基準信号Ｒの基準周波数（=2.2
47KHz）より低くなる。これにより、周波数位相比較回
路６より出力される位相誤差信号の電位は上昇し、変化
率制限回路９を介して電圧制御発振器８の発振周波数を
上昇させるように動作する。以上のようなＰＬＬ（フェ
イズ・ロック・ループ）によるフィードバック動作によ
り、常に周波数位相比較回路６に入力される位相比較信
号Ｖは、位相比較基準信号Ｒの基準周波数に等しい周波
数で、所定の位相関係を保持するように電圧制御発振器
８の制御が行われる。以上のようにして、電圧制御発振
器８によって生成される読出クロックＲＣＫは入力映像
信号ＶＩの水平同期信号に位相ロックした信号となる。

【００２３】このようにして生成された読出クロックＲ
ＣＫは、Ｄ／Ａ変換回路１２及び制御回路１０に入力さ
れる。制御回路１０で生成される制御信号群によって、
信号処理回路１１ではメモリ１１ａよりライン先頭に相
当するアドレスよりデータを読み出し、入力ＮＴＳＣ信
号１ラインに相当する９１０サンプルを読み出した後、
２９０サンプルの黒レベルデータをライン毎につけ加
え、ライン当たり１２００サンプルの映像信号として出
力する。これらの処理により出力映像信号の水平同期周
波数はｆH=40.45954MHz／1200=33.716KHzに変換され
る。

【００２４】また、入力ＮＴＳＣ信号１ラインに相当す
るデータを２回ずつ読み出し有効ライン数を倍に変換す
ると同時に、さらに不足するラインを黒レベルデータと
することでフィールド当たりのライン数を５６２ないし
５６３とすることで、フィールド周波数59.94Hz，１フ
レーム1125ライン，2:1インターレースの映像信号デー
タとして、Ｄ／Ａ変換回路１２に出力することができ
る。Ｄ／Ａ変換回路１２では、これらのデータをアナロ
グ信号に変換し、端子１３より出力映像信号ＶＯとして
出力する。

【００２５】以上のような動作により入力端子１より入
力されるフィールド周波数59.94Hz，１フレーム525ライ
ン，2:1インターレース，水平同期周波数ｆh=15.734KHz
のＮＴＳＣ信号を、フィールド周波数59.94Hz，１フレ
ーム1125ライン，2:1インターレース，水平同期周波数
ｆH=33.716KHzの信号に変換して、端子１３より出力す
ることができる。

【００２６】以上示したような、ＮＴＳＣ信号を他の映
像信号形態、例えばフィールド周波数59.94Hz，１フレ
ーム1125ライン，2:1インターレース，水平同期周波数
ｆH=33.716KHzの信号に変換する信号変換処理装置で
は、入力信号として放送波を受信して得られるような、
時間軸変動がほとんどなく、色副搬送波位相も正確に所
定の位相関係となるような、いわゆる標準ＮＴＳＣ信号
のみが被変換信号として入力されるばかりでなく、ビデ
オ・テープ・レコーダ（ＶＴＲ）、ビデオ・ディスク・
プレーヤ（ＶＤＰ）などから入力される映像信号にジッ
タやスキューなどの時間軸変動が存在するような非標準
ＮＴＳＣ信号が入力される場合がある。さらに、これら
のＶＴＲ，ＶＤＰにおいて、キュー、レビュー、スロ
ー、スチル等の通常再生速度と異なる変速再生時の再生
映像信号は、ジッタやスキューなどの時間軸変動がある
ばかりでなく、フィールド周波数及びフレーム当りのラ
イン数までもが変化する場合がある。

【００２７】本発明による信号変換処理装置では、読出
クロックＲＣＫの生成に用いるＰＬＬの周波数位相比較
回路６に入力する位相比較基準信号Ｒとして、入力映像
信号より同期分離回路２で分離した水平同期信号ＨＳを
分周回路５によって直接分周した信号を用いる構成とな
っている。このような構成にすることで、書込クロック
ＷＣＫの生成過程を介さずに位相基準となる位相比較基
準信号Ｒを得ることができるため、特に入力映像信号Ｖ
Ｉにジッタやスキューなどの時間軸変動が存在する場合
に書込クロックＷＣＫの生成過程で生ずる、過渡応答時
の制御遅れあるいはオーバーシュート、リンギング等の
影響を受けずに、安定な位相比較基準信号を得ることが
できる。すなわちこれによって、より安定な読出クロッ
クＲＣＫの生成を可能とする効果がある。

【００２８】またこの周波数位相比較回路６に入力する
位相比較基準信号Ｒは、入力映像信号より分離した水平
同期信号ＨＳを分周回路５によってＮ分周（上記実施例
ではＮ＝７）して生成する構成となっている。これによ
り位相比較基準信号Ｒは、入力映像信号のＮ回の水平走
査期間を加算した期間の周期を有する信号となり、入力
映像信号に含まれる、比較的速い周期の時間軸ジッタ等
を平均化した周期を有する信号となる。すなわち、入力
映像信号の比較的速い周期の時間軸ジッタなどの影響が
低減した位相比較基準信号Ｒを得ることができ、さらに
この位相比較基準信号Ｒをもとに生成される読出クロッ
クＲＣＫを、より安定化できる効果がある。

【００２９】また、入力映像信号ＶＩにジッタやスキュ
ーなどの時間軸変動が存在する場合には、この入力映像
信号より分離生成される位相比較基準信号Ｒにも時間軸
変動が残留してしまい、この不安定な位相比較基準信号
によって、周波数位相比較回路６からは、本来の位相誤
差信号に、ジッタやスキューなどによる小振幅で変化の
速い位相誤差信号が重畳して出力され、本来制御電圧が
一定であれば周波数安定度の高い電圧制御発振器の発振
周波数を擾乱してしまうという問題がある。本発明によ
る信号変換処理装置では、周波数位相比較回路６より出
力される位相誤差信号を変化率制限回路９に入力し、ジ
ッタやスキューなどによる比較的小レベルの位相誤差信
号の変動を平滑化した後、読出クロックＲＣＫの発振周
波数の制御信号として電圧制御発振器８に与える構成と
なっている。このような構成にすることにより、映像信
号にジッタやスキューなどの時間軸変動が存在する場合
にも、これらの時間軸変動の影響を除去し、安定な読出
クロックＲＣＫが生成できるという効果がある。

【００３０】さらに、本発明においては読出クロックＲ
ＣＫの生成に、周波数安定度が極めて高く、周波数可変
範囲の狭い（１００〜３００ｐｐｍ以内）水晶発振子等
による電圧制御発振器を用いる構成となっている。これ
により、所定の周波数範囲では安定したクロックを生成
することができ、また仮に入力映像信号から分離生成し
た位相比較基準信号Ｒが所定の周波数範囲内とならず、
位相ロック状態から逸脱した場合にも極端に異なる発振
周波数へ変化することを防ぐ効果がある。

【００３１】また以上示した本発明の映像信号の変換装
置では、変換された映像信号を生成する時間軸の基準と
なる読出クロックＲＣＫを、入力映像信号に含まれる時
間軸変動の影響を受けずに極めて安定に生成されるた
め、時間軸の安定した映像信号へ変換処理できるという
効果がある。

【００３２】なお、本発明による信号変換処理装置にお
いて、入力映像信号ＶＩにジッタやスキューなどの時間
軸変動が存在する場合には、クロック生成回路３内部に
設けられた、書込クロックＷＣＫ生成のための発振器と
して周波数可変範囲の広い電圧制御発振器を用い、入力
映像信号ＶＩの時間軸変動にライン毎に高速に追従し、
残留位相偏差が少なくなるようなループゲインの高いＰ
ＬＬ回路によって構成すればよい。このような構成とす
ることで入力映像信号の時間軸のゆらぎに対応した書込
クロックＷＣＫによって入力映像データをメモリ１１ａ
に書き込むことができ、この後安定な読出クロックＲＣ
Ｋによりメモリ１１ａより映像データを読み出すことに
より、入力映像信号の形態を他の異なる信号形態へ変換
すると同時に、入力映像信号の時間軸変動を補正する効
果がある。

【００３３】また、本実施例は入力映像信号を異なる形
態の映像信号に変換する信号変換処理装置に用いた場合
の実施例であったが、入力映像信号の形態と等しい形態
で時間軸変動を補正する、時間軸補正装置へ適用するこ
ともできる。この場合には信号処理回路１１での、ライ
ン当りのサンプル数の追加及び削減、フィールド・フレ
ーム当りのライン数の追加及び削減等による信号変換処
理は行なわれず、入力された映像信号データは時間軸の
補正処理のみを行なうように構成すればよい。すなわち
Ａ／Ｄ変換回路４からのディジタルデータを映像信号の
時間軸変動に追従した書込クロックＷＣＫによりメモリ
１１ａに書き込み、信号処理回路１１からは、安定な読
出クロックＲＣＫによりメモリ１１ａよりディジタルデ
ータ読み出し、Ｄ／Ａ変換回路１２によりアナログ信号
に変換して端子１３より出力するように構成すればよ
い。この際には、分周回路５での分周比Ｎを１とし、分
周回路７の分周比Ｍを１ライン当りのサンプル数（上記
実施例ではＭ＝９１０）として構成し、読出クロックＲ
ＣＫを生成する電圧制御発振器８の中心周波数を書込ク
ロックＷＣＫと等しい周波数（上記実施例ではｆr=14.3
1818MHz）として構成すればよい。あるいは分周回路５
での分周により、水平同期信号ＨＳに含まれる時間軸ジ
ッタ等の平均化効果を得るために、分周回路５での分周
比Ｎを２以上の値とし、分周回路７の分周比Ｍを１ライ
ン当りのサンプル数のＮ倍（上記実施例ではＭ＝９１０
×Ｎ）として構成するようにしてもよい。

【００３４】以上示した実施例は、フィールド周波数5
9.94Hz，１フレーム525ライン，2:1インターレース，水
平同期周波数ｆh=15.734KHzのＮＴＳＣ信号を、フィー
ルド周波数59.94Hz，１フレーム1125ライン，2:1インタ
ーレース，水平同期周波数ｆH=33.716KHzの信号に変換
する場合に本発明を適用した場合について示したもので
あるが、この実施例に限ることなく、例えば、フィール
ド周波数60Hz，１フレーム1125ライン，2:1インターレ
ース，水平同期周波数ｆH=33.75KHzのハイビジョン信号
を、フィールド周波数60Hz，１フレーム525ライン，2:1
インターレース，水平同期周波数ｆh=15.75KHzの信号に
変換する信号変換処理装置など、入力映像信号をフィー
ルド周波数のみが等しく、サンプル数、ライン数の異な
る他の映像信号の形態に変換する信号変換処理装置に本
発明を適用することができる。

【００３５】例えば、フレーム当りｎラインの映像信号
を入力し、フレーム当りｍラインで、ライン当りのサン
プル数がＬの映像信号に変換する信号変換処理装置に本
発明を適用する場合には、分周回路５での分周比Ｎおよ
び分周回路７での分周比ＭをＮ：Ｍ＝ｎ：ｍ×Ｌの関係
が成立するようなＮ，Ｍを用いて分周回路５および分周
回路７を構成すればよい。例えば、１フレーム525ライ
ンの入力映像信号を１フレーム1125ラインでライン当り
のサンプル数が1200サンプルの映像信号に変換する場合
には、Ｎ：Ｍ=525：1125×1200=7:18000となり、本実施
例で示したようにＮ＝７，Ｍ＝18000として、分周回路
５および分周回路７を構成すればよい。また、１フレー
ム1125ラインの入力映像信号を１フレーム525ラインで
ライン当りのサンプル数が910サンプルの映像信号に変
換する場合には、Ｎ：Ｍ=1125：525×910=3:1274とな
り、この場合にはＮ＝３，Ｍ＝1274として、分周回路５
および分周回路７を構成すればよい。また、１フレーム
525ラインの入力映像信号を１フレーム1125ラインでラ
イン当りのサンプル数が1197サンプルの映像信号に変換
する場合には、Ｎ：Ｍ=525：1125×1197=1:2565となる
ため、Ｎ＝1，Ｍ＝2565として構成すればよい。すなわ
ち、分周回路７は分周比Ｍ＝2565となるように構成し、
分周回路５は用いずに同期分離回路２からの水平同期信
号ＨＳを直接位相比較基準信号Ｒとして周波数位相比較
回路６に入力するように構成すればよい。

【００３６】次に、図１の実施例で示した変化率制限回
路９の具体的な構成について図２の構成図を用いて説明
する。図２において、９は図１に示す変化率制限回路、
９ａは図１に示す周波数位相比較回路６からの位相誤差
信号の入力端子、９ｂは抵抗値Ｒ₁を有する抵抗器、９
ｃ及び９ｄはオン電圧Ｖ_Fを有するダイオード、９ｅは
抵抗値Ｒ₂（Ｒ₂＞Ｒ₁）を有する抵抗器、９ｆは容量値
Ｃを有するコンデンサ、９ｇは変化率制限回路９から図
１に示す電圧制御発振器８への制御電圧の出力端子であ
る。

【００３７】端子９ａから入力された位相誤差信号は、
抵抗器９ｂに入力される。抵抗器９ｂからの信号は並列
に接続された、ダイオード９ｃのアノード、ダイオード
９ｄのカソード及び抵抗器９ｅに入力される。この並列
に接続された、ダイオード９ｃのカソード、ダイオード
９ｄのアノード及び抵抗器９ｅからの出力は、他方の端
子が接地されたコンデンサ９ｆ、及び出力端子９ｇに接
続されており、この端子９ｇからの信号が電圧制御発振
器の制御電圧として出力するように構成されている。

【００３８】次に、図２に示した変化率制限回路９の動
作について、図３に示す動作波形図を用いて説明する。
図３（ａ）は、図２に示す端子９ａに入力される位相誤
差信号の電位を縦軸に、時間を横軸に示した入力波形図
である。時刻ｔ₁までは、位相誤差信号の電位はゼロで
あり、時刻ｔ₁以降平均電位Ｖ_aで比較的小振幅の変動を
有する信号となっている。図３（ｂ）は、図３（ａ）に
示すような信号が端子９ａから入力された際の、端子９
ｇから出力される電圧制御発振器の制御電圧を縦軸に、
時間を横軸に示した出力波形図である。時刻ｔ₁で入力
電位としてＶ_aが入力されると、図２に示すダイオード
９ｃはオンし、抵抗器９ｂ，ダイオード９ｃを通して電
流が流れ、コンデンサ９ｆの電位すなわち端子９ｇから
の出力電位をＣ・Ｒ₁の時定数で上昇させる。コンデンサ
９ｆの電位が入力平均電位Ｖ_a付近にまで達すると、ダ
イオード９ｃ及び９ｄの両端の電位が低下し、ダイオー
ドの９ｃ及び９ｄはオフする。このダイオードの９ｃ及
び９ｄはオフすることにより、入力信号は抵抗器９ｂ、
抵抗器９ｅを介してコンデンサ９ｆと接続され、Ｃ・
（Ｒ₁＋Ｒ₂）の時定数により入力信号に含まれる小振幅
のレベル変動が平滑化され、出力端子９ｇへ出力され
る。

【００３９】すなわち、端子９ａに入力される位相誤差
信号の電位と端子９ｇから出力される電圧制御発振器の
制御電圧との電位差Ｖ_dが、ダイオード９ｃ及び９ｄの
オン電圧Ｖ_Fと抵抗器９ｂ及び９ｅの抵抗値Ｒ₁，Ｒ₂で
定まる電圧Ｖ_t＝Ｖ_F・（Ｒ₁＋Ｒ₂）／Ｒ₂より大きい場
合（|Ｖ_d|＞Ｖ_t）にはダイオード９ｃあるいはダイオー
ド９ｄのいずれかがオンする。逆に、端子９ａからの位
相誤差信号と電圧制御発振器の制御電圧との電位差Ｖ_d
が、より小さい場合（|Ｖ_d|＜Ｖ_t）にはダイオード９ｃ
および９ｄの両者はオフする。

【００４０】以上のような動作により、端子９ａより入
力される位相誤差信号の大きな振幅変動は、時定数Ｃ・
Ｒ₁により比較的高速に制御電圧として出力され、位相
誤差信号の平均電位Ｖ_aに重畳する±Ｖ_t内の小振幅のレ
ベル変動は比較的大きな時定数Ｃ・（Ｒ₁＋Ｒ₂）により
平滑化され、電圧制御発振器の制御電圧として出力され
る。

【００４１】このような変化率制限回路を用いて電圧制
御発振器の制御電圧を安定化させることにより、入力映
像信号より分離生成される位相比較基準信号Ｒに入力映
像信号のジッタやスキューなどの時間軸変動が残留した
場合にも、不安定な位相比較基準信号によって発生す
る、小振幅で変化の速い位相誤差信号のレベル変動を除
去できるため、本来制御電圧が一定であれば周波数安定
度の高い電圧制御発振器の発振周波数を擾乱することな
く安定な読出クロックＲＣＫが生成できるという効果が
ある。

【００４２】次に本発明を、入力映像信号を異なる形態
の映像信号に変換する信号変換処理装置に用いた場合の
他の実施例について、図４に示すブロック図を用いて説
明する。

【００４３】図４において、１は映像信号ＶＩの入力端
子、２は入力信号ＶＩから水平同期信号ＨＳとフィール
ド同期信号ＦＳとを分離する同期分離回路、３は分離し
た同期信号ＨＳに位相同期した書込クロックＷＣＫを生
成するクロック生成回路、４は端子１からの入力映像信
号ＶＩを書込クロックＷＣＫでサンプリングしディジタ
ルデータに変換するＡ／Ｄ変換回路、５は入力信号から
分離した水平同期信号ＨＳをＮ（Ｎは自然数）分周して
位相比較基準信号Ｒを出力する分周回路、６は分周回路
５からの位相比較基準信号Ｒと分周回路１４からの位相
比較信号Ｖの２つの信号の周波数及び位相を比較して位
相誤差信号を出力する周波数位相比較回路、８は周波数
安定度が高く可変周波数範囲の狭い水晶発振などによる
電圧制御発振器、１５は電圧制御発振器８で生成される
読出クロックＲＣＫをＬ（Ｌは自然数）分周して読出水
平基準信号ＨＰとして出力する分周回路、１４は分周回
路１５からの読出水平基準信号ＨＰをＭ'（Ｍ'は自然
数）分周して位相比較信号Ｖを出力する分周回路、９は
周波数位相比較回路６からの位相誤差信号の比較的小レ
ベルの振幅変動を平滑化して電圧制御発振器８に与える
変化率制限回路、１６は同期分離回路２で分離されたフ
ィールド同期信号ＦＳを分周回路１５からの読出水平基
準信号ＨＰで同期化して読出フィールド基準信号ＦＰを
出力する同期化回路、１７は書込クロックＷＣＫ及び読
出クロックＲＣＫなどから信号処理回路１１に必要な制
御信号群を生成する制御回路、１１はＡ／Ｄ変換回路に
よりディジタルデータに変換された信号を内部のメモリ
を用いて異なる形態の映像信号に変換処理する信号処理
回路、１１ａは信号処理回路１１内部に設けられたメモ
リ回路、１２は信号処理回路１１で処理されたディジタ
ルデータをアナログ信号に変換しＶＯとして出力するＤ
／Ａ変換回路、１３は出力信号ＶＯの出力端子、１８は
同期化回路１６で同期化された読出フィールド基準信号
ＦＰの出力端子、１９は読出水平基準信号ＨＰの出力端
子、２０は本発明による信号変換処理装置である。

【００４４】図４に示す実施例は入力映像信号を異なる
形態の映像信号に変換する信号変換処理装置に、本発明
を適用したものであり、図１に示した実施例と同様にこ
こではフィールド周波数59.94Hz，１フレーム525ライ
ン，2:1インターレース，水平同期周波数ｆh=15.734KHz
の（ＮＴＳＣ信号）入力映像信号を、フィールド周波数
59.94Hz，１フレーム1125ライン，2:1インターレース，
水平同期周波数ｆH=33.716KHzの信号に変換する場合を
一例として以下動作について説明する。

【００４５】端子１より入力された映像信号ＶＩはＡ／
Ｄ変換回路４及び同期分離回路２に入力される。同期分
離回路２では映像信号に含まれる時間軸の基準となる同
期信号から、水平同期信号ＨＳとフィールド同期信号Ｆ
Ｓとを分離する。この水平同期信号ＨＳはクロック生成
回路３及び分周回路５に入力され、フィールド同期信号
ＦＳは同期化回路１６に入力される。クロック生成回路
３では水平同期信号ＨＳをもとにＨＳに位相同期した周
波数ｆwの書込クロックＷＣＫを生成する。

【００４６】図１に示した実施例と同様に、入力映像信
号を例えば色副搬送波周波数(ｆsc=3.579545MHz=ｆh×4
55/2）の４倍すなわちｆw=14.31818MHz（=ｆh×910）で
サンプリングする場合には、ＷＣＫを９１０分周した周
波数(ｆw/910)が、ＨＳの周波数ｆh(15.734KHz)と等し
くなるように電圧制御発振器を制御しＷＣＫを生成する
ようなＰＬＬによるクロック生成回路を構成すればよ
い。

【００４７】このクロック生成回路３で生成された書込
クロックＷＣＫはＡ／Ｄ変換回路４及び制御回路１７に
入力される。Ａ／Ｄ変換回路４では書込クロックＷＣＫ
によって端子１より入力された映像信号ＶＩをサンプリ
ングし、ディジタル信号に変換し信号処理回路１１に入
力する。

【００４８】制御回路１７で生成される制御信号群によ
り、信号処理回路１１ではＡ／Ｄ変換回路４より入力さ
れるディジタルデータをフィールド毎に等しいアドレス
となるように、メモリ１１ａに順次書き込む。

【００４９】一方、読出クロックＲＣＫを生成する電圧
制御発振器８は中心周波数40.45954MHzで制御電圧によ
り±200ppm程度発振周波数が変化する水晶振動子などに
よる安定した発振回路である。この電圧制御発振器８で
生成された周波数ｆrの読出クロックＲＣＫは、分周回
路１５に入力されており、分周回路１５では読出クロッ
クＲＣＫが1200分周（Ｌ＝1200）され、ｆH=ｆr/1200=3
3.716KHzの周波数を有する読出水平基準信号ＨＰが生成
され、分周回路１４、制御回路１７、同期化回路１６、
及び端子１９に出力される。

【００５０】分周回路１４では、分周回路１５で生成さ
れた読出水平基準信号ＨＰが１５分周（Ｍ'＝１５）さ
れ、位相比較信号Ｖとして周波数位相比較回路６に入力
される。この位相比較信号Ｖは、周波数ｆrの読出クロ
ックＲＣＫを分周回路１５で1200分周された読出水平基
準信号ＨＰをさらに分周回路１４で１５分周したもので
あるため、ｆr/18000=2.2477KHz(1200×15=18000)の周
波数を有することとなる。

【００５１】また、分周回路５に入力された水平同期信
号ＨＳは、分周回路５で７分周（Ｎ＝７）され、ｆh/7=
2.2477KHzの周波数の位相比較基準信号Ｒとして周波数
位相比較回路６に入力されている。

【００５２】周波数位相比較回路６では分周回路１４か
らの周波数ｆr/18000の位相比較信号Ｖと、分周回路５
からの周波数ｆh/7（=2.247KHz）の位相比較基準信号Ｒ
との、周波数及び位相の比較が行われ、位相差に応じた
電位を有する位相誤差信号が出力される。この周波数位
相比較回路６より出力される位相誤差信号は、変化率制
限回路９に入力され、比較的小レベルの振幅変動が平滑
化された後、電圧制御発振器８に与えられ、読出クロッ
クＲＣＫ発振周波数ｆrが制御される。

【００５３】すなわち、ＲＣＫの発振周波数ｆrが高い
場合には周波数位相比較回路６に入力される分周回路１
４および分周回路１５で分周された周波数ｆr/18000の
位相比較信号Ｖは、分周回路５からの位相比較基準信号
Ｒの基準周波数（=2.247KHz）より高い周波数となる。
これにより、周波数位相比較回路６より出力される位相
誤差信号の電位は低下し、変化率制限回路９を介して電
圧制御発振器８の発振周波数を低下させるように動作す
る。また、逆にＲＣＫの発振周波数ｆrが低い場合には
周波数位相比較回路６に入力される位相比較信号Ｖの周
波数ｆr/18000は、分周回路５からの位相比較基準信号
Ｒの基準周波数（=2.247KHz）より低くなる。これによ
り、周波数位相比較回路６より出力される位相誤差信号
の電位は上昇し、変化率制限回路９を介して電圧制御発
振器８の発振周波数を上昇させるように動作する。以上
のようなＰＬＬによるフィードバック動作により、常に
周波数位相比較回路６に入力される位相比較信号Ｖは、
位相比較基準信号Ｒの基準周波数に等しい周波数で、所
定の位相関係を保持するように電圧制御発振器８の制御
が行われる。以上のようにして、電圧制御発振器８によ
って生成される読出クロックＲＣＫは入力映像信号ＶＩ
の水平同期信号に位相ロックした信号となる。

【００５４】このようにして生成された読出クロックＲ
ＣＫは、分周回路１５、Ｄ／Ａ変換回路１２、及び制御
回路１７に入力される。

【００５５】同期化回路１６では、同期分離回路２から
のフィールド同期信号ＦＳを、分周回路１５で生成され
た読出水平基準信号ＨＰのタイミングに同期して変化す
るように同期化し、読出フィールド基準信号ＦＰとして
端子１８及び制御回路１７に出力する。

【００５６】制御回路１７では、電圧制御発振器８から
読出クロックＲＣＫ、及び同期化回路１６より読出フィ
ールド基準信号ＦＰ、分周回路１５で生成された読出水
平基準信号ＨＰ等から制御信号群を生成し信号処理回路
１１に与える。

【００５７】信号処理回路１１では制御回路１７からの
制御信号群により、読出水平基準信号ＨＰに同期してメ
モリ１１ａのライン先頭に相当するアドレスよりデータ
を読み出し、入力ＮＴＳＣ信号１ラインに相当する９１
０サンプルを読み出した後、２９０サンプルの黒レベル
データをライン毎につけ加え、ライン当たり１２００サ
ンプルの映像信号として出力する。

【００５８】また、読出フィールド基準信号ＦＰに同期
して、入力ＮＴＳＣ信号１ラインに相当するデータを２
回ずつ読み出しライン数を倍に変換すると同時に、さら
に不足するラインを黒レベルデータとすることでフィー
ルド当たりのライン数を５６２ないし５６３とすること
で、フィールド周波数59.94Hz，１フレーム1125ライ
ン，2:1インターレースの映像信号データとして、Ｄ／
Ａ変換回路１２に出力することができる。Ｄ／Ａ変換回
路１２では、これらのデータをアナログ信号に変換し、
端子１３より出力映像信号ＶＯとして出力する。

【００５９】以上のような動作により入力端子１より入
力されるフィールド周波数59.94Hz，１フレーム525ライ
ン，2:1インターレース，水平同期周波数ｆh=15.734KHz
のＮＴＳＣ信号を、フィールド周波数59.94Hz，１フレ
ーム1125ライン，2:1インターレース，水平同期周波数
ｆH=33.716KHzの信号に変換して、端子１３より出力す
ることができる。

【００６０】以上示した図４の実施例は、図１に示した
実施例に対し新たに同期化回路１６を付け加え、フィー
ルド同期信号ＦＳを読出水平基準信号ＨＰにより同期化
し、読出フィールド基準信号ＦＰとして読出水平基準信
号ＨＰとともに端子１８及び端子１９より出力する構成
としたものである。これにともない図１に示す分周比Ｍ
の分周回路７は、Ｍ＝Ｍ'×Ｌを満たすような分周比Ｍ'
を有する分周回路１４及び分周比Ｌを有する分周回路１
５に分割して構成し、出力映像信号ＶＯの１ライン当り
のサンプル数ＬによるＲＣＫの分周によって読出水平基
準信号ＨＰを得る構成となっており、この他の基本動作
は図１に示した実施例と同様である。したがって図１に
示した実施例と同様に、入力映像信号にジッタやスキュ
ーなどの時間軸変動が存在する場合にも読出クロックＲ
ＣＫを安定に生成し、時間軸の安定した映像信号への変
換処理、あるいは入力映像信号の時間軸変動を補正する
等の効果がある。

【００６１】また、図４に示す実施例では端子１８より
読出フィールド基準信号ＦＰ、端子１９より読出水平基
準信号ＨＰが出力映像信号ＶＯとともに出力されてい
る。これらの基準信号ＦＰ，ＨＰは、時間軸変動の少な
い安定な読出クロックＲＣＫによって生成あるいは、Ｒ
ＣＫによって生成された信号により同期化されている。
これにより、入力映像信号の時間軸変動の影響なく安定
なフィールド基準信号ＦＰおよび水平基準信号ＨＰを生
成し外部の装置に供給できるという効果がある。

【００６２】また、この端子１８からの読出フィールド
基準信号ＦＰ、および端子１９からの読出水平基準信号
ＨＰにより、本変換処理装置からの出力をディスプレイ
装置あるいはＶＴＲ等に入力する際に、あらためて出力
映像信号ＶＯから同期信号を分離する必要がなく、この
後の信号処理回路を簡素化することができる。また同期
分離処理を介さずに同期信号が得られるため、同期分離
回路の誤動作によって生ずる、同期信号の欠落、誤検出
を防ぎ、後段に接続される信号処理回路を安定に動作さ
せる効果がある。

【００６３】さらに、本信号変換処理装置からの読出水
平基準信号ＨＰ及び読出フィールド基準信号ＦＰを用い
て後段に接続される信号処理回路を動作させることによ
り、本信号変換処理装置への入力信号ＶＩの水平走査周
波数およびフィールド周波数が安定でない場合にも安定
した同期信号を供給することができる。

【００６４】また、本信号変換処理装置への入力信号Ｖ
Ｉのフィールド周波数が所定の周波数範囲から逸脱し、
変換後のライン数が所定の値から増減した場合にも、有
効ラインの先頭ないしブランキング期間に出力される読
出フィールド基準信号ＦＰにより、後段に接続される信
号処理回路において有効ライン位置を正確に検出し処理
することができる。

【００６５】図４に示した実施例では、端子１より入力
された映像信号ＶＩから同期分離回路２により水平同期
信号ＨＳとフィールド同期信号ＦＳとを分離するもので
あったが、これを水平同期信号ＨＳとフレーム周期のフ
レーム同期信号をＦＳとして分離する構成としてもよ
い。この際には、同期分離回路２で分離されたフレーム
同期信号ＦＳを分周回路１５からの読出水平基準信号Ｈ
Ｐで同期化して読出フレーム基準信号ＦＰとして端子１
８および制御回路１７に出力するように構成すればよ
い。

【００６６】なおこれまで示した図１及び図４の実施例
では、信号処理回路１１ではメモリ１１ａより、入力Ｎ
ＴＳＣ信号１ラインに相当するデータを２回ずつ読み出
し有効ライン数を倍に変換すると同時に、さらに不足す
るラインを黒レベルデータとすることでフィールド当た
りのライン数の変換を行なうものであったが、静止画部
分では１フィールド前の信号を用い、動画部分ではフィ
ールド内の前後のラインから補間するような動き適応補
間処理によって、ライン数の変換を行なってもよい。ま
た、ＮＴＳＣ信号を動き適応補間処理によって、フィー
ルド周波数59.94Hz,１フィールド1050ライン、ノンイン
ターレースの信号に変換した後、本実施例で示したよう
な信号変換処理装置に入力するものであってもよい。

【００６７】また、これまでの本実施例ではＡ／Ｄ変換
回路８によりサンプリングした入力映像信号ＶＩのデー
タを、信号処理回路１１内部のメモリ１１ａへ書き込
み、このメモリ１１ａからデータを読み出す際に、ライ
ン当りのサンプル数の変換及び、フィールド当りのライ
ン数の変換を行なうものであったが、これに限ることな
くサンプル数及びライン数を変換した後メモリ１１ａに
書き込むように構成してもよい。あるいは、サンプル数
の変換はメモリ書き込み時に行ない、ライン数の変換は
メモリ読み出し時に行なう構成としてもよい。特に、入
力映像信号に比較してライン数及びサンプル数の少ない
映像信号の形態に変換する場合には、サンプル数及びラ
イン数を変換した後メモリ１１ａに書き込むように構成
にすることにより、必要とするメモリ容量を低減できる
効果がある。

【００６８】また、これまで示した実施例では、Ａ／Ｄ
変換回路８によりサンプリングした入力映像信号ＶＩの
データ１サンプルが、クロック周波数は変換されるが、
そのままＤ／Ａ変換回路１３への１サンプルデータとし
て出力されるものであった。このような変換方式に限る
ことなく、例えば、サンプリングした入力映像信号ＶＩ
のデータ３サンプルを内挿処理によって、４サンプルに
変換し、Ｄ／Ａ変換回路１３へのデータとして出力する
などのように、サンプル数を内挿あるいは間引いて変換
処理する構成としてもよい。また入力映像信号ＶＩの、
例えば３ラインのデータを内挿処理によって、４ライン
に変換し、Ｄ／Ａ変換回路１３へのデータとして出力す
るなどのように、ライン数を内挿あるいは間引いて変換
処理する構成であってもよい。このような構成とするこ
とで、映像信号の形態に変換時に生ずる縦横比の歪みの
補正ができる。また、縦横比の異なる映像信号へ変換し
た際に生ずるブランキング領域を低減させ、映像信号の
有効領域を無駄なく活用することができる。

【００６９】なお、これまで示した実施例では分周回路
の分周比（Ｎ，Ｍ，Ｍ’）はすべて１より大きな自然数
であったが、入力される映像信号および変換して出力す
る映像信号のフィールドあたりのライン数及びサンプル
数などにより定まる分周比として構成すればよい。この
際に、分周比が１となる場合には、分周回路を用いる必
要はなく得られた信号を、そのまま位相比較信号Ｖある
いは位相比較基準信号Ｒとして用いるように構成すれば
よい。

【００７０】次に、図４の実施例で示した同期化回路１
６の具体的な構成について図５の構成図を用いて説明す
る。図５において、１６ａは図４に示す同期分離回路２
からのフレームあるいはフィールド同期信号ＦＳを読出
水平基準信号ＨＰでラッチするＤフリップフロップ回
路、１６ｂはＤフリップフロップ回路１６ａからの出力
信号を再び読出水平基準信号ＨＰでラッチするＤフリッ
プフロップ回路、１６ｃはＤフリップフロップ回路１６
ａからの出力とＤフリップフロップ回路１６ｂからの反
転出力との論理積演算を行ない読出フレーム・フィール
ド基準信号ＦＰを生成するＡＮＤ回路である。

【００７１】同期分離回路２からのフレームあるいはフ
ィールド同期信号ＦＳは、Ｄフリップフロップ回路１６
ａに入力され、分周回路１５で生成された読出水平基準
信号ＨＰの立上りタイミングに同期化された後、Ｄフリ
ップフロップ回路１６ｂおよびＡＮＤ回路１６ｃに入力
される。このＤフリップフロップ回路１６ａで同期化さ
れた信号はさらに、Ｄフリップフロップ回路１６ｂで読
出水平基準信号ＨＰの一周期分だけ遅延され、この反転
出力がＡＮＤ回路１６ｃに入力されている。このような
構成により、フレーム・フィールド同期信号ＦＳのパル
ス幅が読出水平基準信号ＨＰの一周期より長い場合に
は、Ｄフリップフロップ回路１６ｂからの遅延した反転
信号によりＡＮＤ回路によりゲートされるため、読出フ
レーム・フィールド基準信号ＦＰは常に、読出水平基準
信号ＨＰの一周期に相当するパルス幅に整形されて出力
される。

【００７２】図４に示した本発明による信号変換処理装
置から出力される、読出水平基準信号ＨＰおよび読出フ
レーム・フィールド基準信号ＦＰ、さらに基準信号を基
に出力された、映像信号ＶＯの波形図を図６に示す。図
６（ａ）は読出水平基準信号ＨＰ、図６（ｂ）はこの読
出水平基準信号ＨＰによって同期化された読出フレーム
・フィールド基準信号ＦＰ、さらに図６（ｃ）はこの読
出フレーム・フィールド基準信号ＦＰおよび読出水平基
準信号ＨＰを基準として出力される映像信号ＶＯを示し
ており、１，２，３，・・・・ｎの数字は有効ラインの
ライン番号を示している。

【００７３】これらの、読出水平基準信号ＨＰおよび読
出フレーム・フィールド基準信号ＦＰ、さらに基準信号
を基に出力された映像信号ＶＯは、すべて安定な読出ク
ロックＲＣＫをもとに生成されているため、本信号変換
処理装置への入力信号ＶＩの水平走査周波数およびフィ
ールド周波数が安定でない場合にも安定した同期信号を
供給することができる。また、本信号変換処理装置への
入力信号ＶＩのフィールド周波数が所定の周波数範囲か
ら逸脱し、変換後のライン数が所定の値から増減した場
合にも、有効ラインの先頭ないしブランキング期間に出
力される読出フィールド基準信号ＦＰにより、後段に接
続される信号処理回路において有効ライン位置を正確に
検出し処理することができる。

【００７４】次に本発明による信号変換処理装置を、入
力映像信号を異なる形態の映像信号に変換して磁気記録
を行う磁気記録装置に用いた場合の他の実施例につい
て、図７に示すブロック図を用いて説明する。

【００７５】図７において、１は信号形態を一度他の形
態に変換処理した後記録する映像信号ＶＩの入力端子、
２０は端子１からの入力映像信号ＶＩを異なる形態の映
像信号ＶＯに変換して読出水平基準信号ＨＰ及び読み出
しフィールド基準信号ＦＰとともに出力する信号変換処
理装置、２１は他の形態に変換せずに記録する映像信号
ＶＯ’の入力端子、２２は端子２１から入力される映像
信号ＶＯ’から水平同期信号ＨＰ’とフィールド同期信
号ＦＰ’とを分離する同期分離回路、２３は端子２１か
らの入力映像信号ＶＯ’と信号変換処理装置２０で変換
処理された映像信号ＶＯとを切り換えて出力する切換回
路、２４は入力映像信号ＶＯ’から分離した水平同期信
号ＨＰ’と信号変換処理装置２０からの読出水平基準信
号ＨＰとを切り換えて水平基準信号ＨＤを出力する切換
回路、２５は入力映像信号ＶＯ’から分離したフィール
ド同期信号ＦＰ’と信号変換処理装置２０からの読出フ
ィールド基準信号ＦＰとを切り換えてフィールド基準信
号ＦＤを出力する切換回路、２６は切換回路２４からの
水平基準信号ＨＤ及び切換回路２５からのフィールド基
準信号ＦＤをもとに記録信号処理に必要な制御信号群を
生成する制御回路、２７は制御回路２６からの制御信号
群により切換回路２３からの映像信号に再生信号処理で
の時間軸基準となる同期信号やバースト信号を付加した
り時間軸の圧縮伸長などの記録に適した形態に処理する
記録信号処理回路、２８は記録信号処理回路２７で処理
された信号を記録媒体に適した形に変換する変調処理回
路、２９は変調処理された信号を記録媒体へ記録する磁
気ヘッド、３０は磁気ヘッド２９によって記録される磁
気記録テープである。

【００７６】図７に示す実施例は入力映像信号を異なる
形態の映像信号に変換して磁気記録を行う磁気記録装置
に、本発明を適用したものであり、端子１から入力され
るフィールド周波数59.94Hz，１フレーム525ライン，2:
1インターレース，水平同期周波数ｆh=15.734KHzのＮＴ
ＳＣ信号ＶＩを、フィールド周波数59.94Hz，１フレー
ム1125ライン，2:1インターレース，水平同期周波数ｆH
=33.716KHzの信号ＶＯに変換して記録する機能と、端子
２１から入力されるフィールド周波数60Hz，１フレーム
1125ライン，2:1インターレース，水平同期周波数ｆH=3
3.75KHzのいわゆるハイビジョン信号ＶＯ’を記録する
機能を合わせ持つ磁気記録装置の実施例である。

【００７７】まず図７に示す端子２１から入力されるハ
イビジョン信号ＶＯ’を他の信号形態に変換せずに記録
する場合の動作について説明する。

【００７８】端子２１から入力されるハイビジョン信号
ＶＯ’は切換回路２３および同期分離回路２２に入力さ
れる。同期分離回路２２ではＶＯ’のブランキング期間
に多重された同期信号から水平同期信号ＨＰ’及びフィ
ールド同期信号ＦＰ’とを分離する。

【００７９】切換回路２３は図７に示すａの側に切り換
わっており、端子２１からの入力信号ＶＯ’を記録信号
処理回路２７へ接続する。また切換回路２４及び切換回
路２５も切換回路２３と同様に図７に示すａの側に切り
換わっているため、入力信号ＶＯ’から分離した水平同
期信号ＨＰ’は切換回路２４を介して水平基準信号ＨＤ
として制御回路２６へ入力される。入力信号ＶＯ’から
分離したフィールド同期信号ＦＰ’も同様に切換回路２
５を介してフィールド基準信号ＦＤとして制御回路２６
へ入力される。

【００８０】制御回路２６は、水平基準信号ＨＤとして
入力されている入力信号ＶＯ’から分離した水平同期信
号ＨＰ’と、フィールド基準信号ＦＤとして入力されて
いる入力信号ＶＯ’から分離した水平同期信号ＦＰ’の
２つの信号ををもとに記録信号処理回路２７に必要な制
御信号群を生成する。

【００８１】記録信号処理回路２７では切換回路２３を
介して入力された、映像信号ＶＯ’を制御回路２６から
の制御信号群によって再生信号処理での時間軸基準とな
る同期信号やバースト信号を付加したり時間軸の圧縮伸
長などの記録に適した形態に処理される。

【００８２】記録信号処理回路２７からの、記録に適し
た形態に処理された信号は、変調処理回路２８でＦＭ変
調や８−１０変調のような磁気記録媒体に適した直流成
分を含まない信号に変調処理された後、磁気ヘッド２９
を介して磁気テープ３０へ記録される。

【００８３】次に、図７に示す端子１から入力されるＮ
ＴＳＣ信号ＶＩをフィールド周波数59.94Hz，１フレー
ム1125ライン，2:1インターレース，水平同期周波数ｆH
=33.716KHzの信号ＶＯに変換して記録する場合の動作に
ついて説明する。

【００８４】端子１から入力されるＮＴＳＣ信号ＶＩは
信号変換処理装置２０に入力され、図４で示した実施例
のような処理により、入力信号とフィールド周波数が等
しい59.94Hzで１フレーム1125ライン，2:1インターレー
ス，水平同期周波数ｆH=33.716KHzの映像信号ＶＯに変
換される。この際に信号変換処理装置２０からは変換さ
れた映像信号ＶＯに同期した、読出水平基準信号ＨＰと
読出フィールド基準信号ＦＰが出力される。

【００８５】信号変換処理装置２０からの出力信号ＶＯ
は切換回路２３に入力されている。さらに、この切換回
路２３は図７に示すｂ側に切り換わっているため、信号
変換処理装置２０からの出力信号ＶＯは切換回路２３を
介して、記録信号処理回路２７へ入力される。また切換
回路２４及び切換回路２５も切換回路２３と同様に図７
に示すｂの側に切り換わっているため、信号変換処理装
置２０からの読出水平基準信号ＨＰは切換回路２４を介
して水平基準信号ＨＤとして制御回路２６へ入力され
る。信号変換処理装置２０からの読出フィールド基準信
号ＦＰも同様に切換回路２５を介してフィールド基準信
号ＦＤとして制御回路２６へ入力される。

【００８６】制御回路２６は、水平基準信号ＨＤとして
入力されている信号変換処理装置２０からの読出水平基
準信号ＨＰと、フィールド基準信号ＦＤとして入力され
ている信号変換処理装置２０からの読出フィールド基準
信号ＦＰの２つの信号ををもとに、先のハイビジョン信
号を記録する場合と同様に記録信号処理回路２７に必要
な制御信号群を生成する。

【００８７】記録信号処理回路２７では切換回路２３を
介して入力された、映像信号ＶＯを制御回路２６からの
制御信号群によって、先のハイビジョン信号を記録する
場合と同様に再生信号処理での時間軸基準となる同期信
号やバースト信号を付加したり時間軸の圧縮伸長などの
記録に適した形態に処理される。

【００８８】記録信号処理回路２７からの、記録に適し
た形態に処理された信号は、先のハイビジョン信号を記
録する場合と同様に変調処理回路２８でＦＭ変調や８−
１０変調のような磁気記録媒体に適した直流成分を含ま
ない信号に変調処理された後、磁気ヘッド２９を介して
磁気テープ３０へ記録される。

【００８９】以上のように、切換回路２３及び切換回路
２４，２５を、図７に示すａの側に切り換えることで、
端子２１から入力されるハイビジョン信号を記録するこ
とができ、切換回路２３及び切換回路２４，２５を、ｂ
の側に切り換えることで、端子１から入力されるＮＴＳ
Ｃ信号を記録することができる。

【００９０】この際に、端子２１から入力されるハイビ
ジョン信号を記録する場合と、端子１から入力されるＮ
ＴＳＣ信号を変換処理して記録する場合には、記録信号
処理回路２７に入力される映像信号のフィールド周波数
が59.94Hzと60Hzとでわずかに異なる。しかし、この差
はわずかに0.1%程度であるため制御回路２６及び記録信
号処理回路２７の動作周波数に幅を持たせるように構成
すれば、同一の信号処理回路で動作させることができ
る。

【００９１】このように一台の記録装置で２種類の異な
る形態の映像信号を記録することができ、回路及び記録
機構系などの共用により、記録装置の小型化できるなど
の経済的効果がある。

【００９２】また、ＮＴＳＣ信号はハイビジョン信号と
同様な信号形態に変換されて記録されているため、これ
ら２種類の信号を記録した磁気テープを再生する際に
は、ハイビジョン信号のみが再生できる再生装置があれ
ば、いずれの信号も再生することができる。この際に
は、フィールド周波数が59.94Hzで記録した信号を60Hz
のフィールド周波数で再生することになるが、先に示し
たようにこの差はわずかに0.1%程度であるため視覚上及
び聴覚上での劣化要因とはならない。

【００９３】なお、図７で示した実施例では、端子２１
より入力された映像信号ＶＯ’から同期分離回路２２に
より水平同期信号ＨＰ’とフィールド同期信号ＦＰ’と
を分離するものであったが、これを水平同期信号ＨＰ’
とフレーム周期のフレーム同期信号をＦＰ’として分離
する構成としてもよい。この際には、信号変換処理装置
２０から出力される読出基準信号ＦＰもフレーム周期で
出力される、読出フレーム基準信号となるように、信号
変換処理装置２０を構成すればよい。

【００９４】以上のように、本発明の信号変換処理によ
り映像信号の形態を変換して記録伝送を行う際には、本
信号変換処理装置からの読出水平基準信号ＨＰ及びフィ
ールド・フレーム同期信号ＦＰを用いて記録伝送のため
の信号処理を行うことにより、同期分離処理を介するこ
となく、直接同期信号を得ることができる。また本信号
変換処理装置への入力信号ＶＩのフィールド周波数が安
定でない場合にも安定した同期信号を供給でき，入力映
像信号ＶＩを安定に記録信号処理して記録することがで
きる。

【００９５】また、本信号変換処理装置への入力信号Ｖ
Ｉのフィールド周波数が所定の周波数範囲から逸脱し、
変換後のライン数が所定の値から増減した場合にも、有
効ラインの先頭ないしブランキング期間に出力されるフ
ィールド・フレーム同期信号ＦＰにより、有効ライン位
置を正確に検出し記録信号処理して記録することができ
る。

【００９６】なお以上示した実施例は、フィールド周波
数59.94Hz，１フレーム525ライン，2:1インターレー
ス，水平同期周波数ｆh=15.734KHzのＮＴＳＣ信号を、
フィールド周波数59.94Hz，１フレーム1125ライン，2:1
インターレース，水平同期周波数ｆH=33.716KHzの信号
に変換して記録する記録装置に本発明を適用した場合に
ついて示したものであるが、この実施例に限ることな
く、例えば、フィールド周波数60Hz，１フレーム1125ラ
イン，2:1インターレース，水平同期周波数ｆH=33.75KH
zのハイビジョン信号を、フィールド周波数60Hz，１フ
レーム525ライン，2:1インターレース，水平同期周波数
ｆh=15.75KHzの信号に変換して記録する記録装置など、
入力映像信号をフィールド周波数のみが等しく、サンプ
ル数、ライン数の異なる他の映像信号の形態に変換して
記録する記録装置に本発明を適用することができる。

【００９７】

【発明の効果】図１に示す実施例で示したように、本発
明による信号変換処理装置では、読出クロックＲＣＫの
生成に用いるＰＬＬの周波数位相比較回路６に入力する
位相比較基準信号Ｒとして、入力映像信号より同期分離
回路２で分離した水平同期信号ＨＳを分周回路５によっ
て直接分周した信号を用いる構成となっている。このよ
うな構成にすることで、書込クロックＷＣＫの生成過程
を介さずに位相基準となる位相比較基準信号Ｒを得るこ
とができるため、特に入力映像信号ＶＩにジッタやスキ
ューなどの時間軸変動が存在する場合に書込クロックＷ
ＣＫの生成過程で生ずる、過渡応答時の制御遅れあるい
はオーバーシュート、リンギング等の影響を受けずに、
安定な位相比較基準信号を得ることができる。すなわち
これによって、より安定な読出クロックＲＣＫの生成を
可能とする効果がある。

【００９８】また図１に示す周波数位相比較回路６に入
力する位相比較基準信号Ｒは、入力映像信号より分離し
た水平同期信号ＨＳを分周回路５によってＮ分周（上記
実施例ではＮ＝７）して生成する構成となっている。こ
れにより位相比較基準信号Ｒは、入力映像信号のＮ回の
水平走査期間を加算した期間の周期を有する信号とな
り、入力映像信号に含まれる、比較的速い周期の時間軸
ジッタ等を平均化した周期を有する信号となる。すなわ
ち、入力映像信号の比較的速い周期の時間軸ジッタなど
の影響が低減した位相比較基準信号Ｒを得ることがで
き、さらにこの位相比較基準信号Ｒをもとに生成される
読出クロックＲＣＫを、より安定化できる効果がある。

【００９９】また、入力映像信号ＶＩにジッタやスキュ
ーなどの時間軸変動が存在する場合には、この入力映像
信号より分離生成される位相比較基準信号Ｒにも時間軸
変動が残留してしまい、この不安定な位相比較基準信号
によって、図１に示す周波数位相比較回路６からは、本
来の位相誤差信号に、ジッタやスキューなどによる小振
幅で変化の速い位相誤差信号が重畳して出力され、本来
制御電圧が一定であれば周波数安定度の高い電圧制御発
振器の発振周波数を擾乱してしまうという問題がある。
本発明による信号変換処理装置では、周波数位相比較回
路６より出力される位相誤差信号を変化率制限回路９に
入力し、ジッタやスキューなどによる比較的小レベルの
位相誤差信号の変動を平滑化した後、読出クロックＲＣ
Ｋの発振周波数の制御信号として電圧制御発振器８に与
える構成となっている。このような構成にすることによ
り、映像信号にジッタやスキューなどの時間軸変動が存
在する場合にも、これらの時間軸変動の影響を除去し、
安定な読出クロックＲＣＫが生成できるという効果があ
る。

【０１００】さらに、本発明においては読出クロックＲ
ＣＫの生成に、周波数安定度が極めて高く、周波数可変
範囲の狭い（１００〜３００ｐｐｍ以内）水晶発振子等
による電圧制御発振器を用いる構成となっている。これ
により、所定の周波数範囲では安定したクロックを生成
することができ、また仮に入力映像信号から分離生成し
た位相比較基準信号Ｒが所定の周波数範囲内とならず、
位相ロック状態から逸脱した場合にも極端に異なる発振
周波数へ変化することを防ぐ効果がある。

【０１０１】また図１で示した本発明の映像信号の変換
装置では、変換された映像信号を生成する時間軸の基準
となる読出クロックＲＣＫを、入力映像信号に含まれる
時間軸変動の影響を受けずに極めて安定に生成されるた
め、時間軸の安定した映像信号へ変換処理できるという
効果がある。

【０１０２】なお、本発明による信号変換処理装置にお
いて、入力映像信号ＶＩにジッタやスキューなどの時間
軸変動が存在する場合には、図１に示すクロック生成回
路３内部に設けられた、書込クロックＷＣＫ生成のため
の発振器として周波数可変範囲の広い電圧制御発振器を
用い、入力映像信号ＶＩの時間軸変動にライン毎に高速
に追従し、残留位相偏差が少なくなるようなループゲイ
ンの高いＰＬＬ回路によって構成すればよい。このよう
な構成とすることで入力映像信号の時間軸のゆらぎに対
応した書込クロックＷＣＫによって入力映像データをメ
モリ１１ａに書き込むことができ、この後安定な読出ク
ロックＲＣＫによりメモリ１１ａより映像データを読み
出すことにより、入力映像信号の形態を他の異なる信号
形態へ変換すると同時に、入力映像信号の時間軸変動を
補正する効果がある。

【０１０３】また、図４に示す実施例で示したように、
端子１８より読出フィールド基準信号ＦＰ、端子１９よ
り読出水平基準信号ＨＰが出力映像信号ＶＯとともに出
力されている。これらの基準信号ＦＰ，ＨＰは、時間軸
変動の少ない安定な読出クロックＲＣＫによって生成あ
るいは、ＲＣＫによって生成された信号により同期化さ
れている。これにより、入力映像信号の時間軸変動の影
響なく安定なフィールド基準信号ＦＰおよび水平基準信
号ＨＰを生成し外部の装置に供給できるという効果があ
る。

【０１０４】また図４の実施例のように、端子１８から
の読出フィールド基準信号ＦＰ、および端子１９からの
読出水平基準信号ＨＰにより、本変換処理装置からの出
力をディスプレイ装置あるいはＶＴＲ等に入力する際
に、あらためて出力映像信号ＶＯから同期信号を分離す
る必要がなく、この後の信号処理回路を簡素化すること
ができる。また同期分離処理を介さずに同期信号が得ら
れるため、同期分離回路の誤動作によって生ずる、同期
信号の欠落、誤検出を防ぎ、後段に接続される信号処理
回路を安定に動作させる効果がある。

【０１０５】さらに、本信号変換処理装置からの読出水
平基準信号ＨＰ及び読出フィールド基準信号ＦＰを用い
て後段に接続される信号処理回路を動作させることによ
り、本信号変換処理装置への入力信号ＶＩの水平走査周
波数およびフィールド周波数が安定でない場合にも安定
した同期信号を供給することができる。

【０１０６】また、本信号変換処理装置への入力信号Ｖ
Ｉのフィールド周波数が所定の周波数範囲から逸脱し、
変換後のライン数が所定の値から増減した場合にも、有
効ラインの先頭ないしブランキング期間に出力される読
出フィールド基準信号ＦＰにより、後段に接続される信
号処理回路において有効ライン位置を正確に検出し処理
することができる。

【０１０７】さらに図７の実施例で示したように、本発
明の信号変換処理により映像信号の形態を変換して記録
伝送を行う際には、本信号変換処理装置からの読出水平
基準信号ＨＰ及びフィールド・フレーム同期信号ＦＰを
用いて記録伝送のための信号処理を行うことにより、同
期分離処理を介することなく、直接同期信号を得ること
ができる。また本信号変換処理装置への入力信号ＶＩの
フィールド周波数が安定でない場合にも安定した同期信
号を供給でき，入力映像信号ＶＩを安定に記録信号処理
して記録することができる。

【０１０８】また、本信号変換処理装置への入力信号Ｖ
Ｉのフィールド周波数が所定の周波数範囲から逸脱し、
変換後のライン数が所定の値から増減した場合にも、有
効ラインの先頭ないしブランキング期間に出力されるフ
ィールド・フレーム同期信号ＦＰにより、有効ライン位
置を正確に検出し記録信号処理して記録することができ
る。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】図１に示した変化率制限回路９の具体的な構成
を示す構成図である。

【図３】図１に示した変化率制限回路９の動作を説明す
る波形図である。

【図４】本発明の他の実施例を示すブロック図である。

【図５】図４に示した同期化回路１６の具体的な構成を
示す構成図である。

【図６】図４に示した実施例の動作を説明する波形図で
ある。

【図７】本発明のさらに他の実施例を示すブロック図で
ある。

【符号の説明】

２，２２ … 同期分離回路、 ３ … クロック生成回路、 ４ … Ａ／Ｄ変換回路、 ５，７，１４，１５ … 分周回路、 ６ … 周波数位相比較回路、 ８ … 電圧制御発振器、 ９ … 変化率制限回路、 １０，１７，２６ … 制御回路、 １１ … 信号処理回路、 １１ａ … メモリ、 １２ … Ｄ／Ａ変換回路、 １６ … 同期化回路、 ２０ … 信号変換処理装置、 ２３，２４，２５ … 切換回路、 ２７ … 記録信号処理回路、 ２８ … 変調処理回路、 ２９ … 磁気ヘッド、 ３０ … 磁気テープ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 宏明 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所映像メディア研究所内

Claims (9)

【特許請求の範囲】
1. 【請求項１】映像信号をメモリを用いて処理する映像信
   号の処理装置において、 上記メモリに入力信号を書き込む手段と、 入力映像信号に含まれる時間軸情報を分離する手段と、 上記時間軸情報に基づいて安定な読出クロック（ＲＣ
   Ｋ）を生成する手段と、 上記読出クロック（ＲＣＫ）に基づきメモリに書き込ま
   れた信号を読み出す手段と、 上記メモリより読み出された信号を出力する手段と、 を備えたことを特徴とする映像信号の処理装置。
2. 【請求項２】上記メモリに入力信号を書き込む手段が、 入力映像信号に含まれる時間軸情報に基づいて書込クロ
   ック（ＷＣＫ）を生成する手段と上記書込クロック（Ｗ
   ＣＫ）に基づき入力信号をサンプリングする手段と、 を含む構成である請求項１に記載の映像信号の処理装
   置。
3. 【請求項３】上記時間軸情報に基づいて安定な読出クロ
   ック（ＲＣＫ）を生成する手段が、 上記時間軸情報に基づいて位相基準信号（Ｒ）を生成す
   る手段と、 上記読出クロックに基づいて位相比較信号（Ｖ）を生成
   する手段と、 上記位相基準信号（Ｒ）と位相比較信号（Ｖ）との周波
   数及び位相を比較して位相誤差信号を生成する手段と、 上記位相誤差信号の小振幅のレベル変動を安定化して制
   御信号を生成する手段と、 上記制御信号に基づく発振周波数で読出クロック（ＲＣ
   Ｋ）を生成する手段と、 を含む構成である請求項１に記載の映像信号の処理装
   置。
4. 【請求項４】上記位相誤差信号の小振幅のレベル変動を
   安定化して制御信号を生成する手段として、 位相誤差信号と制御信号との電位差によって流入電流を
   制御する手段と、 上記流入電流を積分し制御信号の電位として出力する手
   段と、 を含む構成である請求項３に記載の映像信号の処理装
   置。
5. 【請求項５】映像信号をメモリを用いて処理する映像信
   号の処理装置において、 上記メモリに入力信号を書き込む手段と、 入力映像信号に含まれる時間軸情報を分離する手段と、 上記時間軸情報に基づいて安定な読出クロック（ＲＣ
   Ｋ）を生成する手段と、 上記読出クロック（ＲＣＫ）に基づいて読出水平基準信
   号（ＨＰ）を生成する手段と、 上記時間軸情報と上記読出水平基準信号（ＨＰ）に基づ
   いて読出フィールド・フレーム基準信号（ＦＰ）を生成
   する手段と、 上記読出クロック（ＲＣＫ）と上記読出水平基準信号
   （ＨＰ）と上記読出フィールド・フレーム基準信号（Ｆ
   Ｐ）に基づきメモリに書き込まれた信号を読み出す手段
   と、 上記メモリより読み出された信号を出力する手段と、 上記読出水平基準信号（ＨＰ）を出力する手段と、 上記読出フィールド・フレーム基準信号（ＦＰ）を出力
   する手段と、 を備えたことを特徴とする映像信号の処理装置。
6. 【請求項６】上記時間軸情報に基づいて安定な読出クロ
   ック（ＲＣＫ）を生成する手段が、 上記時間軸情報に基づいて位相基準信号（Ｒ）を生成す
   る手段と、 上記読出クロックに基づいて位相比較信号（Ｖ）を生成
   する手段と、 上記位相基準信号（Ｒ）と位相比較信号（Ｖ）との周波
   数及び位相を比較して位相誤差信号を生成する手段と、 上記位相誤差信号の小振幅のレベル変動を安定化して制
   御信号を生成する手段と、 上記制御信号に基づく発振周波数で読出クロック（ＲＣ
   Ｋ）を生成する手段と、 を含む構成である請求５に記載の映像信号の処理装置。
7. 【請求項７】上記位相誤差信号の小振幅のレベル変動を
   安定化して制御信号を生成する手段として、 位相誤差信号と制御信号との電位差によって流入電流を
   制御する手段と、 上記流入電流を積分し制御信号の電位として出力する手
   段と、 を含む構成である請求項５に記載の映像信号の処理装
   置。
8. 【請求項８】上記制御信号に基づく発振周波数で読出ク
   ロック（ＲＣＫ）を生成する手段として、 上記制御信号による周波数可変範囲が±３００ppm以下
   の発振回路、 を含む構成である請求項５に記載の映像信号の処理装
   置。
9. 【請求項９】第１の映像信号と第２の映像信号の２つの
   異なる形態の映像信号を処理する映像信号の処理装置に
   おいて、 上記第１の映像信号を入力するメモリと、 上記第１の映像信号を上記メモリに書き込む手段と、 上記第１の映像信号に含まれる時間軸情報を分離する手
   段と、 上記時間軸情報から安定な読出クロック（ＲＣＫ）を生
   成する手段と、 上記読出クロック（ＲＣＫ）から読出水平基準信号（Ｈ
   Ｐ）を生成する手段と、 上記時間軸情報と上記読出水平基準信号（ＨＰ）とに基
   づいて読出フィールド・フレーム基準信号（ＦＰ）を生
   成する手段と、 上記読出クロック（ＲＣＫ）と上記読出水平基準信号
   （ＨＰ）と上記読出フィールド・フレーム基準信号（Ｆ
   Ｐ）に基づきメモリに書き込まれた信号を読み出す手段
   と、 メモリより読み出された信号と上記第２の映像信号とを
   切り換えて処理入力信号を得る手段と、 上記第２の映像信号に含まれる時間軸情報から水平同期
   信号（ＨＰ’）とフィールド・フレーム同期信号（Ｆ
   Ｐ’）とを生成する手段と、 上記読出水平基準信号（ＨＰ）と上記水平同期信号（Ｈ
   Ｐ’）とを切り換えて水平基準信号（ＨＤ）を得る手段
   と、 上記読出フィールド・フレーム基準信号（ＦＰ）と上記
   フィールド・フレーム同期信号（ＦＰ’）とを切り換え
   てフィールド・フレーム基準信号（ＦＤ）を得る手段
   と、 上記水平基準信号（ＨＤ）と上記フィールド・フレーム
   基準信号（ＦＤ）に基づき上記処理入力信号を処理する
   信号処理手段と、 を備えたことを特徴とする映像信号の処理装置。