JPS61234139A - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPS61234139A JPS61234139A JP60074750A JP7475085A JPS61234139A JP S61234139 A JPS61234139 A JP S61234139A JP 60074750 A JP60074750 A JP 60074750A JP 7475085 A JP7475085 A JP 7475085A JP S61234139 A JPS61234139 A JP S61234139A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- amplitude
- output
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野〕
この発明は、クロック再生に適した位相同期回路に関す
る。
る。
（発明の技術的背景とその問題点） ・近年、
ＮＴＳＣカラーテレビジョン方式に比してより高精細な
画像伝送ができる。いわゆる高品位テレビジョン方式が
種々で提案されており、そのうちの一つに文献二二宮は
か「高品位テレビの衛星１チャン゛ネル伝送方式（ＭＵ
ＳＥ）Ｊテレビジョン学会技術報告、ＴＥＢＳ ９５
−２．昭和５９年３月、で提案されたＭ Ｕ Ｓ Ｅ
（Ｍ ｕｌｔｌｐｌｅ Ｓ ｕｂ−Ｎ、ｙｑｕｉｓｔ
Ｓａｍｐｌｉｎｏ Ｅｎｃｏｄｌｎａ ）がある。
ＮＴＳＣカラーテレビジョン方式に比してより高精細な
画像伝送ができる。いわゆる高品位テレビジョン方式が
種々で提案されており、そのうちの一つに文献二二宮は
か「高品位テレビの衛星１チャン゛ネル伝送方式（ＭＵ
ＳＥ）Ｊテレビジョン学会技術報告、ＴＥＢＳ ９５
−２．昭和５９年３月、で提案されたＭ Ｕ Ｓ Ｅ
（Ｍ ｕｌｔｌｐｌｅ Ｓ ｕｂ−Ｎ、ｙｑｕｉｓｔ
Ｓａｍｐｌｉｎｏ Ｅｎｃｏｄｌｎａ ）がある。
ＭＬＩＳＥ方式は、信号伝送に要する周波数帯域幅を極
力小さくするために格子点毎のサンプル値で表現した画
像情報を所定の法則に従って格子点を間引いて伝送し、
受信側ではフィールド内、フィールド閲、フレーム間内
挿を用いて、伝送されなかった格子点情報を近似的に再
現する方式である。この方式では伝送すべき格子点情報
は、一定サンプリング周期９例えば１／ （１６，２Ｍ
）−１２）周期のＲＡＭ （パルス振幅変調）信号とし
て伝送されるが、伝送帯域幅節約のためベースバンド換
算総合伝達特性はナイキスト条件、すなわち孤立パルス
のサンプル値がｔ−ｎＴ （ｎ≠Ｏ，Ｔはサンプリング
周期）で０になるという条件を満す範囲内で、できるだ
け狭帯域に選ばれる。従って、受信側のＰＡＭＩＩＩＩ
器（サンプリング回路）のサンプリング・クロックの位
相が本来の位相から僅かでもずれると、それに応じて復
調出力にサンプル間理詰を生ずる。このサンプル間理詰
は最終的には再生画面上での水平・垂直両方向の解徴度
低下につながるから、高品位の画像伝送を目的とするＭ
ＵＳＥ方式においては、極力小さく抑えられなければな
らない。すなわち、ＭｔＪＳＥ方式においては受信側に
おけるサンプリング・クロックの位相を極めて正確に送
信側のクロックに同期させる必要がある。
力小さくするために格子点毎のサンプル値で表現した画
像情報を所定の法則に従って格子点を間引いて伝送し、
受信側ではフィールド内、フィールド閲、フレーム間内
挿を用いて、伝送されなかった格子点情報を近似的に再
現する方式である。この方式では伝送すべき格子点情報
は、一定サンプリング周期９例えば１／ （１６，２Ｍ
）−１２）周期のＲＡＭ （パルス振幅変調）信号とし
て伝送されるが、伝送帯域幅節約のためベースバンド換
算総合伝達特性はナイキスト条件、すなわち孤立パルス
のサンプル値がｔ−ｎＴ （ｎ≠Ｏ，Ｔはサンプリング
周期）で０になるという条件を満す範囲内で、できるだ
け狭帯域に選ばれる。従って、受信側のＰＡＭＩＩＩＩ
器（サンプリング回路）のサンプリング・クロックの位
相が本来の位相から僅かでもずれると、それに応じて復
調出力にサンプル間理詰を生ずる。このサンプル間理詰
は最終的には再生画面上での水平・垂直両方向の解徴度
低下につながるから、高品位の画像伝送を目的とするＭ
ＵＳＥ方式においては、極力小さく抑えられなければな
らない。すなわち、ＭｔＪＳＥ方式においては受信側に
おけるサンプリング・クロックの位相を極めて正確に送
信側のクロックに同期させる必要がある。
ところで、ＭＵＳＥ方式においてはサンプリング・クロ
ックそのものは伝送されておらず、代りに同期信号どし
て第２図（ａ）（ｂ）に示すようなＨＣ）（水平同期）
信号およびＦＰ（フレームパルス）信号が伝送されてい
る。ＭｅＯ２号は各水平走査線信号の頭の部分に挿入さ
れる。１水平走査線はりＣ１７り周期をＴ−１／ （１
６，２ＭＨｚ ）として４８０Ｔの長さを有するが、そ
の第１〜第１２サンプリング点が第２５ｉ！１（ａ）の
ように規定されている。一方、ＦＰ倍信号１１２５本の
水平走査線からなる１フレームの中の隣り合う２水平走
査線１組に挿入きれており、第２図（ｂ）のように規定
されている。
ックそのものは伝送されておらず、代りに同期信号どし
て第２図（ａ）（ｂ）に示すようなＨＣ）（水平同期）
信号およびＦＰ（フレームパルス）信号が伝送されてい
る。ＭｅＯ２号は各水平走査線信号の頭の部分に挿入さ
れる。１水平走査線はりＣ１７り周期をＴ−１／ （１
６，２ＭＨｚ ）として４８０Ｔの長さを有するが、そ
の第１〜第１２サンプリング点が第２５ｉ！１（ａ）の
ように規定されている。一方、ＦＰ倍信号１１２５本の
水平走査線からなる１フレームの中の隣り合う２水平走
査線１組に挿入きれており、第２図（ｂ）のように規定
されている。
このように、ＨＤｆｉ号およびＦＰ倍信号いずれもクロ
ック周波数（１６，２ＭＨｚ ）を分周して作成された
ものであり、特にＨＤ信号の波形はサンプリング時刻で
の振幅値が正確に規定された波形であるから、受信側で
はＨＤ信号を！１１１１にしてサンプリング・クロック
を再生することができる。
ック周波数（１６，２ＭＨｚ ）を分周して作成された
ものであり、特にＨＤ信号の波形はサンプリング時刻で
の振幅値が正確に規定された波形であるから、受信側で
はＨＤ信号を！１１１１にしてサンプリング・クロック
を再生することができる。
受信側におけるサンプリング・クロックの再生は、具体
的には受信された入力信号を一方の入力とする位相比較
器と、この位相比較器の出力を入力とするループフィル
タ、およびループフィルタの出力により発振周波数が制
御される電圧制御発振器からなる位相同期回路を用いて
行なわれる。
的には受信された入力信号を一方の入力とする位相比較
器と、この位相比較器の出力を入力とするループフィル
タ、およびループフィルタの出力により発振周波数が制
御される電圧制御発振器からなる位相同期回路を用いて
行なわれる。
すなわち、入力信号から検出したＦＰ倍信号電圧制御発
振器の出力に基き内部で作成した内部ＦＰ傷信号の位相
比較により得られた位相誤差信号で電圧制御発振器を制
御して、電圧制御発振器の出力に得られるサンプリング
・クロックの位相誤差を一定範囲内に追込んだ後、入力
信号中のＨＤ信号と電圧１１１１１１発振器の出力に基
き内部で作成した内部ＨＤ信号との位相比較により得ら
れた位相誤差信号で電圧制御発振器を制御することによ
り。
振器の出力に基き内部で作成した内部ＦＰ傷信号の位相
比較により得られた位相誤差信号で電圧制御発振器を制
御して、電圧制御発振器の出力に得られるサンプリング
・クロックの位相誤差を一定範囲内に追込んだ後、入力
信号中のＨＤ信号と電圧１１１１１１発振器の出力に基
き内部で作成した内部ＨＤ信号との位相比較により得ら
れた位相誤差信号で電圧制御発振器を制御することによ
り。
サンプリング・クロックの位相誤差を極めて零に近い値
まで追込むことによって、送信側のクロックに正しく位
相同期したサンプリング・クロックが再生される。
まで追込むことによって、送信側のクロックに正しく位
相同期したサンプリング・クロックが再生される。
しかしながら、このような位相同期回路では入力信号に
含まれる雑音成分によってサンプリング・クロックの位
相ジッタが発生するという問題がある。すなわち、上記
のようなＨＤ ４８ 号に関する位相同期ループを含ん
だ回路では本来の位相誤差信号の振幅変化範囲が非常に
狭いため、入力信号に大きな雑音が含まれていると、そ
の雑音成分の振幅が本来の位相誤差信号の振幅変化範囲
を越えてしまい、これによって電圧制御発振器の発振位
相が本来の位相誤差とはＩ関係に過大に変動するのであ
る。この位相ジッタの大きさは入力信号のＳ／Ｎと位相
同期ループのパラメータ（ループ利得、ダンピング係数
）で決まり、一般に位相ジッタを小さくしようとすれば
位相同期ループの引込み特性が劣化するという関係にあ
る。
含まれる雑音成分によってサンプリング・クロックの位
相ジッタが発生するという問題がある。すなわち、上記
のようなＨＤ ４８ 号に関する位相同期ループを含ん
だ回路では本来の位相誤差信号の振幅変化範囲が非常に
狭いため、入力信号に大きな雑音が含まれていると、そ
の雑音成分の振幅が本来の位相誤差信号の振幅変化範囲
を越えてしまい、これによって電圧制御発振器の発振位
相が本来の位相誤差とはＩ関係に過大に変動するのであ
る。この位相ジッタの大きさは入力信号のＳ／Ｎと位相
同期ループのパラメータ（ループ利得、ダンピング係数
）で決まり、一般に位相ジッタを小さくしようとすれば
位相同期ループの引込み特性が劣化するという関係にあ
る。
ＭＵＳＥ方式においては、このようなサンプリング・り
Ｏツクの位相ジッタはサンプル値の振幅変動となって直
接画質劣化につながるから、位相ジッタは極力小さく抑
えられなければならない。
Ｏツクの位相ジッタはサンプル値の振幅変動となって直
接画質劣化につながるから、位相ジッタは極力小さく抑
えられなければならない。
一方、位相同期回路の周波数引込み範囲や引込み時間も
、一定の要求仕様を満足させなければならない。しかし
、位相ジッタの抑圧と引込み特性の向上とは上述のよう
に一般に相反する要求であり、両者を同時に満たすこと
は特に入力信号のＳ／Ｎが低いときには困難であった。
、一定の要求仕様を満足させなければならない。しかし
、位相ジッタの抑圧と引込み特性の向上とは上述のよう
に一般に相反する要求であり、両者を同時に満たすこと
は特に入力信号のＳ／Ｎが低いときには困難であった。
〔発明の目的）
この発明の目的は、入力信号に含まれる雑音に起因する
位相ジッタの少ない再生クロックが得られる位相同期回
路を提供することである。
位相ジッタの少ない再生クロックが得られる位相同期回
路を提供することである。
この発明による位相同期回路は、入力信号が一方の入力
端に与えられる位相比較器と、この位相比較器の出力を
入力とするループフィルタと、このループフィルタの出
力によって発振周波数が制御されその出力が前記位相比
較器の他方の入力端に与えられる電圧制御発振器とを含
む位相同期回路において、位相比較器と前記ループフィ
ルタとの間に振幅リミッタを挿入したことを特徴してい
る。
端に与えられる位相比較器と、この位相比較器の出力を
入力とするループフィルタと、このループフィルタの出
力によって発振周波数が制御されその出力が前記位相比
較器の他方の入力端に与えられる電圧制御発振器とを含
む位相同期回路において、位相比較器と前記ループフィ
ルタとの間に振幅リミッタを挿入したことを特徴してい
る。
この発明によれば、位相比較器とループフィルタとの間
に挿入した振幅リミッタによって、入力信号に大きな雑
音成分が含まれている場合でも、この雑音成分による電
圧制御発振器の発振位相の変動が抑えられるため、位相
ジッタの少ないクロック再生が可能となる。
に挿入した振幅リミッタによって、入力信号に大きな雑
音成分が含まれている場合でも、この雑音成分による電
圧制御発振器の発振位相の変動が抑えられるため、位相
ジッタの少ないクロック再生が可能となる。
第１図はこの発明をＭＵＳＥ方式のテレビジョン伝送に
おける受信側のサンプリング・クロック再生用位相同期
回路に適用した一実施例を示すものである。図において
、入力端子１には第２図（ａ）（ｂ）に示すＨＤ信号、
ＦＰ倍信号含むベースバンド・テレビ信号が印加され、
まずＡ／Ｄ変換器２で８ビット程度のディジタル信号に
変換される。Ａ ／ Ｄ変換器２はＶＣＸＯ（電圧制御
水晶発振器）１２から供給されるサンプリング・クロッ
クによって動作する。ＶＣＸＯｌ ２は必要なサンプリ
ング・クロックの周波数１６．２Ｍ ＨＺを直接出力す
る発振器であってもよいし、１６．２Ｍ ＨＺと一定の
比にある別の周波数で発振する発振器と分局器との組合
せであってもよい。
おける受信側のサンプリング・クロック再生用位相同期
回路に適用した一実施例を示すものである。図において
、入力端子１には第２図（ａ）（ｂ）に示すＨＤ信号、
ＦＰ倍信号含むベースバンド・テレビ信号が印加され、
まずＡ／Ｄ変換器２で８ビット程度のディジタル信号に
変換される。Ａ ／ Ｄ変換器２はＶＣＸＯ（電圧制御
水晶発振器）１２から供給されるサンプリング・クロッ
クによって動作する。ＶＣＸＯｌ ２は必要なサンプリ
ング・クロックの周波数１６．２Ｍ ＨＺを直接出力す
る発振器であってもよいし、１６．２Ｍ ＨＺと一定の
比にある別の周波数で発振する発振器と分局器との組合
せであってもよい。
Ａ／Ｄ変換器２の出力は三方され、一方はＦＰ（、フレ
ームパルス）検出回路３に、他方はＨＤ（水平同期）信
号に関する位相比較回路（以下、ＨＤ位相比較回路とい
う）５に導入される。Ａ／Ｄ変換器２の出力のうらＦＰ
検出回路３に入力されるのは、ＭＳＢ （Ｍｏｓｔ ５
１ｇｎ１ｃａｎｔ Ｂｉｔ）だけでよい。ＦＰ検出回
路３の礪能は、ＦＰ倍信号第２図（ｂ）のように規定さ
れた特定の形状の波形であることに＠目して、Ａ１０変
換器２の出力中にこれと一致するパターンが出現する時
刻を検出することである。すなわち、Ａ／Ｄ変換器２の
出力のＭＳＢの系列の中に第３図に示すような２値パタ
ーンと、これの１．０を逆にした２値・パターンとが、
ちょうど４８０ ／ｉミロツクけずれて存在するという
事象を検出するものである。第３図の２値パターン系列
のうち、Ｒ後の“°１″の連続のうちの最初の“１”の
時刻（口で示す）を検出ＦＰ点と呼び、入力信号から検
出されるＦＰ倍信号時刻基準とする。
ームパルス）検出回路３に、他方はＨＤ（水平同期）信
号に関する位相比較回路（以下、ＨＤ位相比較回路とい
う）５に導入される。Ａ／Ｄ変換器２の出力のうらＦＰ
検出回路３に入力されるのは、ＭＳＢ （Ｍｏｓｔ ５
１ｇｎ１ｃａｎｔ Ｂｉｔ）だけでよい。ＦＰ検出回
路３の礪能は、ＦＰ倍信号第２図（ｂ）のように規定さ
れた特定の形状の波形であることに＠目して、Ａ１０変
換器２の出力中にこれと一致するパターンが出現する時
刻を検出することである。すなわち、Ａ／Ｄ変換器２の
出力のＭＳＢの系列の中に第３図に示すような２値パタ
ーンと、これの１．０を逆にした２値・パターンとが、
ちょうど４８０ ／ｉミロツクけずれて存在するという
事象を検出するものである。第３図の２値パターン系列
のうち、Ｒ後の“°１″の連続のうちの最初の“１”の
時刻（口で示す）を検出ＦＰ点と呼び、入力信号から検
出されるＦＰ倍信号時刻基準とする。
一方、ＶＣＸＯｌ２の出力は分周回！８１３゜１４によ
って１／ （４８０Ｘ １１２５）に分周され、３０）
−１２の内部ＦＰＦ号としてＦＰ（フレームパルス）に
関する位相同期回路（以下、ＦＰ位相比較回路という）
４に導入される。ＦＰ位相比較回路４では検出ＦＰ点と
、内部ＦＰ信号の例えば立上り点との位相比較がなされ
、どちらが先に到来したかを判定する。但し、両者がち
ょうど３０Ｈ２周期の１７７２だけ互いにずれていると
きには、どちらが先と判定してもよい。この判定結果は
、“１″。
って１／ （４８０Ｘ １１２５）に分周され、３０）
−１２の内部ＦＰＦ号としてＦＰ（フレームパルス）に
関する位相同期回路（以下、ＦＰ位相比較回路という）
４に導入される。ＦＰ位相比較回路４では検出ＦＰ点と
、内部ＦＰ信号の例えば立上り点との位相比較がなされ
、どちらが先に到来したかを判定する。但し、両者がち
ょうど３０Ｈ２周期の１７７２だけ互いにずれていると
きには、どちらが先と判定してもよい。この判定結果は
、“１″。
“−１パ、“０″ （ずれが±１クロック以内）の３ｒ
Ｉｉ信号としてディジタル積分回路９に送られる。
Ｉｉ信号としてディジタル積分回路９に送られる。
ディジタル積分回路９はＦＰ位相比較回路４の判定結果
に応じて、積分結果を１単位だけ増減する。
に応じて、積分結果を１単位だけ増減する。
但し、ＦＰ位相比較回路４の判定結果が０′のときはそ
れまでの積分結果を保持する。ディジタル積分回路９の
出力は加算器１ｏを経てＤ ／ Ａ変換器１１に供給さ
れ、アナログ電圧に変換される。
れまでの積分結果を保持する。ディジタル積分回路９の
出力は加算器１ｏを経てＤ ／ Ａ変換器１１に供給さ
れ、アナログ電圧に変換される。
このＤ／Ａ変換器１１の出力電圧によってＶＣ×０１２
の発振周波数が制御されるが、その方向はＦＰ位相比較
回路４において内部ＦＰ信号が検出ＦＰ点よりも遅れて
いれば、ＶＣＸＯ１２の発振周波数を高くする方向に設
定する。
の発振周波数が制御されるが、その方向はＦＰ位相比較
回路４において内部ＦＰ信号が検出ＦＰ点よりも遅れて
いれば、ＶＣＸＯ１２の発振周波数を高くする方向に設
定する。
以上；ホベたｒｖｃｘ○１２〜分周回路１３゜１４〜Ｆ
Ｐ位相比較回路４〜ディジタル積分回路９〜Ｄ／Ａ変換
器１１〜ＶＣＸ０１２」からなるループによって、第１
の位相同期ループが形成され、この位相同期ループの作
用によってＶＣＸＯ１２の発振周波数はやがて送信側の
伝送りロック周波数にほぼ等しくなると共に、内部ＦＰ
信号と検出ＦＰ点のタイミングも±１クロックの範囲内
で一致する。
Ｐ位相比較回路４〜ディジタル積分回路９〜Ｄ／Ａ変換
器１１〜ＶＣＸ０１２」からなるループによって、第１
の位相同期ループが形成され、この位相同期ループの作
用によってＶＣＸＯ１２の発振周波数はやがて送信側の
伝送りロック周波数にほぼ等しくなると共に、内部ＦＰ
信号と検出ＦＰ点のタイミングも±１クロックの範囲内
で一致する。
この状態に入ると、ＦＰ位相比較回路４の出力は原則と
して“Ｏ”になり、これに応答してスイッチ８が「開」
から「閉」になる。これ以後は上述のＦＰ位相比較回路
４を含む第１の位相同期ループに加わって、ｒＶｃＸＯ
１０〜分周回路１３〜位相比較器１６〜振幅リミッタ６
〜ルーブフィ／Ｌ’＋７〜Ｄ／Ａ変換器１１〜ＶＣＸＯ
Ｉ ２Ｊ （７）／Ｌ。
して“Ｏ”になり、これに応答してスイッチ８が「開」
から「閉」になる。これ以後は上述のＦＰ位相比較回路
４を含む第１の位相同期ループに加わって、ｒＶｃＸＯ
１０〜分周回路１３〜位相比較器１６〜振幅リミッタ６
〜ルーブフィ／Ｌ’＋７〜Ｄ／Ａ変換器１１〜ＶＣＸＯ
Ｉ ２Ｊ （７）／Ｌ。
−ブよりなる第２の位相同期ループも動作を開始する。
但し、位相比較器１６は第２の位相同期ループにおける
位相比較器であって、Ａ／Ｄ変換回路２とＨＤ位相比較
回路５とで構成される部分である。
位相比較器であって、Ａ／Ｄ変換回路２とＨＤ位相比較
回路５とで構成される部分である。
ＨＤ位相比較回路５は具体的には第４因に示すような構
成で実現される。すなわち、Ａ／Ｄ変換器２からの８ビ
ット並列信号からなるサンプル値系列は４段のシフトレ
ジスタ２１〜２４、係数回路２６．２７、加算回路２５
．２８、シフトレジスタ２９を経て位相誤差信号として
出力される。
成で実現される。すなわち、Ａ／Ｄ変換器２からの８ビ
ット並列信号からなるサンプル値系列は４段のシフトレ
ジスタ２１〜２４、係数回路２６．２７、加算回路２５
．２８、シフトレジスタ２９を経て位相誤差信号として
出力される。
ここで、シフトレジスタ２１〜２４はＡ／Ｄ変換器２と
同様１６．２）（ｚのサンプリング・クロックで駆動さ
れるのに対し、シフトレジスタ２９はサンプリング・ク
ロックを１／４８０分周して得た内部ＨＤ信号で駆動さ
熟る。位相比較器１６で実行している演算を式で示せば
、Ａ／Ｄ変換器２へのアナログ入力をＸ（ｔ）、シフト
レジスタ２９のディジタル出力値をＶ、Ａ／Ｄ変換器２
のサンプリング・クロックの位相誤差をサンプリング周
期Ｔで規格化したものをφ（なお、１／４８０分周回路
１３の初期条件で決まる内部ＨＤ信号のタイミング誤差
もφに含めるので、１φｌは１以上にもなり得る）とし
て シーエ（ｘ（φＴ−２７）＋ｘ （φＴ＋２Ｔ＞１−Ｘ
（φＴ） ・・・（１） となる。φを横軸、ｙを縦軸にとって（１）式の演算結
果を図示すると、第５図に示すようになる。ｙはφに関
して周期４８０の周期！！！数であるが、位相比較特性
を示しているのは−３くφ〈３の限られた区間だけであ
る。これ以外の区間については、位相比較器１６からは
サンプリング・クロックの位相誤差φに関して意味のあ
る情報は得られない。
同様１６．２）（ｚのサンプリング・クロックで駆動さ
れるのに対し、シフトレジスタ２９はサンプリング・ク
ロックを１／４８０分周して得た内部ＨＤ信号で駆動さ
熟る。位相比較器１６で実行している演算を式で示せば
、Ａ／Ｄ変換器２へのアナログ入力をＸ（ｔ）、シフト
レジスタ２９のディジタル出力値をＶ、Ａ／Ｄ変換器２
のサンプリング・クロックの位相誤差をサンプリング周
期Ｔで規格化したものをφ（なお、１／４８０分周回路
１３の初期条件で決まる内部ＨＤ信号のタイミング誤差
もφに含めるので、１φｌは１以上にもなり得る）とし
て シーエ（ｘ（φＴ−２７）＋ｘ （φＴ＋２Ｔ＞１−Ｘ
（φＴ） ・・・（１） となる。φを横軸、ｙを縦軸にとって（１）式の演算結
果を図示すると、第５図に示すようになる。ｙはφに関
して周期４８０の周期！！！数であるが、位相比較特性
を示しているのは−３くφ〈３の限られた区間だけであ
る。これ以外の区間については、位相比較器１６からは
サンプリング・クロックの位相誤差φに関して意味のあ
る情報は得られない。
位相比較器１６の出力、つまりＨＤ位相比較回路５の出
力は振幅リミッタ６により後述のように振幅制限された
後、所定の伝達特性を有するループフィルタ７、切換ス
イッチ８．加算回路１０およびＤ／Ａ変換器１１を経由
してＶＣＸＯ１２の制御入力となり、ここにもう一つの
位相同期ループが形成される。前述のＦＰ倍信号関する
第１の位相同期ループの役割がサンプリング・クロック
の位相誤差φを−１くφく１の範囲に追込むことであっ
たのに対し、このＨＤ信号に関する位相同期ループの役
割は、φをざらに極めて零に近い直に保つことである。
力は振幅リミッタ６により後述のように振幅制限された
後、所定の伝達特性を有するループフィルタ７、切換ス
イッチ８．加算回路１０およびＤ／Ａ変換器１１を経由
してＶＣＸＯ１２の制御入力となり、ここにもう一つの
位相同期ループが形成される。前述のＦＰ倍信号関する
第１の位相同期ループの役割がサンプリング・クロック
の位相誤差φを−１くφく１の範囲に追込むことであっ
たのに対し、このＨＤ信号に関する位相同期ループの役
割は、φをざらに極めて零に近い直に保つことである。
ここで、位相比較器１６は（１）式に示した演算を行な
うものであるから、入力信号に含まれる雑音成分はＨＤ
位相比較回Ｎ５の出力に電力で １．′’４＋ １．
、’４ ＋ｉ −１，５倍、電圧では １．５倍されて
現われる。この雑音成分がループフィルタ７およびＤ／
Ａ変換器１１を経由してＶＣＸＯ１２の制御入力端子に
与えられると、ＶＣＸＯ１２の発振周波数がランダムに
変動し、その結果、出力端子１５に得られるサンプリン
グ・クロックに位相ジッタが生じてしまう。この発明に
よれば、位相比較器１６とループフィルタ７との間に振
幅リミッタ６を挿入したことにより、このような問題が
解決される。以下、この振幅リミッタ６の作用について
説明する。
うものであるから、入力信号に含まれる雑音成分はＨＤ
位相比較回Ｎ５の出力に電力で １．′’４＋ １．
、’４ ＋ｉ −１，５倍、電圧では １．５倍されて
現われる。この雑音成分がループフィルタ７およびＤ／
Ａ変換器１１を経由してＶＣＸＯ１２の制御入力端子に
与えられると、ＶＣＸＯ１２の発振周波数がランダムに
変動し、その結果、出力端子１５に得られるサンプリン
グ・クロックに位相ジッタが生じてしまう。この発明に
よれば、位相比較器１６とループフィルタ７との間に振
幅リミッタ６を挿入したことにより、このような問題が
解決される。以下、この振幅リミッタ６の作用について
説明する。
Ａ／Ｄ変換器１２の出力に得られるサンプリング・クロ
ックの位相誤差φと位相比較器１６の出力１ｉｌｙとの
関係は、第５図に示したような特性を有する。Ａ 、／
Ｄ変換器２のダイナミックレンジを１、／２５６〜２
５Ｇ、／２５Ｂと定義すると、位相比較器１６の出力の
振幅変化範囲は、サンプリング・クロックの位相誤差φ
に起因する成分としては、−６４／ ２５６〜６４．、
’２５Ｇに限られる。
ックの位相誤差φと位相比較器１６の出力１ｉｌｙとの
関係は、第５図に示したような特性を有する。Ａ 、／
Ｄ変換器２のダイナミックレンジを１、／２５６〜２
５Ｇ、／２５Ｂと定義すると、位相比較器１６の出力の
振幅変化範囲は、サンプリング・クロックの位相誤差φ
に起因する成分としては、−６４／ ２５６〜６４．、
’２５Ｇに限られる。
しかし、位相比較器１６の入力信号に雑音成分が含まれ
ている場合には、雑音の大きさによっては位相比較器１
６の出力は（１）式の演算の結果、−２５６／’２５６
〜２５６．’２５６の全範囲にわたって変化し得る。す
なわち、入力信号のＳ／Ｎが低い場合には位相比較器１
６の出力に、本来サンプリング・クロックの位相誤差φ
が原因では生じないはずの大振幅の信号が生じる可能性
がある。
ている場合には、雑音の大きさによっては位相比較器１
６の出力は（１）式の演算の結果、−２５６／’２５６
〜２５６．’２５６の全範囲にわたって変化し得る。す
なわち、入力信号のＳ／Ｎが低い場合には位相比較器１
６の出力に、本来サンプリング・クロックの位相誤差φ
が原因では生じないはずの大振幅の信号が生じる可能性
がある。
振幅リミッタ６はこのような雑音成分に基く出力を抑圧
するためのもので、その振幅制限範囲は例えば入力信号
に雑音成分が存在しないときに位相比較器１６の出力に
生じ得る位相誤差信号、換言すればサンプリング・クロ
ックの位相誤差φにのみ起因する本来の位相誤差信号の
振幅変化範囲一６４／ ２５６〜６４／ ２５６とほぼ
等しく設定される。
するためのもので、その振幅制限範囲は例えば入力信号
に雑音成分が存在しないときに位相比較器１６の出力に
生じ得る位相誤差信号、換言すればサンプリング・クロ
ックの位相誤差φにのみ起因する本来の位相誤差信号の
振幅変化範囲一６４／ ２５６〜６４／ ２５６とほぼ
等しく設定される。
これにより入力信号にどのような瞬時振幅の雑音が混入
していても、ループフィルタ７に供給される信号の振幅
変化範囲は、サンプリング・クロックの位相誤差に起因
する本来の位相誤差信号の振幅変化範囲を越えることは
ない。なお、振幅リミッタ６はこの例ではディジタル信
号を扱うものであり、例えばＲＯＭを用いて実現するこ
とができる。すなわち、ＲＯＭの各アドレスに入力の位
相誤差信号の多値に対応した振幅制限後のディジタル値
を書込んでおき、それらをＨＤ位相比較回路５の出力値
をアドレス入力として読出す構成とすればよい。
していても、ループフィルタ７に供給される信号の振幅
変化範囲は、サンプリング・クロックの位相誤差に起因
する本来の位相誤差信号の振幅変化範囲を越えることは
ない。なお、振幅リミッタ６はこの例ではディジタル信
号を扱うものであり、例えばＲＯＭを用いて実現するこ
とができる。すなわち、ＲＯＭの各アドレスに入力の位
相誤差信号の多値に対応した振幅制限後のディジタル値
を書込んでおき、それらをＨＤ位相比較回路５の出力値
をアドレス入力として読出す構成とすればよい。
このような振幅リミッタ６を設けることによって、ルー
プフィルタ７、Ｄ／Ａ変換器１１を経由してＶＣＸＯ１
２に供給される制御入力に含まれる雑音成分が抑圧され
、結果として出力端子１５に得られるサンプリング・ク
ロックの位相ジッタが抑圧される。しかも、振幅リミッ
タ６は本来の位相誤差信号に関してはほとんど影響を及
ぼさないので、振幅リミッタ６の挿入によって位相同期
ループの引込み特性（引込み周波数Ｒ囲や引込み時間）
の劣化といった弊害を伴うことはない。 ゛なお、上記
の説明では振幅リミッタ６の振幅制限範囲を位相比較器
１６の本来の出力変化範囲にほぼ等しくしたが、これよ
り狭い範囲に設定してもよい。その場合、位相同期ルー
プの引込み特性は幾分犠牲になるが、雑音抑圧効果はさ
らに向上する。
プフィルタ７、Ｄ／Ａ変換器１１を経由してＶＣＸＯ１
２に供給される制御入力に含まれる雑音成分が抑圧され
、結果として出力端子１５に得られるサンプリング・ク
ロックの位相ジッタが抑圧される。しかも、振幅リミッ
タ６は本来の位相誤差信号に関してはほとんど影響を及
ぼさないので、振幅リミッタ６の挿入によって位相同期
ループの引込み特性（引込み周波数Ｒ囲や引込み時間）
の劣化といった弊害を伴うことはない。 ゛なお、上記
の説明では振幅リミッタ６の振幅制限範囲を位相比較器
１６の本来の出力変化範囲にほぼ等しくしたが、これよ
り狭い範囲に設定してもよい。その場合、位相同期ルー
プの引込み特性は幾分犠牲になるが、雑音抑圧効果はさ
らに向上する。
第６図はこの発明の他°の実施例を示すもので、第１図
の位相同期回路にざらに振幅υ１限範囲設定回路１７を
付加したものである。この振幅制限範囲設定回路１７は
振幅リミッタ６の振幅制限範囲を複数種に切換えて設定
するための回路であり、−例として一６４／ ２５６〜
６４／ ２５Ｇと、−８／ ２５６〜８／２５６の２種
に切換えて設定できるものとする。
の位相同期回路にざらに振幅υ１限範囲設定回路１７を
付加したものである。この振幅制限範囲設定回路１７は
振幅リミッタ６の振幅制限範囲を複数種に切換えて設定
するための回路であり、−例として一６４／ ２５６〜
６４／ ２５Ｇと、−８／ ２５６〜８／２５６の２種
に切換えて設定できるものとする。
この振幅制限範囲設定回路１７により、振幅リミッタ６
の振幅制限範囲はスイッチ８が「開」から「閉」になっ
てＨＤ信号に関する第２の位相同期ループが動作を開始
してから予め定められた一定時間の間は広い方の範囲一
６４／ ２５Ｂ〜６４．’２５６に設定され、これ以後
は−Ｌ’２５６〜８／ ２５６に設定される。このよう
にすれば、位相同期ループの過渡状態においては第１図
の実施例と同様の動作が行なわれるため、位相同期ルー
プの引込み特性が損われることはなく、また位相同期が
確立した定常状態においては位相誤差φは通常十分に小
さいので、振幅制限範囲が狭く設定された振幅リミッタ
６によって、同期外れを起こすことなく、過大雑音の影
響が効果的に抑圧される。なお、万一位相同期が外れて
位相誤差φが±１を越えたときには、ＦＰ位相比較回路
４でこれが検出されるので、スイッチ８が一旦「開」と
なって動作が最初からやり直されることになる。
の振幅制限範囲はスイッチ８が「開」から「閉」になっ
てＨＤ信号に関する第２の位相同期ループが動作を開始
してから予め定められた一定時間の間は広い方の範囲一
６４／ ２５Ｂ〜６４．’２５６に設定され、これ以後
は−Ｌ’２５６〜８／ ２５６に設定される。このよう
にすれば、位相同期ループの過渡状態においては第１図
の実施例と同様の動作が行なわれるため、位相同期ルー
プの引込み特性が損われることはなく、また位相同期が
確立した定常状態においては位相誤差φは通常十分に小
さいので、振幅制限範囲が狭く設定された振幅リミッタ
６によって、同期外れを起こすことなく、過大雑音の影
響が効果的に抑圧される。なお、万一位相同期が外れて
位相誤差φが±１を越えたときには、ＦＰ位相比較回路
４でこれが検出されるので、スイッチ８が一旦「開」と
なって動作が最初からやり直されることになる。
この発明は上記した実施例に限定されるものではなく、
例えば実施例ではこの発明をＭＵＳＥ方式のテレビジョ
ン伝送における受信側でのクロック再生用の位相同期回
路に適用した例について述べたが、この発明はこれ以外
の種々の位相同期回路に適用が可能である。また、位相
同期ループ中にＡ／Ｄ変換器やＤ／Ａ変換器を含まず位
相比較器やループフィルタがアナログ回路で構成される
位相同期回路にも適用することができる。その池、この
発明は要旨を逸脱しない範囲で種々変形実施することが
可能である。
例えば実施例ではこの発明をＭＵＳＥ方式のテレビジョ
ン伝送における受信側でのクロック再生用の位相同期回
路に適用した例について述べたが、この発明はこれ以外
の種々の位相同期回路に適用が可能である。また、位相
同期ループ中にＡ／Ｄ変換器やＤ／Ａ変換器を含まず位
相比較器やループフィルタがアナログ回路で構成される
位相同期回路にも適用することができる。その池、この
発明は要旨を逸脱しない範囲で種々変形実施することが
可能である。
第１図はこの発明の一実施例の位相同期回路の構成図、
第２図（ａ）（ｂ）はＭ Ｕ Ｓ Ｅ方式における伝送
信号に挿入される水平同期信号およびフレームパルスの
波形図、第３図はフレームパルス検出回路が検出する２
値パターンを示す図、第４図は水平同期信号に関する位
相比較回路の具体的構成図、第５図は水平同期信号に関
する位相比較回路を含む位相比較器の出力とサンプリン
グ・クロックの位相誤差との関係を示す特性図、第６因
はこの発明の他の実施例の位相同期回路の構成図である
。 ３・・・フレームパルス検出回路、４・・・フレームパ
ルスに関する位相比較回路、５・・・水平同期信号に関
する位相比較回路、６・・・振幅リミッタ、７・・・ル
ープフィルタ、１２・・・電圧制御発振器、１６・・・
位相比較器、１７・・・振幅制限範囲設定回路。 出願人代理人 弁理士 鈴江武彦 第１図 第２ＦＭ （ａ） （ｂ） ｓ３図 １７回場近し 第４図 １Ｊ６図
第２図（ａ）（ｂ）はＭ Ｕ Ｓ Ｅ方式における伝送
信号に挿入される水平同期信号およびフレームパルスの
波形図、第３図はフレームパルス検出回路が検出する２
値パターンを示す図、第４図は水平同期信号に関する位
相比較回路の具体的構成図、第５図は水平同期信号に関
する位相比較回路を含む位相比較器の出力とサンプリン
グ・クロックの位相誤差との関係を示す特性図、第６因
はこの発明の他の実施例の位相同期回路の構成図である
。 ３・・・フレームパルス検出回路、４・・・フレームパ
ルスに関する位相比較回路、５・・・水平同期信号に関
する位相比較回路、６・・・振幅リミッタ、７・・・ル
ープフィルタ、１２・・・電圧制御発振器、１６・・・
位相比較器、１７・・・振幅制限範囲設定回路。 出願人代理人 弁理士 鈴江武彦 第１図 第２ＦＭ （ａ） （ｂ） ｓ３図 １７回場近し 第４図 １Ｊ６図
Claims (4)
- （１）入力信号が一方の入力端に与えられる位相比較器
と、この位相比較器の出力を入力とするループフィルタ
と、このループフィルタの出力によつて発振周波数が制
御されその出力が前記位相比較器の他方の入力端に与え
られる電圧制御発振器とを含む位相同期回路において、
前記位相比較器と前記ループフィルタとの間に振幅リミ
ッタを挿入したことを特徴とする位相同期回路。 - （２）振幅リミッタは、その振幅制限範囲が位相同期回
路への入力信号中に雑音成分が存在しないときに位相比
較器の出力に生じ得る位相誤差信号の振幅変化範囲にほ
ぼ等しく設定されたものであることを特徴とする特許請
求の範囲第１項記載の位相同期回路。 - （３）振幅リミッタは、その振幅制限範囲が位相同期回
路の入力信号中に雑音成分が存在しないときに位相比較
器の出力に生じ得る位相誤差信号の振幅変化範囲より狭
い範囲に設定されたものであることを特徴とする特許請
求の範囲第１項記載の位相同期回路。 - （４）振幅リミッタは、その振幅制限範囲が位相同期回
路の動作開始後の時間経過に伴い順次狭い範囲に設定さ
れるものであることを特徴とする特許請求の範囲第１項
記載の位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7475085A JPH0666771B2 (ja) | 1985-04-09 | 1985-04-09 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7475085A JPH0666771B2 (ja) | 1985-04-09 | 1985-04-09 | 位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61234139A true JPS61234139A (ja) | 1986-10-18 |
| JPH0666771B2 JPH0666771B2 (ja) | 1994-08-24 |
Family
ID=13556245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7475085A Expired - Lifetime JPH0666771B2 (ja) | 1985-04-09 | 1985-04-09 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666771B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0763949A2 (en) * | 1995-09-15 | 1997-03-19 | Thomson Consumer Electronics, Inc. | Apparatus for detecting noise in a color video signal |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54148410A (en) * | 1978-05-15 | 1979-11-20 | Oki Electric Ind Co Ltd | Timing extracting pll circuit |
-
1985
- 1985-04-09 JP JP7475085A patent/JPH0666771B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54148410A (en) * | 1978-05-15 | 1979-11-20 | Oki Electric Ind Co Ltd | Timing extracting pll circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0763949A2 (en) * | 1995-09-15 | 1997-03-19 | Thomson Consumer Electronics, Inc. | Apparatus for detecting noise in a color video signal |
| EP0763949A3 (en) * | 1995-09-15 | 1999-07-07 | Thomson Consumer Electronics, Inc. | Apparatus for detecting noise in a color video signal |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0666771B2 (ja) | 1994-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58191573A (ja) | 水平走査周波数逓倍回路 | |
| JP2972178B2 (ja) | フレーム同期装置及びその方法 | |
| US4024572A (en) | PAL alternate line color phase detector | |
| US5272532A (en) | Horizontal AFC (automatic frequency control) circuit | |
| JPS61234139A (ja) | 位相同期回路 | |
| JPH05207413A (ja) | 映像信号の処理装置 | |
| JPS6120483A (ja) | 映像信号再生装置 | |
| JPS61189081A (ja) | 画像メモリ装置 | |
| JP2609936B2 (ja) | Ｍｕｓｅ／ｎｔｓｃコンバータ | |
| JPH0787525A (ja) | 自動位相制御装置 | |
| JP2523010B2 (ja) | クランプパルス制御回路 | |
| JPS60107992A (ja) | 搬送色信号の処理装置 | |
| JP2711142B2 (ja) | 時間伸長回路 | |
| JPS59153393A (ja) | 映像信号記録再生装置 | |
| JPH0810859B2 (ja) | 位相同期回路 | |
| JPS5833379A (ja) | 静止画記録装置 | |
| JPS61234138A (ja) | 位相同期回路 | |
| JPH09163404A (ja) | 磁気記録再生装置 | |
| JPS62262587A (ja) | 回転ヘツド型映像信号再生装置 | |
| JPH01248777A (ja) | 時間軸補正方式 | |
| JPH11187358A (ja) | 時間軸補正装置 | |
| JPH02206983A (ja) | Ｐｌｌ回路 | |
| JPS6130187A (ja) | 映像信号の処理方法 | |
| JPH0197082A (ja) | 文字放送信号再生装置 | |
| JPH05207514A (ja) | 映像信号処理装置と映像信号の時間軸補正装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |