JPH03198592A - 時間軸補正回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば、ビデオテープレコーダのような記録
再生装置において、被補正信号から時間軸変動を除去し
、時間軸補正を行う時間軸補正回路に関するものである
。

〔従来の技術〕

ビデオテープレコーダ等の記録再生装置においては、磁
気テープとビデオヘッドとの相対速度の変動等により、
再生信号に時間軸変動を生じることがある。このため、
従来の記録再生装置には、例えば、以下に示すように、
時間軸変動を除去することにより時間軸を補正する時間
軸補正回路が設けられている。

第２図に示すように、時間軸補正回路において、被補正
信号としての再生映像信号は、クランプ回路２１に入力
される一方、基準信号発生部２２における同期分離回路
２３およびバースト検出回路２４に入力されている。同
期分離回路２３では、再生映像信号から水平同期信号が
分離され、この水平同期信号に基づいてクランプパルス
およびパーストゲートパルスが生成される。また、バー
スト検出回路２４では、上記パーストゲートパルスによ
り再生映像信号からハース１−信号が取り出され、この
バースト信号から基準信号が生成される。そして、バー
スト信号から得られた基準信号は、書込クロック発生手
段２５における位相比較器２６に入力される。一方、前
記クランプ回路２１に入力された再生映像信号は、同期
分離回路２３から出力されるクランプパルスにより一定
の直流電位にクランプされ、後述するＡ／Ｄ変換器（Ａ
／Ｄ）３２に出力される。

書込クロック発生手段２５においては、位相比較器２６
およびＶＣＯコントロール回路２７からなる制御電圧発
生部２８と、電圧制御発振器（■Ｃｏ）２９、および分
周器３０によりＰＬＬ　（Ｐｈａｓｅ　Ｌｏｃｋｅｄ　
Ｌｏｏｐ）回路が形成され、分周器３゜により一定の分
周比で分周された電圧制御発振器２９の出力信号の周波
数および位相が、前記基準信号の周波数および位相にロ
ックされるようになっている。これにより、書込クロッ
ク発生手段２５の電圧制御発振器２９からは、再生映像
信号の時間軸変動Ｇこ追従した信号が出力されることに
なる。そして、この信号は、後述する書込／読出手段３
１におけるＡ／Ｄ変換器３２のサンプリングクロック、
メモリ３３の書込クロックとして利用される他、アドレ
ス発生部３４に送出される。

書込／読出手段３１において、再生映像信号は、Ａ／Ｄ
変換器３２によりディジタル化されて出力された後、メ
モリ３３に書き込まれる。この書き込みは、アドレス発
生部３４により、９込クロ・ンク発生手段２５の出力信
号に基づいてリセットパルス発生回路３５から出力され
るリセントパルスを用いることで書込アドレスがリセッ
トされて１水平走査期間毎に行われる。そして、メモリ
３３に書き込まれた画像データは、一定周波数の基準同
期信号から得られた読出クロックで、図示しない読出ア
ドレス発生部により指定されたアドレスのものから、１
水平走査期間毎に読み出され、Ｄ／Ａ変換器（Ｄ／Ａ）
３６によりアナログに変換されることにより、時間軸補
正された再生映像信号として出力される。

（発明が解決しようとする課題〕 ところが、上記従来の時間軸補正回路では、分周器３０
の分周比が一定であるために、再生映像信号の時間軸変
動が大きくなると、書込クロックがそれに対し追従でき
なくなるという問題点を有していた。例えば、特殊再生
等により再生映像信号の時間軸変動が通常の再生時より
大きくなると、位相比較器２６に入力される基準信号と
分周器３０の出力信号との周波数差および位相差が拡大
してしまう。このため、書込クロック発生手段２５は、
分周器３０の出力信号を目標の周波数および位相にロッ
クしうる範囲内に引き込むことができなくなり、書込ク
ロック発注手段２５から出力される書込クロックが再生
映像信号の時間軸変動に追従しなくなる。従って、再生
映像信号は、水平開ルＩ信号と同期しないタイミングで
メモリ３３に書き込まれ、読出クロックで読み出されて
も時間軸補正が正しくなされないまま出力されることに
なる。

（課題を解決するための手段〕 本発明に係る時間軸補正回路は、上記の課題を解決する
ために、被補正信号から分離した同期信号を基に基準信
号を発生する基準信号発生部と、制御電圧により発振周
波数が可変となる電圧制御発振器と、電圧制御発振器の
出力信号を分周する分周器と、分周器の出力信号と上記
基準信号との周波数および位相を比較してその差がなく
なるように上記制御電圧を発生する制御電圧発生部と・
を有し、電圧制御発振器の出力信号を上記基準信号に応
じた書込クロックとして得る書込クロック発生手段と、
被補正信号をディジタル化して上記信号書込クロックで
メモリに書き込むとともに、定周波数の基準同期信号か
ら得られた読出クロックで読み出してアナログ化する書
込／読出手段とを備えた時間軸補正回路において、以下
に示すような手段を講じている。

すなわち、上記分周器は、分周比の設定が必要に応し゛
ζ変更しうるようになされており、その具体的手段とし
ては、例えば、分周器がカウンタにより構成され、ＲＯ
Ｍ等に記憶されたいくつかのロードデータを外部の指示
に応じてカウンタに出力することにより、分周比の設定
を変更する構成があげられる。

〔作　用〕

上記の構成によれば、分周器が必要に応じて分周比の設
定を変更しうるようになされているので、例えば、ビデ
オテープレコーダにおける特殊再生のように、時間軸変
動が大きい被補正信号の時間軸補正を行う場合でも、そ
の状況に応じて分周器の分周比の設定を変更することに
より、書込クロックを被補正信号の時間軸変動に追従さ
せることができる。それゆえ、時間軸変動の大きな被補
正信号でも、正確に時間軸補正を施すことができる。

〔実施例〕

本発明がビデオテープレコーダに適用された一実施例を
第１図に基づいて説明すれば、以下の通りである。

本実施例に係る時間軸補正回路は、第１図に示すように
、基準信号発生部１、クランプ回路２、書込クロック発
生手段３、および書込／読出手段４により構成されてい
る。

基準信号発生部１は、同期分離回路５およびバースト検
出回路６からなっており、被補正信号としての再生映像
信号から水平同期信号を分離して、この水平同期信号を
基に書込クロック発生手段３へ供給する基準信号を発生
するようになっている。同期分離回路５は、再生映像信
号から水平同期信号を分離するとともに、分離した水平
同期信号からクランプ回路２に供給するクランプパルス
を生成する一方、バースト検出回路６に供給するバース
トゲ−斗パルスを生成する回路である。バースト検出回
路６は、上記パーストゲートパルスにより再生映像信号
のバースト信号を取り出し、このバースト信号から書込
クロック発生手段３へ供給する基準信号を発生する回路
である。また、クランプ回路２は、同期分離回路５から
出力されるクランプパルスにより再生映像信号を一定の
直流電位にクランプする回路である。

書込クロック発生手段３は、位相比較器７および■ＣＯ
コントロール回路８からなる制御電圧発生部９、電圧制
御発振器（ＶＣＯ）１０、分周器としてのプログラマブ
ル分周器１１および分周比設定回路１２により構成され
、これらによって形成されるＰＬＬ回路で基準信号に応
じた書込クロックを発生する回路である。位相比較器７
は、基準信号とプログラマブル分周器ＩＩの出力信号と
の周波数および位相を比較し、その差を検出して誤差信
号を出力する回路である。ＶＣＯコントロール回路８は
、低域フィルタ等からなっており、上記の差がなくなる
ように誤差信号から電圧制御発振器ＩＯの発振周波数を
変化させる制御電圧を生成する回路である。電圧制御発
振器１０は、上記制御電圧に基づいて発振周波数を変化
させることができる発振器である。

プログラマブル分周器１１は、カウンタからなり、電圧
制御発振器１０からの出力信号を任意の周波数に分周し
うるように構成されている回路である。分周比設定回路
１２は、各種の特殊再生モードに応じてプログラマブル
分周器１１の分周比を設定する回路であり、設定される
分周比に対応する上記カウンタのロードデータを予め記
憶したＲＯＭを有している。つまり、分周比設定回路１
２は、図示しないシステムコントロール回路から、上記
特殊再生モードに応じた制御信号が出力されると、これ
に対応する上記ロードデータがＲＯＭから出力されるよ
うになっている。従って、プログラマブル分周器１１は
、分周ＩＬ設定回路１２から供給されるロードデータに
より、分周比の設定が変更されるようになっている。

書込／読出手段４は、Ａ／Ｄ変換器（Ａ／Ｄ）１３、メ
モリ１４、リセットパルス発注回路１５、アドレス発生
部１６およびＤ／Ａ変換器（Ｄ／Ａ）１７を備えており
、再生映像信号に所定のディジタル処理を施すことによ
り時間軸補正を行うようになっている。

Ａ／Ｄ変換器１３は、前記クランプ回路２から出力され
る再生映像信号を、サンプリングクロックに上記回込ク
ロック発生手段３から出力される書込クロックを用いて
ディジタル化する回路である。メモリ１４は、Ａ／Ｄ変
換器１３を経た再生映像信号のディジタルデータを１水
平走査期間毎に書き込んで一時的に保持し、このディジ
タルデータを１水平走査期間毎に読み出すようになって
いる。メモリ１４の書き込みは、上記書込クロックで行
われる一方、読み出しは、図示しない読出クロック発生
部により一定周波数の基準同期信号に基づいて得られた
読出クロックで行われる。

リセットパルス発生回路１５は、上記書込クロックに基
づいて再生映像信号の水平同期信号に同期したパルスを
発生する回路である。アドレス発生部１６は、リセット
パルス発生回路１５から出力されるリセットパルスによ
り、メモリ１４における書込アドレスを１水平走査期間
毎にリセットすることにより、書込アドレスを順次変更
する回路である。Ｄ／Ａ変換器１７は、メモリ１４から
読み出された画像データをＤ／Ａ変換する回路である。

」二記の構成において、入力された再生映像信号は、基
準信号発生部ｌにおける同期分離回路５で水平同期信号
が分離されるとともに、バースト検出回路６で同期分離
回路５が出力するパーストゲートパルスによりバースト
信号が取り出される。

そして、このバースト信号から生成された基準信号が、
書込クロック発生手段３を構成するＰ　Ｌ　Ｌ回路に出
力される。

ここで、通常再生時において、再生映像信号の時間軸が
変動している場合、書込クロック発生手段３における電
圧制御発振器１０の出力信号すなわち書込クロックは、
プログラマブル分周器１１Ｇこより通常再生モードに応
じた分周比で分周される。制御電圧発生部９では、分周
された書込クロックが、位相比較器７により上記基準信
号と周波数および位相を比較されて誤差信号が出力され
、さらに、この誤差信号に基づいて■ＣＯコントロール
回路８から制御電圧が出力される。従って、電圧制御発
振器１０からは、制御電圧により調整された発振周波数
および位相の書込クロックが出力される。

このように、書込クロック発生手段３では、上記のよう
な処理が繰り返されて、書込クロックの周波数および位
相が基準信号の周波数および位相に応じた目標値に瞬時
にロックされるため、再生映像信号の時間軸変動に追従
した書込クロックが得られる。

一方、クランプ回路２に入力された再生映像信号は、同
期分離回路５のクランプパルスにより一定の直流電位に
クランプされた後、上記書込クロックをサンプリングク
ロックとしてＡ／Ｄ変換器１３によりディジタル化され
、メモリ１４に上記書込クロックで画像データとして書
き込まれる。

この書き込みは、書込アドレスが、アドレス発生部１６
によりリセットパルス発生回路１５のリセットパルスを
用いてリセットされることで、ｌ水平走査期間毎に順次
行われる。このようにして書き込まれた画像データは、
時間軸変動のない基準同期信号から得られた読出クロッ
クで、図示しない読出アドレス発生部により指定された
アドレスのものから１水平走査期間毎に読み出され、Ｄ
／Ａ変換器１７でアナログ化されて、時間軸の補正され
た再生映像信号として出力される。

また、高速サーチ等の特殊再生時においては、通常再生
時に比べ再生映像信号の時間軸の変動が大きくなってい
るが、この場合は、システムコントロール回路から出力
される制御信号に応して、書込クロック発生手段３にお
ける分周比設定回路１２からプログラマブル分周器１１
へロードデータが出力される。これにより、プログラマ
ブル°分周器１１におけるカウンタは、分周比の設定が
変更されるので、電圧制御発振器１０から出力される書
込クロックは、目標の周波数および位相に容易にロック
される。従って、上記のように再生映像信号の時間軸変
動が大きい場合でも、プログラマブル分周器１１の分周
比を変更することにより、２込クロツクを容易に時間軸
変動に追従させることができる。

〔発明の効果］ 本発明に係る時間軸補正回路は、以上のように、書込ク
ロック発生手段における分周器が、分周比の設定を必要
に応じて変更しうるようになされているので、時間軸変
動が大きい被補正信号の時間軸補正を行う場合でも、電
圧制御発振器の出力信号を被補正信号の時間軸変動に追
従させることができる。それゆえ、時間軸変動の大きな
被補正信号でも正確に時間軸補正を施すことができると
いう効果を奏する。

【図面の簡単な説明】

第１図は本発明の一実施例を示すものであって、時間軸
補正回路の構成を示すブロック図である。 第２図は従来例を示すものであって、時間軸補正回路の
構成を示すブロック図である。 ■は基準信号発生部、３は書込クロック発生手段、４は
書込／読出手段、９は制御電圧発生部、１０は電圧制御
発振器、１１はプログラマブル分周器（分周器）、１２
は分周比設定回路である。

Claims (1)

1. 【特許請求の範囲】 １、被補正信号から分離した同期信号を基に基準信号を
   発生する基準信号発生部と、制御電圧により発振周波数
   が可変となる電圧制御発振器と、電圧制御発振器の出力
   信号を分周する分周器と、分周器の出力信号と上記基準
   信号との周波数および位相を比較してその差がなくなる
   ように上記制御電圧を発生する制御電圧発生部とを有し
   、電圧制御発振器の出力信号を上記基準信号に応じた書
   込クロックとして得る書込クロック発生手段と、被補正
   信号をディジタル化して上記信号書込クロックでメモリ
   に書き込むとともに、一定周波数の基準同期信号から得
   られた読出クロックで読み出してアナログ化する書込／
   読出手段とを備えた時間軸補正回路において、 上記分周器は、分周比が必要に応じて変更しうるように
   なされていることを特徴とする時間軸補正回路。