KR100189877B1 - 시간축 보정장치 - Google Patents
시간축 보정장치 Download PDFInfo
- Publication number
- KR100189877B1 KR100189877B1 KR1019930011519A KR930011519A KR100189877B1 KR 100189877 B1 KR100189877 B1 KR 100189877B1 KR 1019930011519 A KR1019930011519 A KR 1019930011519A KR 930011519 A KR930011519 A KR 930011519A KR 100189877 B1 KR100189877 B1 KR 100189877B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- digital
- clock signal
- clock
- analog
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/95—Time-base error compensation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
본 발명은 시간축 보정장치에 관한 것으로, 특히 클럭신호에 따라 아날로그 비디오 신호를 디지탈신호로 변환하는 아날로그 디지탈 변환기, 상기 클럭신호에 따라 상기 디지탈 신호의 지연시간을 가변하여 출력하는 지연수단, 상기 지연된 디지탈 신호를 입력해서 상기 클럭신호에 따라 처리해서 출력하는 디지탈 처리기, 상기 처리된 디지탈 신호를 상기 클럭신호에 따라 아날로그 비디오신호로 변환해서 출력하는 디지탈 아날로그 변환기, 및 상기 출력된 아날로그 비디오신호로부터 수평동기 및 버스트신호를 분리해서 각 기준신호과 위상비교해서 얻어진 에러전압에 따라 가변되는 상기 클럭신호를 발생하는 피드백 클럭발생수단을 특징으로 한다.
따라서 본 발명은 회로구성이 간단하고 안정되게 동작하는 새로운 시간축 보정장치를 제공할 수 있다.
Description
제1도는 본 발명에 의한 시간축 보정장치의 바람직한 일실시예의 블럭도.
본 발명은 시간축 보정장치에 관한 것으로, 특히 비디오디스크에서 재생된 비디오신호와 같은 신호의 시간축 보정장치에 관한 것이다.
종래에, 자기테이프 플레이어 또는 광디스크 플레이어에서 시간축 보정장치는 재생된 비디오신호의 시간축변동을 보정하기 위해 폭넓게 사용되어 왔다. 특히 디지탈 메모리를 사용한 시간축 보정장치가 사용되어 왔는데, 종래의 디지탈 시간축 보정장치는 시간축변동을 지닌 재생 아날로그 비디오 신호에 고정된 클럭신호에 응답하는 아날로그 디지탈변환기에 의해 재생 아날로그 비디오신호를 디지탈신호로 변환하고, 이 디지탈 신호는 메모리에 저장된다. 일시적으로 저장된 디지탈 신호는 시간축이 고정된 다른 클럭신호에 응해서 독출된다. 독출된 디지탈신호는 디지탈 아날로그변환기에 의해 아날로그 신호로 변환하고, 디지탈 아날로그 변환기에서 출력된 아날로그비디오신호는 시간측 변동을 가지지 않게 된다. 그러나 이와같은 종래의 시간축 보정장치는 메모리에 기입하기 위한 클럭신호를 입력되는 비디오신호에 정확히 맞추기 위한 PLL(Phase Locked Loop)이 필요하며 PLL은 버스트로킹되기가 상당히 어렵다. 또한 종래의 시간축 보정장치는 메모리기입용 클럭신호와 별도로 독출용클럭신호가 필요하므로 메모리구성 및 메모리 제어 회로구성이 복잡게 되고 이에 시간축 보정장치의 비용 감소를 어렵게 한다. 또한 다기능모드 예컨대 서치모드 등에서는 데이타가 깨지는 문제점이 있었다.
본 발명의 목적은 이상과 같은 종래 기술의 문제점을 해결하기 위하여 안정적으로 동작하는 신규한 시간축 보정장치를 제공가는데 있다.
상기 목적을 달성하기 위하여 클럭신호에 따라 아날로그 비디오 신호를 디지탈신호로 변환하는 아날로그 디지탈 변환기, 상기 클럭신호에 따라 상기 디지탈 신호의 지연시간을 가변하여 출력하는 지연수단, 상기 지연된 디지탈 신호를 입력해서 상기 클럭신호에 따라 처리해서 출력하는 디지탈 처리기, 상기 처리된 디지탈 신호를 상기 클럭신호에 따라 아날로그 비디오신호로 변환해서 출력하는 디지탈 아날로그 변환기 및 상기 출력된 아날로그 비디오신호로부터 수평동기 및 버스트신호를 분리해서 각 기준신호와 위상비교해서 얻어진 에러전압에 따라 가변되는 상기 클럭신호를 발생되는 피드백 클럭발생수단을 구비한 것을 특징으로 한다.
이하 첨부한 도면을 참조하여 본 발명을 보다 상세히 설명하고자 한다.
제1도는 본 발명에 의한 시간축 보정장치의 바람직한 일실시예의 블럭도이다. 제1도에서 시간축 보정장치는 아날로그 디지탈 변환기(12) 지연수단, 즉 라인 메모리(14)와 카운터(32), 디지탈 처리기(16), 디지탈 아날로그 변환기(18), 피드백 클럭발생수단을 구비한다. 피드백 발생수단은 에러검출수단 및 클럭발생수단으로 구성하며, 에러 검출수단은 동기 분리기(20), 버스트 분리기(22), 제1위상검출기(24), 제2위검출기(26), 가산기(28)로 구성되며 클럭발생수단은 전압 제어발진기(30)로 구성한다.
미설명부호 10은 FM복조기 이고, 34는 모터 제어기이다.
광디스크에서 재생된 FM신호는 FM복조기(10)에 입력되어 아날로그 비디오신호로 복조된다.
복조된 아날로그 비디오신호는 클럭신호(CK)에 따라 아날로그 디지탈 변환기(12)에서 디지탈신호로 변환된다.
변환된 디지탈신호는 클럭신호(CK)에 따라 라인 메모리(14)에 기입된다.
라인메모리(14)는 인가되는 클럭신호(CK)에 따라 1H딜레이가 되도록 카운터(32)에 의해 리세트 제어된다. 따라서, 라인메모리에 입력된 디지탈신호는 클럭신호(CK)에 따라서 딜레이시간이 가변되어 출력된다. 딜레이된 디지탈신호는 클럭신호(CK)에 따라 디지탈처리기(16)에 입력되어 신호처리된 다음 출력된다. 처리된 디지탈 신호는 클럭신호(CK)에 따라 디지탈 아날로그 변환기(18)에서 아날로그 비디오신호로부터 변환되어 출력된다. 동기분리기(20)는 출력되는 아날로그비디오신호로부터 수평동기신호를 분리해서 출력한다. 또한 버스트분리기(22)는 출력되는 아날로그 비디오신호로부터 버스트 신호를 분리해서 출력한다.
제1위상검출기(24)는 분리된 수평동기신호와 제1기준신호(SR1)의 위상을 비교해서 제1위상에러를 발생한다.
여기서, 제1기준신호(SR1)는 수정발진기와 같은 기준클럭으로부터 분주하여 얻은 신호로 NTSC 방식인 경우에는 15.734㎒이고 PAL방식인 경우에는 15.625㎒이다. 제2위상검출기(26)는 분리된 버스트신호과 제2기준신호(SR2)의 위상을 비교해서 제2위상에러를 발생한다.
여기서 제2기준신호(SR2)는 NTSC 방식인 경우에는 3.58㎒이고 PAL 방식인 경우에는 3.75㎒이다. 가산기(28)는 제1위상에러와 제2위상에러를 합쳐서 전압제어발진기(30) 및 모터제어기(34)에 공급한다. 전압제어발진기(30)는 인가되는 위상에러 전압에 따라 변화되는 클럭신호(CK)를 발생한다.
이 클럭신호(CK)의 변화분이 지터성분을 보정하는 신호이다.
즉 전압제어발진기(30)의 클럭신호(CK)가 라인메모리(14)에 피드백되어 공급되므로 지터에러만큼 릴레이시간을 제어해주기 때문에 기준신호(SR1, SR2)에 로킹되는 PLL회로구성이 형성되어 시간축보정기능을 수행하게 되는 것이다.
또한, 위상에러전압은 모터제어기(34)에 공급되어 스핀들모터를 제어하는 신호로 제공되므로 시스템을 안정하게 동작시킬 수 있다. 또한 본 발명은 PLL 로킹방식이 버스트로킹방식이므로 더욱더 안정되게 정확한 시간축에러를 보정할 수 있다.
Claims (2)
- 클럭신호에 따라 아날로그 비디오 신호를 디지탈신호로 변환하는 아날로그 디지탈 변환기, 상기 클럭신호를 계수하는 카운터, 상기 카운터의 출력에 의해 리세트되고 상기 클럭신호에 따라 상기 디지탈 신호를 지연출력하는 라인메모리, 상기 라인메모리에서 지연출력된 디지탈 신호를 입력해서 상기 클럭신호에 따라 처리해서 출력하는 디지탈 처리기, 상기 처리된 디지탈 신호를 상기 클럭신호에 따라 아날로그 비디오신호로 변환해서 출력하는 디지탈 아날로그 변환기, 상기 출력된 아날로그 비디오신호로부터 동기신호를 분리하는 동기분리기, 상기 출력된 아날로그 비디오신호로부터 버스트신호를 분리하는 버스트 분리기, 상기 분리된 동기신호와 제1기준신호를 위상비교해서 제1에러전압을 발생하는 제1위상비교기, 상기 분리된 버스트신호와 제2기준신호를 위상비교해서 제2에러전압을 발생하는 제2위상비교기,상기 제1에러전압과 제2에러전압을 가산하는 가산기, 및 상기 가산된 에러전압을 입력해서 이에 응답하는 상기 클럭신호를 발생하는 전압제어 발진기를 구비하여 된 것을 특징으로 하는 시간축 보정장치.
- 재생된 FM신호를 아날로그 비디오신호로 복조하는 복조기와 스핀들모터를 제어하는 모터제어기를 구비한 광디스크 플레이어의 시간축 보정장치에 있어서, 클럭신호에 따라, 상기 복조된 아날로그비디오 신호를 디지탈 신호로 변환하는 아날로그 디지탈 변환기, 상기 클럭신호에 따라 상기 디지탈 신호의 지연시간을 가변하여 출력하는 지연수단, 상기 지연된 디지탈 신호를 입력해서 상기 클럭신호에 따라 처리해서 출력하는 디지탈 처리기, 상기 처리된 디지탈 신호를 상기 클럭신호에 따라 아날로그 비디오신호로 변환해서 출력하는 디지탈 아날로그 변환기, 상기 출력된 아날로그 비디오신호로부터 수평동기 및 버스트신호를 분리해서 각 기준신호와 위상비교해서 에러전압을 발생해서 상기 모터제어기에 공급하는 에러검출수단 및 상기 에러 검출수단의 에러전압을 입력해서 이에 응답해서 주파수가 가변되는 클럭신호를 발생하는 클럭발생수단을 구비하는 것을 특징으로 하는 시간축 보정장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930011519A KR100189877B1 (ko) | 1993-06-23 | 1993-06-23 | 시간축 보정장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930011519A KR100189877B1 (ko) | 1993-06-23 | 1993-06-23 | 시간축 보정장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950002456A KR950002456A (ko) | 1995-01-04 |
KR100189877B1 true KR100189877B1 (ko) | 1999-06-01 |
Family
ID=19357894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930011519A KR100189877B1 (ko) | 1993-06-23 | 1993-06-23 | 시간축 보정장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100189877B1 (ko) |
-
1993
- 1993-06-23 KR KR1019930011519A patent/KR100189877B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR950002456A (ko) | 1995-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4805040A (en) | Drop-out correction circuit in an apparatus for correcting time base error with inhibition of time-base information during dropout | |
US5528307A (en) | Clock generator | |
EP0508767B1 (en) | Synchronizing clock generator | |
US4841379A (en) | Time-base error correction apparatus for video tape or disk player | |
KR100189877B1 (ko) | 시간축 보정장치 | |
US4607360A (en) | Time-axis correcting circuit for recorded data reproducing device | |
US5272532A (en) | Horizontal AFC (automatic frequency control) circuit | |
US5404230A (en) | Color burst phase correcting color signal reproducing circuit | |
JPH09182029A (ja) | ジッタ低減回路 | |
JPH06133336A (ja) | ディジタルタイムベースコレクタ | |
CA1305519C (en) | Phase detector circuit for periodic signal using three sampling data | |
US4851910A (en) | Synchronizing pulse signal generation device | |
US4926260A (en) | Video signal processing circuit | |
US4677459A (en) | Reference signal generator | |
JPS62239686A (ja) | 磁気記録再生装置の時間軸補正回路 | |
KR910000648B1 (ko) | 디지탈 vtr의 재생종료시 화면/음성 정지회로 | |
JP2649917B2 (ja) | 回転ヘツド型再生装置 | |
JPH09107285A (ja) | 位相情報検出回路 | |
JPS62239684A (ja) | 磁気記録再生装置 | |
JPS61203793A (ja) | 位相検波回路及びこれを用いた時間軸変動補正装置 | |
JPS6354077A (ja) | ビデオデイスクプレ−ヤ | |
JPH06189157A (ja) | ジッタ軽減方法 | |
JPH01185086A (ja) | タイムベースコレクタ | |
JPH03198592A (ja) | 時間軸補正回路 | |
JPH09107492A (ja) | ディジタル画像処理回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20071221 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |