JPH06133336A - ディジタルタイムベースコレクタ - Google Patents
ディジタルタイムベースコレクタInfo
- Publication number
- JPH06133336A JPH06133336A JP4278837A JP27883792A JPH06133336A JP H06133336 A JPH06133336 A JP H06133336A JP 4278837 A JP4278837 A JP 4278837A JP 27883792 A JP27883792 A JP 27883792A JP H06133336 A JPH06133336 A JP H06133336A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- clock signal
- phase
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/89—Time-base error compensation
- H04N9/896—Time-base error compensation using a digital memory with independent write-in and read-out clock generators
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】
【目的】 ディジタルタイムベースコレクタにおいて残
留エラーを除去する。 【構成】 再生映像信号より分離した水平同期信号及び
カラーバースト信号のうちの少なくとも１信号に応じて
再生映像信号に含まれる時間軸変動に位相同期した同期
クロック信号を生成し、再生映像信号中の少なくともカ
ラーバースト信号の発生期間以外においてカラーバース
ト信号の時間軸変動を示すバーストエラー信号に応じて
同期クロック信号を位相変調して画像メモリの書込クロ
ック信号を得る。 【効果】 残留エラーを完全に除去できるディジタルタ
イムベースコレクタを得ることができる。
留エラーを除去する。 【構成】 再生映像信号より分離した水平同期信号及び
カラーバースト信号のうちの少なくとも１信号に応じて
再生映像信号に含まれる時間軸変動に位相同期した同期
クロック信号を生成し、再生映像信号中の少なくともカ
ラーバースト信号の発生期間以外においてカラーバース
ト信号の時間軸変動を示すバーストエラー信号に応じて
同期クロック信号を位相変調して画像メモリの書込クロ
ック信号を得る。 【効果】 残留エラーを完全に除去できるディジタルタ
イムベースコレクタを得ることができる。
Description
【０００１】
【産業上の利用分野】本発明は、記録媒体に記録された
映像信号を再生する装置におけるディジタルタイムベー
スコレクタに関する。
映像信号を再生する装置におけるディジタルタイムベー
スコレクタに関する。
【０００２】
【従来の技術】ビデオディスクに記録された映像信号を
単に復調再生すると、再生映像信号にはビデオディスク
の偏芯成分、機構系の振動により細かいジッタが含まれ
ており、再生映像信号の基準時間軸からのずれであるタ
イムベースエラーが生じている。このタイムベースエラ
ーを補正するために再生映像信号をＡ／Ｄ変換器でディ
ジタルデータ化した後、メモリに書き込んでそれを基準
タイミング信号に同期して書込み順に読み出してＤ／Ａ
変換器でアナログ信号に戻すディジタルタイムベースコ
レクタが知られている。
単に復調再生すると、再生映像信号にはビデオディスク
の偏芯成分、機構系の振動により細かいジッタが含まれ
ており、再生映像信号の基準時間軸からのずれであるタ
イムベースエラーが生じている。このタイムベースエラ
ーを補正するために再生映像信号をＡ／Ｄ変換器でディ
ジタルデータ化した後、メモリに書き込んでそれを基準
タイミング信号に同期して書込み順に読み出してＤ／Ａ
変換器でアナログ信号に戻すディジタルタイムベースコ
レクタが知られている。
【０００３】従来のディジタルタイムベースコレクタと
しては、特開平１−９３２７３号公報に開示されたもの
がある。このタイムベースコレクタにおいては、再生映
像信号から水平同期信号及びカラーバースト信号のうち
の少なくとも１信号が分離抽出され、その分離信号を入
力するフェーズロックドループ（ＰＬＬ）回路が設けら
れている。そのＰＬＬ回路は再生映像信号に含まれるタ
イムベースエラーに位相同期したクロック信号を生成
し、ＰＬＬ回路内の位相比較手段の位相比較出力に応じ
てクロック信号が位相変調手段において位相変調され
る。その位相変調後のクロック信号がＡ／Ｄ変換器のサ
ンプルタイミング信号となっている。これにより、タイ
ムベースエラーの高域成分に対してもクロック信号が追
従して補正が行なわれる。
しては、特開平１−９３２７３号公報に開示されたもの
がある。このタイムベースコレクタにおいては、再生映
像信号から水平同期信号及びカラーバースト信号のうち
の少なくとも１信号が分離抽出され、その分離信号を入
力するフェーズロックドループ（ＰＬＬ）回路が設けら
れている。そのＰＬＬ回路は再生映像信号に含まれるタ
イムベースエラーに位相同期したクロック信号を生成
し、ＰＬＬ回路内の位相比較手段の位相比較出力に応じ
てクロック信号が位相変調手段において位相変調され
る。その位相変調後のクロック信号がＡ／Ｄ変換器のサ
ンプルタイミング信号となっている。これにより、タイ
ムベースエラーの高域成分に対してもクロック信号が追
従して補正が行なわれる。
【０００４】
【発明が解決しようとする課題】しかしながら、かかる
従来のディジタルタイムベースコレクタにおいては、位
相比較手段に位相比較出力があるとき、すなわち水平同
期信号及びカラーバースト信号発生期間においてもカラ
ーバースト信号の位相エラーに応じてクロック信号を位
相変調しているので、残留エラーを除去することができ
ないという問題点があった。
従来のディジタルタイムベースコレクタにおいては、位
相比較手段に位相比較出力があるとき、すなわち水平同
期信号及びカラーバースト信号発生期間においてもカラ
ーバースト信号の位相エラーに応じてクロック信号を位
相変調しているので、残留エラーを除去することができ
ないという問題点があった。
【０００５】そこで、本発明の目的は、水平同期信号及
びカラーバースト信号発生期間におけるタイムベースエ
ラーを除去することができるディジタルタイムベースコ
レクタを提供することである。
びカラーバースト信号発生期間におけるタイムベースエ
ラーを除去することができるディジタルタイムベースコ
レクタを提供することである。
【０００６】
【課題を解決するための手段】本発明のディジタルタイ
ムベースコレクタは、記録媒体から読み出されて再生さ
れた再生映像信号をディジタル信号に変換するＡ／Ｄ変
換手段と、ディジタル信号を書込クロック信号に応じて
画像メモリに書き込み一定周期の読出クロック信号に応
じて画像メモリからディジタル信号を読み出すメモリ制
御手段と、読み出されたディジタル信号をアナログ映像
信号に変換するＤ／Ａ変換手段とを備えたディジタルタ
イムベースコレクタであって、メモリ制御手段は、再生
映像信号より分離した水平同期信号及びカラーバースト
信号のうちの少なくとも１信号に応じて再生映像信号に
含まれる時間軸変動に位相同期した同期クロック信号を
生成するクロック生成手段と、再生映像信号中の少なく
ともカラーバースト信号の発生期間以外においてカラー
バースト信号の時間軸変動を示すバーストエラー信号に
応じて同期クロック信号を位相変調して書込クロック信
号を得る変調手段を有することを特徴としている。
ムベースコレクタは、記録媒体から読み出されて再生さ
れた再生映像信号をディジタル信号に変換するＡ／Ｄ変
換手段と、ディジタル信号を書込クロック信号に応じて
画像メモリに書き込み一定周期の読出クロック信号に応
じて画像メモリからディジタル信号を読み出すメモリ制
御手段と、読み出されたディジタル信号をアナログ映像
信号に変換するＤ／Ａ変換手段とを備えたディジタルタ
イムベースコレクタであって、メモリ制御手段は、再生
映像信号より分離した水平同期信号及びカラーバースト
信号のうちの少なくとも１信号に応じて再生映像信号に
含まれる時間軸変動に位相同期した同期クロック信号を
生成するクロック生成手段と、再生映像信号中の少なく
ともカラーバースト信号の発生期間以外においてカラー
バースト信号の時間軸変動を示すバーストエラー信号に
応じて同期クロック信号を位相変調して書込クロック信
号を得る変調手段を有することを特徴としている。
【０００７】
【作用】本発明のディジタルタイムベースコレクタにお
いては、再生映像信号より分離した水平同期信号及びカ
ラーバースト信号のうちの少なくとも１信号に応じて再
生映像信号に含まれる時間軸変動に位相同期した同期ク
ロック信号を生成し、再生映像信号中の少なくともカラ
ーバースト信号の発生期間以外においてカラーバースト
信号の時間軸変動を示すバーストエラー信号に応じて同
期クロック信号を位相変調して画像メモリの書込クロッ
ク信号を得ることが行なわれる。
いては、再生映像信号より分離した水平同期信号及びカ
ラーバースト信号のうちの少なくとも１信号に応じて再
生映像信号に含まれる時間軸変動に位相同期した同期ク
ロック信号を生成し、再生映像信号中の少なくともカラ
ーバースト信号の発生期間以外においてカラーバースト
信号の時間軸変動を示すバーストエラー信号に応じて同
期クロック信号を位相変調して画像メモリの書込クロッ
ク信号を得ることが行なわれる。
【０００８】
【実施例】以下、本発明の実施例を図面を参照しつつ詳
細に説明する。図１に示した本発明によるディジタルタ
イムベースコレクタにおいて、ビデオディスクプレーヤ
のピックアップ（図示せず）から出力された読取ＲＦ信
号はＢＰＦ（バンドパスフィルタ）１において映像信号
帯域成分のみとなってＦＭ検波回路２に供給される。Ｆ
Ｍ検波回路２において復調された映像信号はＬＰＦ（ロ
ーパスフィルタ）３を介してＡ／Ｄ変換器４に供給され
る。Ａ／Ｄ変換器４の変換出力には画像メモリ５が設け
られている。画像メモリ５はＦＩＦＯ（First InFirst
Out）からなり、２Ｈ（水平走査期間）の映像信号を記
憶する容量を有している。画像メモリ５に対するデータ
の書き込みは書込制御回路６により制御され、書込制御
回路６から画像メモリ５にライトイネーブル信号ＷＥ、
ライトリセット信号ＷＲＳＴ、ライトクロック信号ＷＣ
ＬＫが供給される。ライトクロック信号ＷＣＬＫはＡ／
Ｄ変換器４にもサンプリングパルスとして供給される。
画像メモリ５に対するデータの読み出しは読出制御回路
７により制御され、読出制御回路７から画像メモリ５に
リードイネーブル信号ＲＥ、リードリセット信号ＲＲＳ
Ｔ、リードクロック信号ＲＣＬＫが供給される。基準ク
ロック発生回路１０が読出制御回路７に接続され、基準
クロック信号に応じてリードクロック信号ＲＣＬＫが発
生されることにより読み出し動作が行なわれる。画像メ
モリ５の読み出しデータはＤ／Ａ変換器８に供給され
る。Ｄ／Ａ変換器８はリードクロック信号ＲＣＬＫに応
じて読み出されたデータをアナログ映像信号に変換す
る。
細に説明する。図１に示した本発明によるディジタルタ
イムベースコレクタにおいて、ビデオディスクプレーヤ
のピックアップ（図示せず）から出力された読取ＲＦ信
号はＢＰＦ（バンドパスフィルタ）１において映像信号
帯域成分のみとなってＦＭ検波回路２に供給される。Ｆ
Ｍ検波回路２において復調された映像信号はＬＰＦ（ロ
ーパスフィルタ）３を介してＡ／Ｄ変換器４に供給され
る。Ａ／Ｄ変換器４の変換出力には画像メモリ５が設け
られている。画像メモリ５はＦＩＦＯ（First InFirst
Out）からなり、２Ｈ（水平走査期間）の映像信号を記
憶する容量を有している。画像メモリ５に対するデータ
の書き込みは書込制御回路６により制御され、書込制御
回路６から画像メモリ５にライトイネーブル信号ＷＥ、
ライトリセット信号ＷＲＳＴ、ライトクロック信号ＷＣ
ＬＫが供給される。ライトクロック信号ＷＣＬＫはＡ／
Ｄ変換器４にもサンプリングパルスとして供給される。
画像メモリ５に対するデータの読み出しは読出制御回路
７により制御され、読出制御回路７から画像メモリ５に
リードイネーブル信号ＲＥ、リードリセット信号ＲＲＳ
Ｔ、リードクロック信号ＲＣＬＫが供給される。基準ク
ロック発生回路１０が読出制御回路７に接続され、基準
クロック信号に応じてリードクロック信号ＲＣＬＫが発
生されることにより読み出し動作が行なわれる。画像メ
モリ５の読み出しデータはＤ／Ａ変換器８に供給され
る。Ｄ／Ａ変換器８はリードクロック信号ＲＣＬＫに応
じて読み出されたデータをアナログ映像信号に変換す
る。
【０００９】ＢＰＦ１の出力端子にはドロップアウトを
検出するドロップアウト検出回路９が接続されており、
この検出出力は書込制御回路６に供給される。書込制御
回路６において例えば、ドロップアウト検出回路９のド
ロップアウト検出信号の発生に応じてライトクロック信
号ＷＣＬＫに同期してライトイネーブル信号ＷＥを書込
不可を示す高レベルにし、ドロップアウト検出信号の消
滅に応じてライトクロック信号ＷＣＬＫに同期してライ
トイネーブル信号ＷＥを書込可能を示す低レベルに戻す
ロジック回路を画像メモリへの書込みを禁止する手段と
して有している。
検出するドロップアウト検出回路９が接続されており、
この検出出力は書込制御回路６に供給される。書込制御
回路６において例えば、ドロップアウト検出回路９のド
ロップアウト検出信号の発生に応じてライトクロック信
号ＷＣＬＫに同期してライトイネーブル信号ＷＥを書込
不可を示す高レベルにし、ドロップアウト検出信号の消
滅に応じてライトクロック信号ＷＣＬＫに同期してライ
トイネーブル信号ＷＥを書込可能を示す低レベルに戻す
ロジック回路を画像メモリへの書込みを禁止する手段と
して有している。
【００１０】Ａ／Ｄ変換器４の変換出力にはバーストエ
ラー生成回路１１及び水平同期エラー生成回路１２が接
続されている。バーストエラー生成回路１１はＡ／Ｄ変
換器４から出力されたディジタル映像信号中のカラーバ
ースト信号成分をＳＩＮ（サイン）成分信号及びＣＯＳ
（コサイン）成分信号として出力するバースト分離回路
１３を有している。そのＳＩＮ成分信号及びＣＯＳ成分
信号はＴＡＮ（タンゼント）算出回路１４に供給され、
そこでＳＩＮ成分信号をＣＯＳ成分信号で割ることによ
りＴＡＮ成分信号が算出される。ＴＡＮ算出回路１４の
出力にはアークタンゼントＲＯＭ１５が接続されてい
る。ＲＯＭ１５はＴＡＮ成分信号からバーストエラー信
号である角度成分を予め定められたテーブルから出力す
る。水平同期エラー生成回路１２はＡ／Ｄ変換器４から
出力されたディジタル映像信号中の水平同期信号成分を
分離抽出する水平同期分離回路１６を有し、その分離抽
出された水平同期信号成分から水平同期エラー信号をＰ
ＬＬによるループ回路を含むエラー演算回路１７により
演算する。
ラー生成回路１１及び水平同期エラー生成回路１２が接
続されている。バーストエラー生成回路１１はＡ／Ｄ変
換器４から出力されたディジタル映像信号中のカラーバ
ースト信号成分をＳＩＮ（サイン）成分信号及びＣＯＳ
（コサイン）成分信号として出力するバースト分離回路
１３を有している。そのＳＩＮ成分信号及びＣＯＳ成分
信号はＴＡＮ（タンゼント）算出回路１４に供給され、
そこでＳＩＮ成分信号をＣＯＳ成分信号で割ることによ
りＴＡＮ成分信号が算出される。ＴＡＮ算出回路１４の
出力にはアークタンゼントＲＯＭ１５が接続されてい
る。ＲＯＭ１５はＴＡＮ成分信号からバーストエラー信
号である角度成分を予め定められたテーブルから出力す
る。水平同期エラー生成回路１２はＡ／Ｄ変換器４から
出力されたディジタル映像信号中の水平同期信号成分を
分離抽出する水平同期分離回路１６を有し、その分離抽
出された水平同期信号成分から水平同期エラー信号をＰ
ＬＬによるループ回路を含むエラー演算回路１７により
演算する。
【００１１】バーストエラー生成回路１１及び水平同期
エラー生成回路１２の各出力には切換スイッチＳＷ１が
接続されている。切換スイッチＳＷ１は後述する切換制
御回路２５からの切換信号に応じてバーストエラー信号
及び水平同期エラー信号のうちのいずれか一方をラッチ
回路１９に選択的に中継する。ラッチ回路１９にはＬＰ
Ｆ２０及びゲイン調整回路２１が接続され、それらには
ラッチ回路１９に保持されたエラー信号が供給される。
ＬＰＦ２０の出力信号はＶＣＯ２２に供給され、ＶＣＯ
２２の発振信号の周波数を制御する。ＶＣＯ２２の出力
には移相器２３が接続されている。移相器２３にはゲイ
ン調整回路２１の出力信号がスイッチＳＷ２を介して供
給され、移相器２３はスイッチＳＷ２のオン時にゲイン
調整回路２１の出力信号レベルに応じて発振信号の位相
を制御する。移相器２３の出力信号は書込制御回路６に
供給される。
エラー生成回路１２の各出力には切換スイッチＳＷ１が
接続されている。切換スイッチＳＷ１は後述する切換制
御回路２５からの切換信号に応じてバーストエラー信号
及び水平同期エラー信号のうちのいずれか一方をラッチ
回路１９に選択的に中継する。ラッチ回路１９にはＬＰ
Ｆ２０及びゲイン調整回路２１が接続され、それらには
ラッチ回路１９に保持されたエラー信号が供給される。
ＬＰＦ２０の出力信号はＶＣＯ２２に供給され、ＶＣＯ
２２の発振信号の周波数を制御する。ＶＣＯ２２の出力
には移相器２３が接続されている。移相器２３にはゲイ
ン調整回路２１の出力信号がスイッチＳＷ２を介して供
給され、移相器２３はスイッチＳＷ２のオン時にゲイン
調整回路２１の出力信号レベルに応じて発振信号の位相
を制御する。移相器２３の出力信号は書込制御回路６に
供給される。
【００１２】切換制御回路２５は、７つのＤ型フリップ
フロップ２６〜３２、ＡＮＤ回路３３，３４及びＮＯＲ
回路３５から構成される。すなわち、フリップフロップ
２６のＤ入力端子にはバーストエラーホールド信号が供
給される。フリップフロップ２６のＱ出力端子はフリッ
プフロップ２７のＤ入力端子及び２入力のＡＮＤ回路３
３の一方の入力端子に接続されている。ＡＮＤ回路３３
の他方の入力端子にはフリップフロップ２７のＱ出力端
子が接続されている。フリップフロップ２８のＤ入力端
子にはトラックジャンプ信号がトラッキングサーボ系か
ら供給され、フリップフロップ２９のＤ入力端子にはエ
ラー演算回路１７内のループ回路から得られる水平ロッ
ク信号が供給される。この水平ロック信号は水平同期エ
ラー信号を生成するＰＬＬループ回路がロックしている
ことを示す。
フロップ２６〜３２、ＡＮＤ回路３３，３４及びＮＯＲ
回路３５から構成される。すなわち、フリップフロップ
２６のＤ入力端子にはバーストエラーホールド信号が供
給される。フリップフロップ２６のＱ出力端子はフリッ
プフロップ２７のＤ入力端子及び２入力のＡＮＤ回路３
３の一方の入力端子に接続されている。ＡＮＤ回路３３
の他方の入力端子にはフリップフロップ２７のＱ出力端
子が接続されている。フリップフロップ２８のＤ入力端
子にはトラックジャンプ信号がトラッキングサーボ系か
ら供給され、フリップフロップ２９のＤ入力端子にはエ
ラー演算回路１７内のループ回路から得られる水平ロッ
ク信号が供給される。この水平ロック信号は水平同期エ
ラー信号を生成するＰＬＬループ回路がロックしている
ことを示す。
【００１３】ＮＯＲ回路３５はＡＮＤ回路３３、フリッ
プフロップ２８，２９の各出力の否定的論理和をとる。
ＮＯＲ回路３５の出力端子には３つのフリップフロップ
３０〜３２が直列に接続されている。ＡＮＤ回路３４は
ＮＯＲ回路３５及びフリップフロップ３０〜３２の各出
力の論理積をとり、このＡＮＤ回路３４の出力信号が切
換信号としてスイッチＳＷ１に供給される。フリップフ
ロップ２６〜３２の各クロック端子ＣＬにはライトクロ
ック信号ＷＣＬＫに応じて１Ｈ間隔の１Ｈクロック信号
がクロック発生回路３６から供給される。
プフロップ２８，２９の各出力の否定的論理和をとる。
ＮＯＲ回路３５の出力端子には３つのフリップフロップ
３０〜３２が直列に接続されている。ＡＮＤ回路３４は
ＮＯＲ回路３５及びフリップフロップ３０〜３２の各出
力の論理積をとり、このＡＮＤ回路３４の出力信号が切
換信号としてスイッチＳＷ１に供給される。フリップフ
ロップ２６〜３２の各クロック端子ＣＬにはライトクロ
ック信号ＷＣＬＫに応じて１Ｈ間隔の１Ｈクロック信号
がクロック発生回路３６から供給される。
【００１４】スイッチＳＷ２はＡＮＤ回路３７の出力信
号レベルに応じてオンオフする。ＡＮＤ回路３７には水
平ロック信号と、再生映像信号の少なくともカラーバー
スト信号の期間を示す期間信号とが供給される。水平ル
ープ回路がロック状態でかつバースト信号期間又は水平
同期信号期間であるならば、ＡＮＤ回路３７はスイッチ
ＳＷ２をオフ状態とさせる高レベルとなる。
号レベルに応じてオンオフする。ＡＮＤ回路３７には水
平ロック信号と、再生映像信号の少なくともカラーバー
スト信号の期間を示す期間信号とが供給される。水平ル
ープ回路がロック状態でかつバースト信号期間又は水平
同期信号期間であるならば、ＡＮＤ回路３７はスイッチ
ＳＷ２をオフ状態とさせる高レベルとなる。
【００１５】かかる構成において、ＦＭ検波回路２にて
復調された映像信号はＬＰＦ３を介してＡ／Ｄ変換器４
に供給され、ディジタル映像信号である映像データがＡ
／Ｄ変換器４から画像メモリ５に供給される。画像メモ
リ５においては書込制御回路６からのライトイネーブル
信号ＷＥが書込可能を示す低レベルならば、ライトクロ
ック信号ＷＣＬＫに応じて書込アドレスが順次指定され
かつそのアドレスに１画素分の映像データが書き込まれ
る。例えば、１Ｈ当り９１０画素分の映像データが書き
込まれる。画像メモリ５に書き込まれた映像データは読
出制御回路７からのリードイネーブル信号ＲＥが読出可
能を示す低レベルならば、書込みから約２Ｈ遅れてリー
ドクロック信号ＲＣＬＫに応じて読出アドレスが順次指
定されかつそのアドレスから１画素分の映像データが読
み出される。読み出された映像データはＤ／Ａ変換器８
にてアナログ映像信号に変換される。
復調された映像信号はＬＰＦ３を介してＡ／Ｄ変換器４
に供給され、ディジタル映像信号である映像データがＡ
／Ｄ変換器４から画像メモリ５に供給される。画像メモ
リ５においては書込制御回路６からのライトイネーブル
信号ＷＥが書込可能を示す低レベルならば、ライトクロ
ック信号ＷＣＬＫに応じて書込アドレスが順次指定され
かつそのアドレスに１画素分の映像データが書き込まれ
る。例えば、１Ｈ当り９１０画素分の映像データが書き
込まれる。画像メモリ５に書き込まれた映像データは読
出制御回路７からのリードイネーブル信号ＲＥが読出可
能を示す低レベルならば、書込みから約２Ｈ遅れてリー
ドクロック信号ＲＣＬＫに応じて読出アドレスが順次指
定されかつそのアドレスから１画素分の映像データが読
み出される。読み出された映像データはＤ／Ａ変換器８
にてアナログ映像信号に変換される。
【００１６】ドロップアウト検出回路９が復調された映
像信号からドロップアウトを検出すると、ドロップアウ
ト検出信号がドロップアウト検出回路９から書込制御回
路６に供給され、ライトイネーブル信号ＷＥが書込不可
を示す高レベルとなり、画像メモリ５には映像データが
書き込まれず、書き込まれている映像データが保持され
る。
像信号からドロップアウトを検出すると、ドロップアウ
ト検出信号がドロップアウト検出回路９から書込制御回
路６に供給され、ライトイネーブル信号ＷＥが書込不可
を示す高レベルとなり、画像メモリ５には映像データが
書き込まれず、書き込まれている映像データが保持され
る。
【００１７】Ａ／Ｄ変換器４から出力された映像データ
はバーストエラー生成回路１１及び水平同期エラー生成
回路１２に供給される。バーストエラー生成回路１１に
おいては、映像データ中のカラーバースト信号成分がバ
ースト分離回路１３からＳＩＮ成分信号及びＣＯＳ成分
信号として出力される。そのＳＩＮ成分信号及びＣＯＳ
成分信号はＴＡＮ算出回路１４において、ＳＩＮ成分／
ＣＯＳ成分という算出によってＴＡＮ成分信号となる。
ＴＡＮ成分信号に対応してそのアークタンゼントを示す
バーストエラー信号がＲＯＭ１５から出力される。一
方、水平同期エラー生成回路１２においては、映像デー
タ中の水平同期信号成分が水平同期分離回路１６から分
離出力され、その水平同期信号成分に応じて水平同期エ
ラー信号がエラー演算回路１７により演算される。
はバーストエラー生成回路１１及び水平同期エラー生成
回路１２に供給される。バーストエラー生成回路１１に
おいては、映像データ中のカラーバースト信号成分がバ
ースト分離回路１３からＳＩＮ成分信号及びＣＯＳ成分
信号として出力される。そのＳＩＮ成分信号及びＣＯＳ
成分信号はＴＡＮ算出回路１４において、ＳＩＮ成分／
ＣＯＳ成分という算出によってＴＡＮ成分信号となる。
ＴＡＮ成分信号に対応してそのアークタンゼントを示す
バーストエラー信号がＲＯＭ１５から出力される。一
方、水平同期エラー生成回路１２においては、映像デー
タ中の水平同期信号成分が水平同期分離回路１６から分
離出力され、その水平同期信号成分に応じて水平同期エ
ラー信号がエラー演算回路１７により演算される。
【００１８】バーストエラー生成回路１１及び水平同期
エラー生成回路１２から出力された各エラー信号のうち
のいずれか一方が切換スイッチＳＷ１を介してラッチ回
路１９に供給され、エラーホールド信号が低レベルなら
ば、エラー信号はそのままラッチ回路１９からＬＰＦ２
０を介してＶＣＯ２２に供給される。よって、エラー信
号に応じた周波数で発振信号がＶＣＯ２２から移相器２
３に出力される。
エラー生成回路１２から出力された各エラー信号のうち
のいずれか一方が切換スイッチＳＷ１を介してラッチ回
路１９に供給され、エラーホールド信号が低レベルなら
ば、エラー信号はそのままラッチ回路１９からＬＰＦ２
０を介してＶＣＯ２２に供給される。よって、エラー信
号に応じた周波数で発振信号がＶＣＯ２２から移相器２
３に出力される。
【００１９】ラッチ回路１９から出力されたエラー信号
はゲイン調整回路２１でそのレベルが調整された後、ス
イッチＳＷ２がオンならば、スイッチＳＷ２を介して移
相器２３に供給される。
はゲイン調整回路２１でそのレベルが調整された後、ス
イッチＳＷ２がオンならば、スイッチＳＷ２を介して移
相器２３に供給される。
【００２０】水平同期エラー信号又はバーストエラー信
号を保持すべきときにはエラーホールド信号が高レベル
となり、水平同期エラー信号又はバーストエラー信号を
保持する必要がないときにはエラーホールド信号が低レ
ベルとなる。トラックジャンプ信号はトラッキングサー
ボループがオープンされた状態では高レベルとなり、ク
ローズ状態では低レベルとなる。水平ロック信号はエラ
ー演算回路１７内の水平ループ回路がロック状態なら
ば、高レベルとなり、非ロック状態ならば低レベルとな
る。Ｄ型フリップフロップ２６〜３２は１Ｈクロック信
号が供給されたときにその入力端子Ｄの入力レベルを出
力端子Ｑに出力するので、フリップフロップ２６，２
８，２９の出力は１Ｈ期間毎に新たな入力レベルに対応
する。
号を保持すべきときにはエラーホールド信号が高レベル
となり、水平同期エラー信号又はバーストエラー信号を
保持する必要がないときにはエラーホールド信号が低レ
ベルとなる。トラックジャンプ信号はトラッキングサー
ボループがオープンされた状態では高レベルとなり、ク
ローズ状態では低レベルとなる。水平ロック信号はエラ
ー演算回路１７内の水平ループ回路がロック状態なら
ば、高レベルとなり、非ロック状態ならば低レベルとな
る。Ｄ型フリップフロップ２６〜３２は１Ｈクロック信
号が供給されたときにその入力端子Ｄの入力レベルを出
力端子Ｑに出力するので、フリップフロップ２６，２
８，２９の出力は１Ｈ期間毎に新たな入力レベルに対応
する。
【００２１】フリップフロップ２７及びＡＮＤ回路３３
は２Ｈに亘ってバーストエラーホールド信号が高レベル
のときを検出し、そのときＡＮＤ回路３３は高レベル出
力となる。ＮＯＲ回路３５はＡＮＤ回路３３、フリップ
フロップ２８，２９の各出力の否定的論理和をとるの
で、バーストエラー信号を保持する必要がなくバースト
エラーホールド信号が低レベル、トラッキングサーボル
ープがクローズ状態でトラックジャンプ信号が低レベ
ル、更に水平ループ回路がロック状態で水平ロック信号
が高レベルという条件が満たされるときＮＯＲ回路３５
の出力レベルは高レベルとなる。ＮＯＲ回路３５の出力
信号は先ず、フリップフロップ３０に供給され、１Ｈ後
にはフリップフロップ３１に、更に１Ｈ後にはフリップ
フロップ３２に供給される。
は２Ｈに亘ってバーストエラーホールド信号が高レベル
のときを検出し、そのときＡＮＤ回路３３は高レベル出
力となる。ＮＯＲ回路３５はＡＮＤ回路３３、フリップ
フロップ２８，２９の各出力の否定的論理和をとるの
で、バーストエラー信号を保持する必要がなくバースト
エラーホールド信号が低レベル、トラッキングサーボル
ープがクローズ状態でトラックジャンプ信号が低レベ
ル、更に水平ループ回路がロック状態で水平ロック信号
が高レベルという条件が満たされるときＮＯＲ回路３５
の出力レベルは高レベルとなる。ＮＯＲ回路３５の出力
信号は先ず、フリップフロップ３０に供給され、１Ｈ後
にはフリップフロップ３１に、更に１Ｈ後にはフリップ
フロップ３２に供給される。
【００２２】よって、上記の条件が３Ｈ以上継続する
と、ＡＮＤ回路３４の出力レベルが高レベルとなり、こ
れがスイッチＳＷ１に供給される。スイッチＳＷ１はＡ
ＮＤ回路３４の出力レベルが低レベルのとき水平同期エ
ラー生成回路１２の出力側の選択状態となり、ＡＮＤ回
路３４の出力レベルが高レベルのときバーストエラー生
成回路１１の出力側の選択状態となる。また、水平ルー
プ回路がロック状態で水平ロック信号が高レベルであり
かつ再生映像信号のカラーバースト信号及び水平同期信
号の発生期間で期間信号が高レベルのときＡＮＤ回路３
７の出力レベルが高レベルとなるので、スイッチＳＷ２
はオフとなり、それ以外ではオンとなる。
と、ＡＮＤ回路３４の出力レベルが高レベルとなり、こ
れがスイッチＳＷ１に供給される。スイッチＳＷ１はＡ
ＮＤ回路３４の出力レベルが低レベルのとき水平同期エ
ラー生成回路１２の出力側の選択状態となり、ＡＮＤ回
路３４の出力レベルが高レベルのときバーストエラー生
成回路１１の出力側の選択状態となる。また、水平ルー
プ回路がロック状態で水平ロック信号が高レベルであり
かつ再生映像信号のカラーバースト信号及び水平同期信
号の発生期間で期間信号が高レベルのときＡＮＤ回路３
７の出力レベルが高レベルとなるので、スイッチＳＷ２
はオフとなり、それ以外ではオンとなる。
【００２３】ＡＮＤ回路３４の出力レベルが低レベルで
スイッチＳＷ１の切換条件が満たされない状態では水平
同期エラー信号がスイッチＳＷ１によって中継されるの
で、ＶＣＯ２２の発振信号の周波数は水平同期エラー信
号に応じたものとなり、その発振信号が移相器２３を経
て書込制御回路６に供給され、ライトクロック信号ＷＣ
ＬＫの発生タイミングを定める。このとき、水平ループ
回路がロック状態でかつバースト信号期間又は水平同期
信号期間であるならば、スイッチＳＷ２がオフとなるの
で、発振信号の位相が移相器２３により移相されずその
ままとなる。一方、水平ループ回路が非ロック状態、又
はバースト信号期間及び水平同期信号期間のいずれでも
ないならば、スイッチＳＷ２がオンとなるので、移相器
２３により発振信号の位相がゲイン調整された水平同期
エラー信号に応じて移相され位相変調が行なわれる。
スイッチＳＷ１の切換条件が満たされない状態では水平
同期エラー信号がスイッチＳＷ１によって中継されるの
で、ＶＣＯ２２の発振信号の周波数は水平同期エラー信
号に応じたものとなり、その発振信号が移相器２３を経
て書込制御回路６に供給され、ライトクロック信号ＷＣ
ＬＫの発生タイミングを定める。このとき、水平ループ
回路がロック状態でかつバースト信号期間又は水平同期
信号期間であるならば、スイッチＳＷ２がオフとなるの
で、発振信号の位相が移相器２３により移相されずその
ままとなる。一方、水平ループ回路が非ロック状態、又
はバースト信号期間及び水平同期信号期間のいずれでも
ないならば、スイッチＳＷ２がオンとなるので、移相器
２３により発振信号の位相がゲイン調整された水平同期
エラー信号に応じて移相され位相変調が行なわれる。
【００２４】バーストエラー信号を保持する必要がな
く、トラッキングサーボループがクローズ状態で、更に
水平ループ回路がロック状態である状態が３Ｈ以上継続
すると、スイッチＳＷ１の切換条件が満たされ、ＡＮＤ
回路３４の高レベル出力に応じてスイッチＳＷ１はバー
ストエラー生成回路１１の出力側の選択に切り換わる。
バーストエラー信号がスイッチＳＷ１によって中継され
るので、ＶＣＯ２２の発振信号の周波数はバーストエラ
ー信号に応じたものとなり、その発振信号が移相器２３
を経て書込制御回路６に供給され、ライトクロック信号
ＷＣＬＫの発生タイミングを定める。このとき、水平ル
ープ回路がロック状態でかつバースト信号期間又は水平
同期信号期間であるならば、スイッチＳＷ２がオフとな
るので、発振信号の位相が移相器２３により移相されず
そのままとなる。一方、バースト信号期間及び水平同期
信号期間のいずれでもないならば、スイッチＳＷ２がオ
ンとなるので、移相器２３により発振信号の位相がゲイ
ン調整された水平同期エラー信号に応じて移相され位相
変調が行なわれる。
く、トラッキングサーボループがクローズ状態で、更に
水平ループ回路がロック状態である状態が３Ｈ以上継続
すると、スイッチＳＷ１の切換条件が満たされ、ＡＮＤ
回路３４の高レベル出力に応じてスイッチＳＷ１はバー
ストエラー生成回路１１の出力側の選択に切り換わる。
バーストエラー信号がスイッチＳＷ１によって中継され
るので、ＶＣＯ２２の発振信号の周波数はバーストエラ
ー信号に応じたものとなり、その発振信号が移相器２３
を経て書込制御回路６に供給され、ライトクロック信号
ＷＣＬＫの発生タイミングを定める。このとき、水平ル
ープ回路がロック状態でかつバースト信号期間又は水平
同期信号期間であるならば、スイッチＳＷ２がオフとな
るので、発振信号の位相が移相器２３により移相されず
そのままとなる。一方、バースト信号期間及び水平同期
信号期間のいずれでもないならば、スイッチＳＷ２がオ
ンとなるので、移相器２３により発振信号の位相がゲイ
ン調整された水平同期エラー信号に応じて移相され位相
変調が行なわれる。
【００２５】なお、スイッチＳＷ２をバースト信号期間
及び水平同期信号期間の両方の期間でオフとするが、こ
れはディジタルフィルタであるＬＰＦ２０等の処理遅れ
を考慮しているためであり、原理的にはバースト信号期
間だけでオフすれば良い。
及び水平同期信号期間の両方の期間でオフとするが、こ
れはディジタルフィルタであるＬＰＦ２０等の処理遅れ
を考慮しているためであり、原理的にはバースト信号期
間だけでオフすれば良い。
【００２６】
【発明の効果】以上の如く、本発明のディジタルタイム
ベースコレクタにおいては、再生映像信号に含まれる時
間軸変動に位相同期した同期クロック信号を生成し、再
生映像信号中の少なくともカラーバースト信号の発生期
間以外においてカラーバースト信号の時間軸変動を示す
バーストエラー信号に応じて同期クロック信号を位相変
調して画像メモリの書込クロック信号を得るので、水平
同期信号及びカラーバースト信号発生期間におけるタイ
ムベースエラーを除去することができる。
ベースコレクタにおいては、再生映像信号に含まれる時
間軸変動に位相同期した同期クロック信号を生成し、再
生映像信号中の少なくともカラーバースト信号の発生期
間以外においてカラーバースト信号の時間軸変動を示す
バーストエラー信号に応じて同期クロック信号を位相変
調して画像メモリの書込クロック信号を得るので、水平
同期信号及びカラーバースト信号発生期間におけるタイ
ムベースエラーを除去することができる。
【図１】本発明の実施例を示すブロック図である。
５ 画像メモリ １１ バーストエラー生成回路 １２ 水平同期エラー生成回路 １９ ラッチ回路 ２５ 切換制御回路
Claims (1)
- 【請求項１】 記録媒体から読み出されて再生された再
生映像信号をディジタル信号に変換するＡ／Ｄ変換手段
と、前記ディジタル信号を書込クロック信号に応じて画
像メモリに書き込み一定周期の読出クロック信号に応じ
て前記画像メモリからディジタル信号を読み出すメモリ
制御手段と、読み出されたディジタル信号をアナログ映
像信号に変換するＤ／Ａ変換手段とを備えたディジタル
タイムベースコレクタであって、前記メモリ制御手段
は、前記再生映像信号より分離した水平同期信号及びカ
ラーバースト信号のうちの少なくとも１信号に応じて前
記再生映像信号に含まれる時間軸変動に位相同期した同
期クロック信号を生成するクロック生成手段と、前記再
生映像信号中の少なくとも前記カラーバースト信号の発
生期間以外において前記カラーバースト信号の時間軸変
動を示すバーストエラー信号に応じて前記同期クロック
信号を位相変調して前記書込クロック信号を得る変調手
段を有することを特徴とするディジタルタイムベースコ
レクタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27883792A JP3183967B2 (ja) | 1992-10-16 | 1992-10-16 | ディジタルタイムベースコレクタ |
| US08/135,997 US5475440A (en) | 1992-10-16 | 1993-10-14 | Digital time base corrector for video signal reproduction |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27883792A JP3183967B2 (ja) | 1992-10-16 | 1992-10-16 | ディジタルタイムベースコレクタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06133336A true JPH06133336A (ja) | 1994-05-13 |
| JP3183967B2 JP3183967B2 (ja) | 2001-07-09 |
Family
ID=17602846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27883792A Expired - Fee Related JP3183967B2 (ja) | 1992-10-16 | 1992-10-16 | ディジタルタイムベースコレクタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5475440A (ja) |
| JP (1) | JP3183967B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09238362A (ja) * | 1996-02-29 | 1997-09-09 | Fujitsu Ltd | テレビジョン表示機能をもつ情報処理装置 |
| US5786866A (en) | 1996-10-15 | 1998-07-28 | Fairchild Semiconductor Corporation | Video color subcarrier signal generator |
| JP3097737B2 (ja) * | 1997-01-27 | 2000-10-10 | 日本電気株式会社 | バーストクロック対応メモリ回路 |
| KR100242972B1 (ko) * | 1997-12-06 | 2000-02-01 | 윤종용 | 평판 디스플레이 장치의 트래킹 조정 회로 |
| US6844943B2 (en) * | 2000-11-29 | 2005-01-18 | Thomson Licensing Sa | Method and apparatus for video recording from previous recorded video |
| JP3702783B2 (ja) * | 2000-12-14 | 2005-10-05 | 株式会社日立製作所 | ビデオ信号処理装置 |
| US7304688B1 (en) * | 2003-05-20 | 2007-12-04 | Pixelworks, Inc. | Adaptive Y/C separator |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4054903A (en) * | 1975-07-11 | 1977-10-18 | Sony Corporation | Video time base corrector |
| US4339770A (en) * | 1979-11-19 | 1982-07-13 | Rca Corporation | Synchronizing system with chroma parity detection |
| JPS61189094A (ja) * | 1985-02-16 | 1986-08-22 | Sony Corp | 読出スタ−トパルス発生回路 |
| JPH0697792B2 (ja) * | 1985-12-13 | 1994-11-30 | パイオニア株式会社 | 映像信号再生装置 |
| US5142377A (en) * | 1988-04-06 | 1992-08-25 | Pioneer Electronic Corporation | Time base correction apparatus |
-
1992
- 1992-10-16 JP JP27883792A patent/JP3183967B2/ja not_active Expired - Fee Related
-
1993
- 1993-10-14 US US08/135,997 patent/US5475440A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3183967B2 (ja) | 2001-07-09 |
| US5475440A (en) | 1995-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4805040A (en) | Drop-out correction circuit in an apparatus for correcting time base error with inhibition of time-base information during dropout | |
| US5528307A (en) | Clock generator | |
| JP3183967B2 (ja) | ディジタルタイムベースコレクタ | |
| JP3098336B2 (ja) | ディジタルタイムベースコレクタ | |
| US5497200A (en) | Digital time base corrector | |
| US5179450A (en) | Video signal processing apparatus and method for the time base compensation | |
| JP3123464B2 (ja) | 映像信号処理方法及び装置 | |
| JP3151114B2 (ja) | 映像信号処理装置 | |
| US5471250A (en) | Digital time base corrector with dropout compensating function | |
| KR100189877B1 (ko) | 시간축 보정장치 | |
| JPH07274208A (ja) | 時間軸補正回路 | |
| JPH03177179A (ja) | タイムベースコレクタ | |
| JPS63286091A (ja) | Ｐｌｌ回路の制御方法 | |
| JP3231463B2 (ja) | 画像信号の再生装置 | |
| JPS63286090A (ja) | Ｐｌｌ回路の同期引込み方法 | |
| JPH0778957B2 (ja) | ディスク演奏装置の時間軸制御方式 | |
| JPH0342980A (ja) | 時間軸圧縮方式映像信号再生装置 | |
| JPS62233993A (ja) | 時間軸補正装置 | |
| JPH07177535A (ja) | ディジタルタイムベースコレクタ | |
| JPS6334770A (ja) | 画像記録再生装置 | |
| JPH0440780A (ja) | 画像信号記録再生システム | |
| JPH02294178A (ja) | 時間軸誤差補正装置 | |
| JPH0773369B2 (ja) | 時間軸誤差補正装置 | |
| JPH03166881A (ja) | 映像信号記録再生装置 | |
| JPH0778956B2 (ja) | 時間軸制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |