JPH02294178A - 時間軸誤差補正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、家庭用のビデオテーブレコーダ（以下、ＶＴ
Ｒと称す）やビデオディスク（以下、ＶＤと称す）等に
使用して好適な時間軸誤差補正装置に関する。

従来の技術 ＶＴＲなどの記録再生装置では、信号検出器と記録媒体
との相対的な速度変動によって時間軸変動を生じた再生
映像信号が再生される。このような時間軸変動を伴った
再生映像信号を補正する手法として時間軸誤差補正装置
（タイム・ベース・コレクタ）が用いられている。

従来から用いられている時間軸誤差補正装置の一例を第
７図に示す。本図において、入力端子１より入力された
再生輝度信号は．ＡＤ変換器（　Ａ　／　Ｄ）２に入力
されると共に同期分離回路６に入力され同期信号が分離
される。分離された同期信号は、等化パルス除去回路（
ＨＨＫ）７で同期信号の旧縁の位相を残した水平同期信
号周期の書込パルスに変換され、書込クロック発生回路
（Ｗ−ＣＬＫ）８及び書込リセット発生回路（Ｗ−ＲＳ
Ｔ）９に入力される。書込クロック発生回路８は、書込
パルスの位相で発振を開始し、次の書込パルスが来るま
でその位相を保持するものであり、書込リセット発生回
路９は、書込パルスと一定の位相関係を持つリセットパ
ルスを発生させるものである。

ＡＤ変換器２に入力された再生輝度信号は、書込クロッ
ク発生回路８からの書込クロックでサンプリングされ、
書込リセット発生回路９からの書込リセットパルスのタ
イミングでメモリ３に書き込まれる。メモリ３に書き込
まれた再生輝度信号は、基準発振器１１からの基準クロ
ックで、基準クロックを分周した続出リセット発生回路
（Ｒ−Ｒ．ＳＴ）１０からの読出リセットパルスのタイ
ミングでメモリ３から読み出される。読み出された再生
輝度信号は、ＤＡ変換器（Ｄ／Ａ）４でアナログ信号に
変換され、出力端子５に時間軸補正された信号として出
力される。

発明が解決しようとする課題 以上のような従来の時間軸誤差補正装置は、時間軸変動
を再生輝度信号の同期信号の前縁の位相で検出している
が、一般に同期信号の前縁は映像信号から１μｓｅｃ程
度しか離れていないため、映像信号の波形の影響を受け
やすく、正確な位相検出がしにくい。従うて、波形的に
安定でしかも映像信号からも影響を受けにくい同期信号
の後縁で位相検出を行うほうがより正確な位相検出が行
える。

以上の理由で位相検出を同期信号の後縁で行うようにし
た場合、従来の構成では等化パルス及び垂直同期信号の
期間で書込パルスが一定の周期とならないため、メモリ
制御を正確に行うことができないと共に、メモリに書き
込まれる位相タイミングが垂直同期量号の期間不規則に
なり、時間軸補正された再生輝度信号から正確な垂直同
期信号の位相検出ができなくなる。

また、他の問題として、垂直同期期間及び等化パルス期
間は、比較的ノイズに犯されやすいため、等価パルスが
消滅したり、ノイズが同期信号として検出されたりする
場合がある。従って正規の水平同期信号周期に比べ同期
信号が減ったり、又は逆に増えたりしてメモリのアドレ
ス制御を誤動作させる要因七なる。

またさらに別の問題として、再生機がＶＴＲの場合、再
生モードすなわち通常再生か特殊再生かによって垂直同
期信号及び等化パルス信号の期間で必要とされる水平同
期信号周期の書込パルスが異なる。つまり、通常再生の
場合は、同期信号をすげ替えたり、外部同期をさせたり
するため正確な垂直同期の位相検出が必要であり、また
特殊再生の場合は、再生輝度信号の垂直同期信号近傍が
疑似垂直同期信号等にすげ替えられているため安定した
水平同期信号周期の信号が必要となる。

本発明は、上記従来例の有する種々の課題を解決した時
間軸誤差補正装置を提供することを目的とするものであ
る。

課題を解決するための手段 上記従来の課題を解決するために、本発明の時間軸誤差
補正装置は、再生輝度信号より同期信号を分離する同期
分離手段と、前記同期信号の後縁を基準にして第１の水
平周期パルス列を作成する後縁パルス列発生手段と、前
記同期信号の前縁を基準にして第２の水平周期パルス列
を作成する前縁パルス列発生手段と、垂直同期信号及び
その前後の等化パルス信号を含む期間では前記第１の水
平周期パルス列から前記第２の水平周期パルス列に切り
替えて書き込みパルスを出力する切替手段と、前記書込
パルスに位相同期する書込クロックを発生させる書込ク
ロック発生手段と、前記書込クロックに従って前記書込
パルスのタイミングで前記再生輝度信号をメモリに書き
込む書込手段と、前記メモリから基準のタイミングの基
準クロックに従って前記再生輝度信号を読み出す読出手
段とを備えたものである。

また本発明は、前縁パルス列発生手段に代えて、ＰＬＬ
回路により同期信号中の水平同期信号に位相同期した第
２の水平同期パルス列を作成する位相同期パルス列発生
手段を用いてなるものである。

本発明はまた、ＰＬＬ回路により同期信号中の水平同期
信号に位相同期した第３の水平周期パルス列を作成する
位相同期パルス列発生手段を付設し、切替手段は、垂直
同期信号及びその前後の等価パルス信号を含む期間では
再生輝度信号がビデオテーブレコーダからの通常再生で
得られる信号である場合は第１の水平周期パルス列から
第２の水平周期パルス列に切り替え、また前記再生輝度
信号がビデオテープレコーダからの特殊再生で得られる
信号である場合は前記第１の水平周期パルス列から前記
第３の水平周期パルス列に切り替えて書込パルスを出力
する構成としたものである。

作用 上記の構成により、本発明は、書込リセット発生回路の
基準となる水平同期信号周期のパルス列が、垂直同期信
号及びその前後の等化パルス信号を含む期間においても
、他の水平同期信号期間と同様に水平同期信号周期でし
かも各パルスの後縁，前縁ともほぼ同じ位相タイミング
である水平周期パルス列を得ることができるものである
。

また、書込リセット発生回路の基準となる水平同期信号
周期のパルス列が、垂直同期信号及びその前後の等化パ
ルス信号を含む期間では水平同期信号を基準としたＰＬ
Ｌ回路で作成した信号出力を用いるため、ノイズに犯さ
れた場合においても確実に水平同期信号周期の信号を出
力でき、安定した位相タイミングの水平周期パルス列を
得ることができるものである。

また、書込リセット発生回路の基準となる水平同期信号
周期のパルス列が、垂直同期信号及びその前後の等化パ
ルス信号を含む期間では、通常再生時は同期信号期間の
水平同期信号とほぼ同じ位相タイミングである水平周期
パルス列となるもので、特殊再生時はＰＬＬ回路で作成
した信号出力を用いるため確実に水平同期信号周期で安
定した位相タイミングである水平周期パルス列となるも
のである。

実施例 本発明の第１の実施例を第１図を参照しながら説明する
。同図において第７図と同一回路については同一符号を
付してあり説明は省略する。

入力端子１より入力された再生輝度信号は，ＡＤ変換器
（Ａ／Ｄ）２及び同期分離回路６に入力される。ＡＤ変
換器２では書込クロック発生回路（Ｗ−ＣＬＫ）１Ｂか
らの書込クロックにより再生輝度信号をサンプリングし
、ディジタルデータ（デジタル映像信号）に変換する。

このディジタルデー夕は、書込リセット発生回路（Ｗ−
ＲＳＴ）１７からの書込リセットパルス及び書込クロッ
クのタイミングでメモリ３に書き込まれる。メモリ３に
書き込まれたディジタルデー夕は、基準発振器１ｌから
の基準クロックで、続出リセット発生回路（Ｒ−ＲＳＴ
）１Ｂからの続出リセットパルスのタイミングで読み出
される。そして．ＤＡ変換器ＣＤ　／Ａ　）４でアナロ
グ信号に変換し、出力端子５に時間軸補正された再生輝
度信号を出力させる。続出リセットパルスは続出リセッ
ト発生回路１８で基準クロックを分周して得られる基準
水平同期信号パルス列を用いる。

一方、同期分離回路６に入力された再生輝度信号は、同
期信号を分離して出力する。出力された同期信号は、切
替回路１３及び垂直同期分離回路１４に入力されると共
に等化パルス除去回路（Ｈ｝｛Ｋ）７に入力され、等化
パルスを除去した水平同期信号パルス列に変換される。

変換された水平同期信号パルス列は、位相調整器１２で
タイミングを調整され切替回路１３に入力される。また
、切替回路１３には、前記垂直同期分離回路１４１！分
離された垂直同期信号より切替タイミング調整器（ＳＷ
Ｐ）１５で調整された切替タイミングパルスが入力され
る。切替回路１３より出力されたパルス信号は、書込ク
ロック発生回路１６及び書込リセット発生回路ｌ７に入
力される。

以下に、本実施例の具体的動作について第１図及び第２
図を参照しながら説明する。但し、第２図の波形図は、
第１図の各回路の出力波形を示したもので、同一符号を
付している。

入力端子１より入力された再生輝度信号は、ＡＤ変換器
２で書込クロックに従ってサンプリングされると共に、
同期分離回路６で同期信号を分離される。同期分離回路
６で分離された同期信号Ａは、切替回路１３及び垂直同
期分離回路１４に入力されると共に等化パルス除去回路
７に入力され、等化パルスを除去された水平同期信号周
期のパルス列Ｂに変換される。変換されたパルス列Ｂは
、位相調整器１２で前記同期信号Ａの水平同期信号の後
縁の位相にほぼ一致するように調整されたパルス列Ｃに
変換され切替回路１３に入力される。また同期信号Ａは
、垂直同期分離回路１４で垂直同期信号Ｄを分離され切
替タイミング調整器１５に入力される。切替タイミング
調整器１５では、垂直同期信号Ｄより垂直同期信号及び
その前後の等化パルス信号を含んだ垂直同期周期の切替
タイミングパルスＥを作成し、切替回路１３に入力して
いる。切替回路１３から出力される信号は、切替タイミ
ングパルスＥのハイレベル期間は位相調整器１２からの
パルス列Ｃが、それ以外のロウレベル期間は同期分離回
路６からの同期信号Ａがパルス信号Ｆとして出力される
ことになる。

従って、出力されるパルス信号Ｆは、垂直同期信号付近
においても、その後縁の位相がほぼ正規の水平同期信号
周期のものと同じものとなってぃる。このパルス信号Ｆ
は、書込クロック発生回路１６に入力され、パルス信号
Ｆの後縁の位相に位相同期する書込クロックを発生させ
る。また、パルス信号Ｆは、書込リセット発生回路１７
にも入力され、このパルス信号Ｆの後縁に位相同期した
リセットパルスを出力させる。ＡＤ変換器２でサンプリ
ングされたディジタルデー夕は、書込リセット発生回路
１７からの書込リセットパルスのタイミングで、書込ク
ロック発生回路１６からの書込クロックによりメモリ３
に書き込まれる。メモリ３に書き込まれたディジタルデ
ー夕は、基準発振器１１からの固定の基準クロックに従
って、この基準クロツクを読出リセット発生回路１８で
分周した読出リセットパルスのタイミングでメモリ３よ
り読み出され、ＤＡ変換器４でアナログ信号に変換され
、出力端子５に時間軸補正された再生輝度信号として出
力されることになる。

以上説明したように、同期分離した同期信号の垂直同期
信号及びその前後の等化パルス信号を含んだ期間、等化
パルス除去した同期信号の位相調整したパルスに切り替
えて書込クロック発生回路及び書込リセット発生回路に
入力することにより、時間軸変動を同期信号の後縁で検
出しても水平同期信号周期は変化せず確実にメモリ制御
を行えると共に、メモリに書き込まれる位相タイミング
が、垂直同期信号期間でもほとんど変化しないため、時
間軸補正された再生輝度信号においても確実に垂直同期
信号を検出することができるものである。

本実施例において、ＶＴＲから再生される輝度信号の場
合、切替タイミング調整器１５に入力される垂直同期信
号Ｄの代わりに、ＶＴＲのヘッド切替信号を入力し、そ
のヘッド切替信号の両縁を基準に切替タイミング調整器
１５で切替タイミングパルスＥを作成する構成にしても
本実施例とほぼ同等の効果が得られる。

次に、本発明の第２の実施例を第３図を参照しながら説
明する。同図において第１図と同一回路については同一
符号を付してあり説明は省略する。

入力端子１より入力された再生輝度信号は．ＡＤ変換器
（Ａ／Ｄ）２及び同期分離回路６に入力される。ＡＤ変
換器２では第１の実施例と同様に、書込クロック発生回
路２７からの書込クロックにより再生輝度信号をサンプ
リングし、書込リセット発生回路２８からの書込リセッ
トパルス及び書込クロックのタイミングでメモリ３に書
き込まれる。メモリ３に書き込まれたディジタルデー夕
は、基準発振器ｌ１からの基準クロックで読み出し、リ
セット発生回路２９からの読出リセットパルスのタイミ
ングで読み出される。そして、ＤＡ変換器４にて基準ク
ロックでアナログ信号に変換し、出力端子５から時間軸
補正された再生輝度信号を出力している。

一方、前記同期分離回路６に入力された再生輝度信号は
、同期信号を分離され切替回路２４に入力されると共に
等化パルス除去回路７に入力される。等化パルス除去回
路７で等化パルスを除去した水平同期信号パルス列は、
位相比較器（ＰＣ）１９，ローバスフィルタ（ＬＰＦ）
２０．　　可変発振器（ＶＣＯ）２　１．　　分周器２
２からなるＰＬＬ回路に入力され、この水平同期信号パ
ルス列に周波数同期した分周パルス列を位相調整器２３
に入力する。分周パルス列は、位相調整器２３において
同期信号の水平同期信号の後縁の位相にほぼ一．致する
ように位相調整された後切替回路２４に入力される。ま
た、切替回路２４には、他の入力端子２５より入力され
た切替基準信号より切替タイミング調整器２６で調整さ
れた切替タイミングパルスが入力される。切替回路２４
より出力されたパルス信号は、書込クロック発生回路２
７及び書込リセット発生回路２８に入力される。

以下に、本実施例の具体的動作について第３図，第４図
を参照しながら説明する。但し、第４図の波形図は、第
３図の各回路の出力波形を示したもので同一符号を付し
ている。

同期分離回路６で分離された同期信号Ｇは、切替回路２
４に入力されると共に等化パルス除去回路７に入力され
、等化パルス除去された水平同期信号周期のパルス列Ｈ
に変換される。変換されたパルス列Ｈは、位相比較器１
８に入力され分周器２２からの分周パルス列工と位相比
較される。位相比較器１９からの位相差電位は、ローバ
スフィルタ２０を通り可変発振器２１・に加えられ、可
変発振器２１を発振させる。この可変発振器２１ｂ）ら
のクロックを分周器２２に帰還することによって、分周
器２２から出力される分周パルス列工は同期信号Ｇの水
平同期信号にロックしたものとなっている。この分周パ
ルス列Ｉを位相調整器２３に入力し、同期信号Ｇの水平
同期信号の後縁の位相にほぼ一致するように位相調整し
たパルス列Ｊを切替回路２４に入力する。また、他の入
力端子２５には、切替基準信号としてヘッド切替パルス
Ｋが入力されている。切替タイミング調整器２６におい
て、ヘッド切替パルスＫの立ち上り及び立ち下りの両縁
より垂直同期信号及びその前後の等化パルス信号を含ん
だ垂直同期周期の切替タイミングパルスＬを作成し、切
替回路２４に入力している。切替回路２４から出力され
る信号は、この切替タイミングパルスＬのハイレベル期
間は位相調整器２３からの出力パルス列Ｊを、また、そ
れ以外のロウレベル期間は同期分離回路θからの同期信
号Ｇを出力するよう切り替えられたパルス信号Ｍが出力
される。従って、出力されるパルス信号Ｍは、垂直同期
信号付近においても、その後縁の位相がほぼ正規の水平
同期信号周期のものと同じものとなっている。このパル
ス信号Ｍは、第１の実施例と同様に、書込クロック発生
回路２７に入力されパルス信号Ｍの後縁の位相に瞬時に
位相同期する書込クロックを発生させる。また、パルス
信号Ｍは、書込リセット発生回路２８にも入力され、こ
のパルス信号Ｍの後縁に位相同期したリセットパルスを
出力させる。ＡＤ変換器２でサンプリングされたディジ
タルデー夕は、書込リセット発生回路２８からの書込リ
セットパルスのタイミングで、書込クロック発生回路２
７からの書込クロックでメモリ３に書き込まれる。メモ
リ３に書き込まれたディジタルデー夕は、基準発振器１
１からの固定の基準クロックに従って、この基準クロッ
クを続出リセット発生回路２９で分周した読出リセット
パルスのタイミングでメモリ３より読み出し、ＤＡ変換
器４より前記基準クロックで読み出すことにより、出力
端子５に時間軸補正された再生輝度信号が出力されるこ
とになる。

以上説明したように、同期分離した同期信号の垂直同期
信号及びその前後の等化パルス信号を含んだ期間では等
化パルス除去した水平同期信号に周波数同期するように
構成したＰＬＬ回路からの水平周期のパルス列を位相調
整したパルス列に切り替えて書込クロック発生回路及び
書込リセット発生回路に入力することにより、垂直同期
信号近傍が多少ノイズで犯されていても水平同期信号周
期で確実にメモリを制御することができ、メモリのアド
レス制御を誤動作させることがない。特に、入力信号が
ＶＴＲの特殊再生信号等の場合には，本発明は大変有効
である。

さらに、本発明の第３の実施例を第５図を参照しながら
説明する。同図において、第３図と同一回路については
同一符号を付してあり説明は省略する。

同期分離回路６に入力された再生輝同信号は、同期信号
を分離され出力される。出力された同期信号は、切替回
路２４に入力されると共に等化パルス除去回路７に入力
される。等化パルス除去回路で等化パルスを除去した水
平同期信号パルス列は、位相比較器１９，ローバスフィ
゛ルタ２０，可変発振器２１，分周器２２からなるＰＬ
Ｌ回路に入力されると共に第１の位相調整器３０に入力
される。第１の位相調整器３０で位相調整された出力パ
ルス列はスイッチ回路３１に入力される。また、ＰＬＬ
回路の分周器２２から出力された分周パルス列は第２の
位相調整器２３で位相調整された後、スイッチ回路３１
に入力される。スイッチ回路３ｌは、制御信号用の入力
端子３２からの制御信号でスイッチされ切替回路２４に
入力される。

以下に、本実施例の具体的動作について第５図，第６図
を参照しながら説明する。但し、第６図の波形図は、第
５図の各回路の出力波形を示したもので同一符号を付し
ている。

同期分離回路６で分離された同期信号Ｎは、切替回路２
４に入力されると共に等化パルス除去回路７に入力され
、等化パルス除去された水平同期信号周期のパルス列Ｏ
に変換される。変換されたパルス列０は、第１の位相調
整器３０で同期信号Ｎの水平同期信号の後縁の位相にほ
ぼ一致するパルス列Ｐに調整されスイッチ回路３１に入
力される。また、等化パルス除去回路７からの出力パル
ス列Ｏは、位相比較器１９に入力され分周器２２からの
分周パルス列Ｑと位相比較される。位相比較器１９から
の位相差電位は、ローパスフィルタ２０を通り可変発振
器２１に加えられ可変発振器２１を発振させる。この可
変発振器２１からのクロックを分周器２２に帰還するこ
とによって分周器２２から出力される分周パルス列Ｑは
、前記同期信号Ｎの水平同期信号周期にロックしたもの
となっている。この分周パルス列Ｑを第２の位相調整器
２′３に入力し、前記同期信号Ｎの水平同期信号の後縁
の位相にほぼ一致するように位相調節したパルス列Ｒを
スイッチ回路３１に入力する。スイッチ回路３１には、
入力端子３２からＶＴＲの再生モードを示す１１御信号
が入力されており、通常再生時においては第１の位相調
整器３０からの出力パルス列Ｐを、特殊再生時において
は第２の位相調整器２３からの出力パルス列Ｒを選択し
切替回路２４に入力するよう制御されている。また、他
の入力端子２５には、切替基準信号としてヘッド切替パ
ルスＳが入力されている。切替タイミング調整器２６に
おいて、ヘッド切替パルスＳの立ち上り及び立ち下りの
両縁より垂直同期信号及びその前後の等化パルス信号を
含んだ切替タイミングパルスＴを作成し、切替回路２４
に入力している。切替回路２４から出力される信号は、
この切替タイミングパルスＴのハイレベル期間はスイッ
チ回路３１からの出力パルス列ＰまたはＲを、また、そ
れ以外のロウレベル期間は前記同期分離回路６からの同
期信号Ｎを出力するよう切り替えられたパルス信号Ｕが
出力される。

以上説明したように、同期分離した同期信号の垂直同期
信号及び前後の等化パルス信号を含んだ期間ではＶＴＲ
の再生モードが通常再生の場合は、等化パルス除去した
同期信号の位相調整したパルス列に切り替えることによ
り、時間軸変動を同期信号の後縁で検出しても確実にメ
モリ制御が行えると共に、メモリに書き込まれる位相タ
イミングが垂直同期信号期間においてもほとんど変化し
ないため時間軸補正され再生された再生輝度信号におい
ても確実に垂直同期信号を検出することができるもので
、ＶＴＲの再生モードが特殊害生の場合は、等化パルス
除去した同期信号に周波数同期するように構成したＰＬ
Ｌ回路からの水平同期パルスを位相調整したパルスに切
り替えることにより、垂直同期信号近傍が疑似垂直同期
信号に変換されていても水平同期信号周期で確実にメモ
リ制御することができ、メモリのアドレス制御を誤動作
させることがないよう構成されたものである。

発明の効果 以上のように本発明における時間軸誤差補正装置は、時
間軸変動成分を同期信号の後縁で検出した場合でも、そ
の垂直同期信号及びその前後の等化パルス信号期間にお
いても、水平同期信号周期でしかもほぼ位相タイミング
のあった水平同期信号パルスを得ることができ、メモリ
制御を誤動作させることなく、時間軸補正された再生輝
度信号からも確実な垂直同期検出が行えるものである。

【図面の簡単な説明】

第１図は本発明の第１の実施例における時間軸誤差補正
回路のブロック図、第２図は同実施例の各部の出力波形
図、第３図は本発明の第２の実施例における時間軸誤差
補正回路のブロック図、第４図は同実施例の各部の出力
波形図、第５図は本発明の第３の実施例における時間軸
誤差補正回路のブロック図、第６図は同実施例の各部の
出力波形図、第７図は従来の時間軸誤差補正装置の一例
を示すブロック図である。 ２・・・ＡＤ変換器、　　３・・・メモリ、　　４・・
・ＤＡ変換器、　　６・・・同期分離回路、　　７・・
・等化パルス除去回路、　　１１・・・基準発振器、　
　１２・・・位相調整器、　　１３・・・切替回路、　
　１４・・・垂直同期分離回路、　　１５・・・切替タ
イミング調整器、　　１６・・・書込クロック発生回路
、　　１７・・・書込リセット発生回路、　　１８・・
・続出リセット発生回路。 代理人の氏名　弁理士　粟野　重孝　ほか１名区 む 工 図 ｄ 」 ｒ ト

Claims (3)

【特許請求の範囲】
1. （１）再生輝度信号より同期信号を分離する同期分離手
   段と、 前記同期信号の後縁を基準にして第１の水平周期パルス
   列を作成する後縁パルス列発生手段と、前記同期信号の
   前縁を基準にして第２の水平周期パルス列を作成する前
   縁パルス列発生手段と、垂直同期信号及びその前後の等
   化パルス信号を含む期間では前記第１の水平周期パルス
   列から前記第２の水平周期パルス列に切り替えて書込パ
   ルスを出力する切替手段と、 前記書込パルスに位相同期する書込クロックを発生させ
   る書込クロック発生手段と、 前記書込クロックに従って前記書込パルスのタイミング
   で前記再生輝度信号をメモリに書き込む書込手段と、 前記メモリから基準のタイミングの基準クロックに従っ
   て前記再生輝度信号を読み出す読出手段とを具備した時
   間軸誤差補正装置。
2. （２）前縁パルス列発生手段に代えて、ＰＬＬ回路によ
   り同期信号中の水平同期信号に位相同期した第２の水平
   同期パルス列を作成する位相同期パルス列発生手段を用
   いてなる請求項１記載の時間軸誤差補正装置。
3. （３）ＰＬＬ回路により同期信号中の水平同期信号に位
   相同期した第３の水平周期パルス列を作成する位相同期
   パルス列発生手段を付設し、 切替手段は、垂直同期信号及びその前後の等価パルス信
   号を含む期間では再生輝度信号がビデオテープレコーダ
   からの通常再生で得られる信号である場合は第１の水平
   周期パルス列から第２の水平周期パルス列に切り替え、
   また前記再生輝度信号がビデオテープレコーダからの特
   殊再生で得られる信号である場合は前記第１の水平周期
   パルス列から前記第３の水平周期パルス列に切り替えて
   書込パルスを出力する構成とした請求項１記載の時間軸
   誤差補正装置。