JPH082100B2 - 時間軸誤差補正装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、家庭用のビデオテープレコーダ（以下、VT
Rと称す）やビデオディスク（以下、VDと称す）等に使
用して好適な時間軸誤差補正装置に関する。

従来の技術 VTRなどの記録再生装置では、信号検出器と記録媒体
との相対的な速度変動によって時間軸変動を生じた再生
映像信号が再生される。このような時間軸変動を伴った
再生映像信号を補正する手法として時間軸誤差補正装置
（タイム・ベース・コレクタ）が用いられている。

従来から用いられている時間軸誤差補正装置の一例を
第７図に示す。本図において、入力端子１より入力され
た再生輝度信号は、AD変換器（A/D）２に入力されると
共に同期分離回路６に入力され同期信号が分離される。
分離された同期信号は、等化パルス除去回路（HHK）７
で同期信号の前縁の位相を残した水平同期信号周期の書
込パルスに変換され、書込クロック発生回路（Ｗ−CL
K）８及び書込リセット発生回路（Ｗ−RST）９に入力さ
れる。書込クロック発生回路８は、書込パルスの位相で
発振を開始し、次の書込パルスが来るまでその位相を保
持するものであり、書込リセット発生回路９は、書込パ
ルスと一定の位相関係を持つリセットパルスを発生させ
るものである。AD変換器２に入力された再生輝度信号
は、書込クロック発生回路８からの書込クロックでサン
プリングされ、書込リセット発生回路９からの書込リセ
ットパルスのタイミングでメモリ３に書き込まれる。メ
モリ３に書き込まれた再生輝度信号は、基準発振器11か
らの基準クロックで、基準クロックを分周した読出リセ
ット発生回路（Ｒ−RST）10からの読出リセットパルス
のタイミングでメモリ３から読み出される。読み出され
た再生輝度信号は、DA変換器（D/A）４でアナログ信号
に変換され、出力端子５に時間軸補正された信号として
出力される。

発明が解決しようとする課題 以上のような従来の時間軸誤差補正装置は、時間軸変
動を再生輝度信号の同期信号の前縁の位相で検出してい
るが、一般に同期信号の前縁は映像信号から１μsec程
度しか離れていないため、映像信号の波形の影響を受け
やすく、正確な位相検出がしにくい。従って、波形的に
安定でしかも映像信号からも影響を受けにくい同期信号
の後縁で位相検出を行うほうがより正確な位相検出が行
える。

以上の理由で位相検出を同期信号の後縁で行うように
した場合、従来の構成では等化パルス及び垂直同期信号
の期間で書込パルスが一定の周期とならないため、メモ
リ制御を正確に行うことができないと共に、メモリに書
き込まれる位相タイミングが垂直同期信号の期間不規則
になり、時間軸補正された再度輝度信号から正確な垂直
同期信号の位相検出ができなくなる。

また、他の問題として、垂直同期期間及び等化パルス
期間は、比較的ノイズに犯されやすいため、等価パルス
が消滅したり、ノイズが同期信号として検出されたりす
る場合がある。従って正規の水平同期信号周期に比べ同
期信号が減ったり、又は逆に増えたりしてメモリのアド
レス制御を誤動作させる要因となる。

またさらに別の問題として、再生機がVTRの場合、再
生モードすなわち通常再生から特殊再生かによって垂直
同期信号及び等化パルス信号の期間で必要とされる水平
同期信号周期の書込パルスが異なる。つまり、通常再生
の場合は、同期信号をすげ替えたり、外部同期をさせた
りするため正確な垂直同期の位相検出が必要であり、ま
た特殊再生の場合は、再生輝度信号の垂直同期信号近傍
が疑似垂直同期信号等にすげ替えられているため安定し
た水平同期信号周期の信号が必要となる。

本発明は、上記従来例の有する種々の課題を解決した
時間軸誤差補正装置を提供することを目的とするもので
ある。

課題を解決するための手段 上記従来の課題を解決するために、本発明の時間軸誤
差補正装置は、再生輝度信号より同期信号を分離する同
期分離手段と、前記同期信号の後縁を基準にして第１の
水平周期パルス列を作成する後縁パルス列発生手段と、
前記同期信号の前縁を基準にして第２の水平周期パルス
列を作成する前縁パルス列発生手段と、垂直同期信号及
びその前後の等化パルス信号を含む期間では前記第１水
平周期パルス列から前記第２の水平周期パルス列に切り
替えて書き込みパルスを出力する切替手段と、前記書込
パルスに位相同期する書込クロックを発生させる書込ク
ロック発生手段と、前記書込クロックに従って前記書込
パルスのタイミングで前記再生輝度信号をメモリに書き
込む書込手段と、前記メモリから基準のタイミングの基
準クロックに従って前記再生輝度信号を読み出す読出手
段とを備えたものである。

また本発明は、前縁パルス列発生手段に代えて、PLL
回路により同期信号中の水平同期信号に位相同期した第
２の水平同期パルス列を作成する位相同期パルス列発生
手段を用いてなるものである。

本発明はまた、PLL回路により同期信号中の水平同期
信号に位相同期した第３の水平周期パルス列を作成する
位相同期パルス列発生手段を付設し、切替手段は、垂直
同期信号及びその前後の等価パルス信号を含む期間では
再生輝度信号がビデオテープレコーダからの通常再生で
得られる信号である場合は第１の水平周期パルス列から
第２の水平周期パルス列に切り替え、また前記再生輝度
信号がビデオテープレコーダからの特殊再生で得られる
信号である場合は前記第１の水平周期パルス列から前記
第３の水平周期パルス列に切り替えて書込パルスを出力
する構成としたものである。

作用 上記の構成により、本発明は、書込リセット発生回路
の基準となる水平同期信号周期のパルス列が、垂直同期
信号及びその前後の等化パルス信号を含む期間において
も、他の水平同期信号期間と同様に水平同期信号周期で
しかも各パルスの後縁，前縁ともほぼ同じ位相タイミン
グである水平周期パルス列を得ることができるものであ
る。

また、書込リセット発生回路の基準となる水平同期信
号周期のパルス列が、垂直同期信号及びその前後の等化
パルス信号を含む期間では水平同期信号を基準としたPL
L回路で作成した信号出力を用いるため、ノイズに犯さ
れた場合においても確実に水平同期信号周期の信号を出
力でき、安定した位相タイミングの水平周期パルス列を
得ることができるものである。

また、書込リセット発生回路の基準となる水平同期信
号周期パルス列が、垂直同期信号及びその前後の等化パ
ルス信号を含む期間では、通常再生時は同期信号期間の
水平同期信号とほぼ同じ位相タイミングである水平周期
パルス列となるもので、特殊再生時はPLL回路で作成し
た信号出力を用いるため確実に水平同期信号周期で安定
した位相タイミングである水平周期パルス列となるもの
である。

実施例 本発明の第１の実施例を第１図を参照しながら説明す
る。同図において第７図と同一回路については同一符号
を付してあり説明は省略する。

入力端子１より入力された再生輝度信号は、AD変換器
（A/D）２及び同期分離回路６に入力される。AD変換器
２では書込クロック発生回路（Ｗ−CLK）16からの書込
クロックにより再生輝度信号をサンプリングし、ディジ
タルデータ（デジタル映像信号）に変換する。このディ
ジタルデータは、書込リセット発生回路（Ｗ−RST）17
からの書込リセットパルス及び書込クロックのタイミン
グでメモリ３に書き込まれる。メモリ３に書き込まれた
ディジタルデータは、基準発振器11からの基準クロック
で、読出リセット発生回路（Ｒ−RST）18からの読出リ
セットパルスのタイミングで読み出される。そして、DA
変換器（D/A）４でアナログ信号に変換し、出力端子５
に時間軸補正された再生輝度信号を出力させる。読出リ
セットパルスは読出リセット発生回路18で基準クロック
を分周して得られる基準水平同期信号パルス列を用い
る。

一方、同期分離回路６に入力された再生輝度信号は、
同期信号を分離して出力する。出力された同期信号は、
切替回路13及び垂直同期分離回路14に入力されると共に
等化パルス除去回路（HHK）７に入力され、等化パルス
を除去した水平同期信号パルス列に変換される。変換さ
れた水平同期信号パルス列は、位相調整器12でタイミン
グを調整され切替回路13に入力される。また、切替回路
13には、前記垂直同期分離回路14で分離された垂直同期
信号より切替タイミング調整器（SWP）15で調整された
切替タイミングパルスが入力される。切替回路13より出
力されたパルス信号は、書込クロック発生回路16及び書
込リセット発生回路17に入力される。

以下に、本実施例の具体的動作については第１図及び
第２図を参照しながら説明する。但し、第２図の波形図
は、第１図の各回路の出力波形を示したもので、同一符
号を付している。

入力端子１より入力された再生輝度信号は、AD変換器
２で書込クロックに従ってサンプリングされると共に、
同期分離回路６で同期信号を分離される。同期分離回路
６で分離された同期信号Ａは、切替回路13及び垂直同期
分離回路14に入力されると共に等化パルス除去回路７に
入力され、等化パルスを除去された水平同期信号周期の
パルス列Ｂに変換される。変換されたパルス列Ｂは、位
相調整器12で前記同期信号Ａの水平同期信号の後縁の位
相にほぼ一致するように調整されたパルス列Ｃに変換さ
れ切替回路13に入力される。また同期信号Ａは、垂直同
期分離回路14で垂直同期信号Ｄを分離され切替タイミン
グ調整器15に入力される。切替タイミング調整器15で
は、垂直同期信号Ｄより垂直同期信号及びその前後の等
化パルス信号を含んだ垂直同期周期の切替タイミングパ
ルスＥを作成し、切替回路13に入力している。切替回路
13から出力される信号は、切替タイミングパルスＥのハ
イレベル期間は位相調整器12からのパルス列Ｃが、それ
以外のロウレベル期間は同期分離回路６からの同期信号
Ａがパルス信号Ｆとして出力されることになる。

従って、出力されるパルス信号Ｆは、垂直同期信号付
近においても、その後縁の位相がほぼ正規の水平同期信
号周期のものと同じものとなっている。このパルス信号
Ｆは、書込クロック発生回路16に入力され、パルス信号
Ｆの後縁の位相に位相同期する書込クロックを発生させ
る。また、パルス信号Ｆは、書込リセット発生回路17に
も入力され、このパルス信号Ｆの後縁に位相同期したリ
セットパルスを出力させる。AD変換器２でサンプリング
されたディジタルデータは、書込リセット発生回路17か
らの書込リセットパルスのタイミングで、書込クロック
発生回路16からの書込クロックによりメモリ３に書き込
まれる。メモリ３に書き込まれたディジタルデータは、
基準発振器11からの固定の基準クロックに従って、この
基準クロックを読出リセット発生回路18で分周した読出
リセットパルスのタイミングでメモリ３より読み出さ
れ、DA変換器４でアナログ信号に変換され、出力端子５
に時間軸補正された再生輝度信号として出力されること
になる。

以上説明したように、同期分離した同期信号の垂直同
期信号及びその前後の等化パルス信号を含んだ期間、等
化パルス除去した同期信号の位相調整したパルスに切り
替えて書込クロック発生回路及び書込リセット発生回路
に入力することにより、時間軸変動を同期信号の後縁で
検出しても水平同期信号周期は変化せず確実にメモリ制
御を行えると共に、メモリに書き込まれる位相タイミン
グが、垂直同期信号期間でもほとんど変化しないため、
時間軸補正された再生輝度信号においても確実に垂直同
期信号を検出することができるものである。

本実施例において、VTRから再生される輝度信号の場
合、切替タイミング調整器15に入力される垂直同期信号
Ｄの代わりに、VTRのヘッド切替信号を入力し、そのヘ
ッド切替信号の両縁を基準に切替タイミング調整器15で
切替タイミングパルスＥを作成する構成にしても本実施
例とほぼ同等の効果が得られる。

次に、本発明の第２の実施例を第３図を参照しながら
説明する。同図において第１図と同一回路については同
一符号を付してあり説明は省略する。

入力端子１より入力された再生輝度信号は、AD変換器
（A/D）２及び同期分離回路６に入力される。AD変換器
２では第１の実施例と同様に、書込クロック発生回路27
からの書込クロックにより再度輝度信号をサンプリング
し、書込リセット発生回路28からの書込リセットパルス
及び書込クロックのタイミングでメモリ３に書き込まれ
る。メモリ３に書き込まれたディジタルデータは、基準
発振器11からの基準クロックで読み出し、リセット発生
回路29からの読出リセットパルスのタイミングで読み出
される。そして、DA変換器４にて基準クロックでアナロ
グ信号に変換し、出力端子５から時間軸補正された再生
輝度信号を出力している。

一方、前記同期分離回路６に入力された再生輝度信号
は、同期信号を分離され切替回路24に入力されると共に
等化パルス除去回路７に入力される。等化パルス除去回
路７で等化パルスを除去した水平同期信号パルス列は、
位相比較器（PC）19,ローパスフィルタ（LPF）20,可変
発振器（VCO）21,分周器22からなるPLL回路に入力さ
れ、この水平同期信号パルス列に周波数同期した分周パ
ルス列を位相調整器23に入力する。分周パルス列は、位
相調整器23において同期信号の水平同期信号の後縁の位
相にほぼ一致するように位相調整された後切替回路24に
入力される。また、切替回路24には、他の入力端子25よ
り入力された切替基準信号より切替タイミング調整器26
で調整された切替タイミングパルスが入力される。切替
回路24より出力されたパルス信号は、書込クロック発生
回路27及び書込リセット発生回路28に入力される。

以下に、本実施例の具体的動作について第３図，第４
図を参照しながら説明する。但し、第４図の波形図は、
第３図の各回路の出力波形を示したもので同一符号を付
している。

同期分離回路６で分離された同期信号Ｇは、切替回路
24に入力されると共に等化パルス除去回路７に入力さ
れ、等化パルス除去された水平同期信号周期のパルス列
Ｈに変換される。変換されたパルス列Ｈは、位相比較器
19に入力され分周器22からの分周パルス列Ｉと位相比較
される。位相比較器19からの位相差電位は、ローパスフ
ィルタ20を通り可変発振器21に加えられ、可変発振器21
を発振させる。この可変発振器21からのクロックを分周
器22に帰還することによって、分周器22から出力される
分周パルス列Ｉは同期信号Ｇの水平同期信号にロックし
たものとなっている。この分周パルス列Ｉを位相調整器
23に入力し、同期信号Ｇの水平同期信号の後縁の位相に
ほぼ一致するように位相調整したパルス列Ｊを切替回路
24に入力する。また、他の入力端子25には、切替基準信
号としてヘッド切替パルスＫが入力されている。切替タ
イミング調整器26において、ヘッド切替パルスＫの立ち
上り及び立ち下りの両縁より垂直同期信号及びその前後
の等化パルス信号を含んだ垂直同期周期の切替タイミン
グパルスＬを作成し、切替回路24に入力している。切替
回路24から出力される信号は、この切替タイミングパル
スＬのハイレベル期間は位相調整器23からの出力パルス
列Ｊを、また、それ以外のロウレベル期間は同期分離回
路６からの同期信号Ｇを出力するよう切り替えられたパ
ルス信号Ｍが出力される。従って、出力されるパルス信
号Ｍは、垂直同期信号付近においても、その後縁の位相
がほぼ正規の水平同期信号周期のものと同じものとなっ
ている。このパルス信号Ｍは、第１の実施例と同様に、
書込クロック発生回路26に入力されパルス信号Ｍの後縁
の位相に瞬時に位相同期する書込クロックを発生させ
る。また、パルス信号Ｍは、書込リセット発生回路28に
も入力され、このパルス信号Ｍの後縁に位相同期したリ
セットパルスを出力させる。AD変換器２でサンプリング
されたディジタルデータは、書込リセット発生回路28か
らの書込リセットパルスのタイミングで、書込クロック
発生回路27からの書込クロックでメモリ３に書き込まれ
る。メモリ３に書き込まれたディジタルデータは、基準
発振器11からの固定の基準クロックに従って、この基準
クロックを読出リセット発生回路29で分周した読出リセ
ットパルスのタイミングでメモリ３より読み出し、DA変
換器４より前記基準クロックで読み出すことにより、出
力端子５に時間軸補正された再生輝度信号が出力される
ことになる。

以上説明したように、同期分離した同期信号の垂直同
期信号及びその前後の等化パルス信号を含んだ期間では
等化パルス除去した水平同期信号に周波数同期するよう
に構成したPLL回路からの水平周期のパルス列を位相調
整したパルス列に切り替えて書込クロック発生回路及び
書込リセット発生回路に入力することにより、垂直同期
信号近傍が多少ノイズで犯されていても水平同期信号周
期で確実にメモリを制御することができ、メモリのアド
レス制御を誤動作させることがない。特に、入力信号が
VTRの特殊再生信号等の場合には、本発明は大変有効で
ある。

さらに、本発明の第３の実施例を第５図を参照しなが
ら説明する。同図において、第３図と同一回路について
は同一符号を付してあり説明は省略する。

同期分離回路６に入力された再生輝同信号は、同期信
号を分離され出力される。出力された同期信号は、切替
回路24に入力されると共に等化パルス除去回路７に入力
される。等化パルス除去回路で等化パルスを除去した水
平同期信号パルス列は、位相比較器19,ローパスフィル
タ20,可変発振器21,分周器22からなるPLL回路に入力さ
れると共に第１の位相調整器30に入力される。第１の位
相調整器30で位相調整された出力パルス列はスイッチ回
路31に入力される。また、PLL回路の分周器22から出力
された分周パルス列は第２の位相調整器23で位相調整さ
れた後、スイッチ回路31に入力される。スイッチ回路31
は、制御信号用の入力端子32からの制御信号でスイッチ
され切替回路24に入力される。

以下に、本実施例の具体的動作について第５図，第６
図を参照しながら説明する。但し、第６図の波形図は、
第５図の各回路の出力波形を示したもので同一符号を付
している。

同期分離回路６で分離された同期信号Ｎは、切替回路
24に入力されると共に等化パルス除去回路７に入力さ
れ、等化パルス除去された水平同期信号周期のパルス列
Ｏに変換される。変換されたパルス列Ｏは、第１の位相
調整器30で同期信号Ｎの水平同期信号の後縁の位相にほ
ぼ一致するパルス列Ｐに調整されスイッチ回路31に入力
される。また、等化パルス除去回路７からの出力パルス
列Ｏは、位相比較器19に入力され分周器22からの分周パ
ルス列Ｑと位相比較される。位相比較器19からの位相差
電位は、ローパルフィルタ20を通り可変発振器21に加え
られ可変発振器21を発振させる。この可変発振器21から
のクロックを分周器22に帰還することによって分周器22
から出力される分周パルス列Ｑは、前記同期信号Ｎの水
平同期信号周期にロックしたものとなっている。この分
周パルス列Ｑを第２の位相調整器23に入力し、前記同期
信号Ｎの水平同期信号の後縁の位相にほぼ一致するよう
に位相調節したパルス列Ｒをスイッチ回路31に入力す
る。スイッチ回路31には、入力端子32からVTRの再生モ
ードを示す制御信号が入力されており、通常再生時にお
いては第１の位相調整器30からの出力パルス列Ｐを、特
殊再生時においては第２の位相調整器23からの出力パル
ス列Ｒを選択し切替回路24に入力するよう制御されてい
る。また、他の入力端子25には、切替基準信号としてヘ
ッド切替パルスＳが入力されている。切替タイミング調
整器26において、ヘッド切替パルスＳの立ち上り及び立
ち下りの両縁より垂直同期信号及びその前後の等化パル
ス信号を含んだ切替タイミングパルスＴを作成し、切替
回路24に入力している。切替回路24から出力される信号
は、この切替タイミングパルスＴのハイレベル期間はス
イッチ回路31からの出力パルス列ＰまたはＲを、また、
それ以外のロウレベル期間は前記同期分離回路６からの
同期信号Ｎを出力するよう切り替えられたパルス信号Ｕ
が出力される。

以上説明したように、同期分離した同期信号の垂直同
期信号及び前後の等化パルス信号を含んだ期間ではVTR
の再生モードが通常再生の場合は、等化パルス除去した
同期信号の位相調整したパルス列に切り替えることによ
り、時間軸変動を同期信号の後縁で検出しても確実にメ
モリ制御が行えると共に、メモリに書き込まれる位相タ
イミングが垂直同期信号期間においてもほとんど変化し
ないため時間軸補正され再生された再生輝度信号におい
ても確実に垂直同期信号を検出することができるもの
で、VTRの再生モードが特殊再生の場合は、等化パルス
除去した同期信号に周波数同期するように構成したPLL
回路からの水平同期パルスを位相調整したパルスに切り
替えることにより、垂直同期信号近傍が疑似垂直同期信
号に変換されていても水平同期信号周期で確実にメモリ
制御することができ、メモリのアドレス制御を誤動作さ
せることがないよう構成されたものである。

発明の効果 以上のように本発明における時間軸誤差補正装置は、
時間軸変動成分を同期信号の後縁で検出した場合でも、
その垂直同期信号及びその前後の等化パルス信号期間に
おいても、水平同期信号周期でしかもほぼ位相タイミン
グのあった水平同期信号パルスを得ることができ、メモ
リ制御を誤動作させることなく、時間軸補正された再生
輝度信号からも確実な垂直同期検出が行えるものであ
る。

【図面の簡単な説明】

第１図は本発明の第１の実施例における時間軸誤差補正
回路のブロック図、第２図は同実施例の各部の出力波形
図、第３図は本発明の第２の実施例における時間軸誤差
補正回路のブロック図、第４図は同実施例の各部の出力
波形図、第５図は本発明の第３の実施例における時間軸
誤差補正回路のブロック図、第６図は同実施例の各部の
出力波形図、第７図は従来の時間軸誤差補正装置の一例
を示すブロック図である。 ２……AD変換器、３……メモリ、４……DA変換器、６…
…同期分離回路、７……等化パルス除去回路、11……基
準発振器、12……位相調整器、13……切替回路、14……
垂直同期分離回路、15……切替タイミング調整器、16…
…書込クロック発生回路、17……書込リセット発生回
路、18……読出リセット発生回路。

Claims (3)

【特許請求の範囲】
1. 【請求項１】再生輝度信号より同期信号を分離する同期
   分離手段と、 前記同期信号の後縁を基準にして第１の水平周期パルス
   列を作成する後縁パルス列発生手段と、 前記同期信号の前縁を基準にして第２の水平周期パルス
   列を作成する前縁パルス列発生手段と、 垂直同期信号及びその前後の等化パルス信号を含む期間
   では前記第１の水平周期パルス列から前記第２の水平周
   期パルス列に切り替えて書込パルスを出力する切替手段
   と、 前記書込パルスに位相同期する書込クロックを発生させ
   る書込クロック発生手段と、 前記書込クロックに従って前記書込パルスのタイミング
   で前記再生輝度信号をメモリに書き込む書込手段と、 前記メモリから基準のタイミングの基準クロックに従っ
   て前記再生輝度信号を読み出す読出手段とを具備した時
   間軸誤差補正装置。
2. 【請求項２】前縁パルス列発生手段に代えて、PLL回路
   により同期信号中の水平同期信号に位相同期した第２の
   水平同期パルス列を作成する位相同期パルス列発生手段
   を用いてなる請求項１記載の時間軸誤差補正装置。
3. 【請求項３】PLL回路により同期信号中の水平同期信号
   に位相同期した第３の水平周期パルス列を作成する位相
   同期パルス列発生手段を付設し、 切替手段は、垂直同期信号及びその前後の等価パルス信
   号を含む期間では再生輝度信号がビデオテープレコーダ
   からの通常再生で得られる信号である場合は第１の水平
   周期パルス列から第２の水平周期パルス列に切り替え、
   また前記再生輝度信号がビデオテープレコーダからの特
   殊再生で得られる信号である場合は前記第１の水平周期
   パルス列から前記第３の水平周期パルス列に切り替えて
   書込パルスを出力する構成とした請求項１記載の時間軸
   誤差補正装置。