JPH10234008A - ベロシティー・エラー補正回路 - Google Patents

Abstract

(57)【要約】 【課題】 再生映像信号の時間軸変動を補正するＴＢＣ
において、再生映像信号の１Ｈ期間内のベロシティー・
エラーを補正する補正回路を提供する。 【解決手段】 入力映像信号の同期信号(Hsync)に基づ
いて該映像信号をメモリ(4)に書き込み、所定のタイミ
ングで読み出すことにより時間軸変動成分を除去する時
間軸変動成分除去手段(1〜7,9〜11)と、時間軸変動成分
除去手段(1〜7,9〜11)から読み出した映像信号を１Ｈ期
間遅延する遅延手段(121)と、同期信号(Hsync)とメモリ
(4)の読み出しクロックとに基づいて基準の１Ｈ期間に
対するベロシティー・エラーを検出する検出手段(120)
と、検出手段(120)の検出したベロシティー・エラーに
基づいて、所定のタイミングにおける遅延手段(121)か
らの遅延映像信号の値を補間する補間手段(122)とを備
えた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ヘリカルスキャン
型ＶＴＲ等の再生信号の時間軸変動を補正するＴＢＣ(T
ime Base Corrector)において、再生信号の１Ｈ（水平
走査）期間に生じる速い周波数変動成分（ベロシティー
・エラー）を補正するベロシティー・エラー補正回路に
関する。

【０００２】

【従来の技術】ヘリカルスキャン型ＶＴＲの再生映像信
号には、主にＶＴＲの走行系に起因する時間軸変動が伴
う。具体的には、ＶＴＲの回転ドラムの回転ムラとキャ
プスタンによる走行速度ムラ（ＶＴＲの機械的精度）に
よって再生映像信号に時間軸変動が生じ、再生画面上で
ゆらぎ等の映像乱れあるいは色変動となって現れる。

【０００３】この時間軸変動（ジッタともいう）を除去
するものとして時間軸補正回路（いわゆるＴＢＣ回路）
がある。このＴＢＣ回路は、図６に示すように、ＶＴＲ
の再生映像信号の余分な高域成分を除去するローパスフ
ィルタ（ＬＰＦ）１、ＬＰＦ１の出力信号をディジタル
信号に変換するＡ／Ｄ変換器２、Ａ／Ｄ変換器２の出力
信号とクロック発生回路８からのタイミング信号ENとの
位相誤差を検出し可変遅延回路７にフィードバックする
位相誤差検出回路３、Ａ／Ｄ変換器２の出力信号をクロ
ックWCKに基づいて書き込み、後述するクロックRCKによ
って読み出しを行うメモリ４、ＬＰＦ５を介して得られ
たＶＴＲの再生映像信号から同期信号(Hsync)を分離す
る同期分離回路６、信号処理回路全体の特性に応じて同
期分離回路６において分離した水平同期信号Hsyncの位
相を調節する可変遅延回路７、システムクロックを発振
しクロック発生回路８に供給する発振器(Xtal)９、発振
器９の発振クロックXOを分周する分周回路10とから構成
される。

【０００４】ここで、可変遅延回路７は、上記したタイ
ミング信号ENとＡ／Ｄ変換器２からのディジタル信号に
含まれる水平同期信号HSYNCとの位相誤差情報がフィー
ドバックされて、メモリ４から読み出されたＶＴＲの再
生映像信号の位相と水平同期信号Hsyncの位相とを合わ
せるようにその遅延量が調整されると共に、このＴＢＣ
回路の各素子の応答のばらつきを吸収するように分離さ
れた水平同期信号Hsyncを出力する。

【０００５】クロック発生回路８は、可変遅延回路７か
らの水平同期信号Hsyncの後縁の立ち上がり（あるいは
立ち下がり）のタイミングで生成されたタイミング信号
ENを生成し、位相誤差検出回路３に供給する。また、こ
のクロック発生回路８は、発振器９からの安定したクロ
ックXOと可変遅延回路７からの水平同期信号Hsyncとに
基づいて、クロックWCKを生成出力する。このクロックW
CKはＡ／Ｄ変換器２のサンプリングクロックとなると共
にメモリ４の書き込みクロックともなる。

【０００６】クロック発生回路８は、図７に示すよう
に、発振器９からのクロックXOをカウントするカウンタ
81、カウンタ81からの出力81aを所定の位相にシフトし
て夫々出力するレジスタ82A〜82C、インバータ83を介し
て反転されたクロックXOをカウントするカウンタ84、カ
ウンタ84からの出力84aを所定の位相にシフトして夫々
出力するレジスタ85A〜85C、レジスタ82A〜82C,85A〜85
Cが生成する種々の位相のクロック(82Aa,82Ba,82Ca,85A
a,85Ba,85Ca)を水平同期信号Hsyncに基づいて選択する
選択回路86とから構成される。

【０００７】選択回路86は、図８に示すように、レジス
タ82A〜82C,85A〜85Cからのクロック(82Aa,…,85Ca)の
内、例えば、水平同期信号Hsyncの１周期内でその立ち
下がりと最も近いタイミングで立ち下がるクロック82Aa
を選択出力する。そして、次の水平同期信号Hsyncの立
ち下がりと最も近いタイミングで立ち上がるクロック85
Caを選択出力する。こうしてクロック発生回路８は水平
同期信号Hsyncの位相に最も近いクロックWCKを出力する
ことができる。選択回路86からのクロックWCKはＡ／Ｄ
変換器２、位相誤差検出回路３及びメモリ４に供給され
る。

【０００８】Ａ／Ｄ変換器２はこのクロックWCKによっ
て再生映像信号のサンプリングを行ってこれをディジタ
ル変換し、位相誤差検出回路３は変換されたディジタル
信号とクロックとの位相比較をクロック発生回路８にフ
ィードバックし、メモリ４はこのクロックWCKによって
ディジタル信号に変換された再生映像信号を書き込む。
また、メモリ４は発振器９の発振する安定なクロックRC
Kに基づいて再生映像信号の読み出しを行う。このとき
発振器９からのクロックRCKは分周回路10により整数倍
に分周されている。こうして、図９に示すように、メモ
リ４から読み出される再生映像信号はクロックRCKによ
り映像信号の水平走査開始点に完全に追従することがで
きる。

【０００９】上記したＴＢＣは再生映像信号の同期信号
Hsyncのタイミングを揃えることにより１Ｈ毎のジッタ
に完全に追従することが可能となるが、１Ｈ期間内の時
間軸変動成分であるベロシティー・エラーには追従しな
い。即ち、再生画面上の右端に残留ジッタが最大となっ
て現れるという問題がある。

【００１０】例えば、従来のヘリカルスキャン型ＶＴＲ
のように、映像信号の１水平期間の情報が１トラックの
情報として記録された磁気テープを再生するとき、ＶＴ
Ｒの機械的精度による磁気テープの走行速度ムラ、回転
ドラムの回転ムラによって、回転ドラム上の磁気ヘッド
が再生するトラック情報が時間軸方向に圧縮あるいは伸
長したりするため、図９に示すように、残留ジッタ（ベ
ロシティー・エラー）が発生するということがあり、再
生画面上で右端画面に揺らぎが現れる。

【００１１】そこで、再生される１Ｈの情報が基準時間
に対して得られるようにベロシティー・エラーを補正す
るベロシティー・エラー補正回路として、テレビジョン
学会技術報告（1989年10月18日）発表の「小型カセット
ハイビジョンＶＴＲのビデオ信号処理」において高性能
時間軸誤差補正を行い、このベロシティー・エラーを補
正することが提案されていた（ITEJ Technical Report
Vol.13,No.50,pp.7〜12.,VTR89）。この時間軸補正は、
ＴＢＣのメモリ読み出しクロックの位相を順次シフトさ
せた補正変調クロックを用いて読み出された信号をＤ／
Ａ変換することによりベロシティー・エラーを打ち消す
ものである。

【００１２】

【発明が解決しようとする課題】しかしながら、上記し
た高性能時間軸誤差補正は、ベロシティー・エラーに追
従するクロック（補正変調クロック）と全体のシステム
クロックとを個別に設ける必要があり、構成が煩雑にな
るという問題があった。

【００１３】また、ベロシティー・エラーが除去された
後の再生信号は上記した補正変調クロックと位相が合っ
ているので、後段の通常の信号処理を行う際、この補正
変調クロックの位相と信号処理回路のシステムクロック
の位相とを調整する構成が必要になり、構成が更に煩雑
になるという不都合があった。

【００１４】具体的には、例えば、補正変調クロックで
Ａ／Ｄ変換された再生信号を一度Ｄ／Ａ変換して、安定
なシステムクロックに基づいて再度Ａ／Ｄ変換する（こ
の時点でベロシティー・エラーが除去される）という処
理が必要になるため、煩雑な処理を行う複雑な回路を用
いることになる。このため簡易な構成によりＶＴＲの再
生信号のベロシティー・エラーを補正することが望まれ
ていた。

【００１５】

【発明を解決するための手段】そこで、本発明は上記し
た課題を解決するため以下の構成を提供する。

【００１６】（１） 第１の発明は、時間軸変動成分を
有する入力映像信号に対して１Ｈ期間に生じる速い周波
数変動成分に起因するベロシティー・エラーを補正する
ベロシティー・エラー補正回路において、前記入力映像
信号の同期信号(Hsync)に基づいて該映像信号をメモリ
(4)に書き込み、所定のタイミングで読み出すことによ
り前記した時間軸変動成分を除去する時間軸変動成分除
去手段(1〜7,9〜11)と、前記時間軸変動成分除去手段(1
〜7,9〜11)から読み出した映像信号を１Ｈ期間遅延する
遅延手段(121)と、前記同期信号と前記メモリ(4)の読み
出しクロックとに基づいて基準の１Ｈ期間に対するベロ
シティー・エラーを検出する検出手段(120)と、前記検
出手段(120)の検出したベロシティー・エラーに基づい
て、所定のタイミングにおける前記遅延手段(121)から
の遅延映像信号の値を補間する補間手段(122)とを備え
ることを特徴とするベロシティー・エラー補正回路を提
供する。

【００１７】（２） 第２の発明は、前記補間手段(12
2)は、前記遅延手段(121)からの遅延映像信号を前記検
出手段(120)の検出したベロシティー・エラーに基づい
て基準の１Ｈ期間に応じた情報として出力するために、
基準の１Ｈ期間に対応するサンプリング値を補間するこ
とによって前記した遅延映像信号を圧縮又は伸長するこ
とを特徴とする上記（１）記載のベロシティー・エラー
補正回路を提供する。

【００１８】（３） 第３の発明は、前記入力映像信号
は、信号が記録された記録媒体を機械的に駆動して再生
されたことにより時間軸変動成分が生じた再生信号であ
ることを特徴とする上記（１）記載のベロシティー・エ
ラー補正回路を提供する。

【００１９】

【発明の実施の形態】実施の形態を図面と共に説明す
る。図１は本発明の時間軸補正回路を説明するブロック
図、図２は本発明の要部であるベロシティー・エラー補
正回路を説明するブロック図、図３は補間回路の動作を
説明する図、図４は補間の原理を説明する図、図５は補
正された信号を説明する図である。尚、上記したものと
同一の構成には同一符号を付し、その説明を省略する。

【００２０】本発明のベロシティー・エラー補正回路
は、図１に示すように、図６の構成に対して、新たなク
ロック発生回路11と、ベロシティー・エラー補正回路12
とを夫々設けたことを特徴とする。

【００２１】ＶＴＲからの再生映像信号は、上記したＬ
ＰＦ１を介してＡ／Ｄ変換器２に供給される。Ａ／Ｄ変
換器２はこの再生映像信号をディジタル信号に変換して
位相誤差検出回路３及びメモリ４に夫々供給する。クロ
ック発生回路11は、ＶＴＲからの再生映像信号をＬＰＦ
５、同期分離回路６、可変遅延回路７を夫々介して分離
供給された水平同期信号Hsyncと、発振器９からのクロ
ックXOとに基づいてメモリ４の書き込みクロックWCKを
生成してメモリ４に供給する。このクロックはＡ／Ｄ変
換器２のサンプリングクロックとしてＡ／Ｄ変換器２に
も供給される。

【００２２】クロック発生回路11は、上記した選択回路
86の後段に分周器を設けて構成され、上記したように水
平同期信号Hsyncと発振器９からのクロックXOとに基づ
いてメモリ４の書き込みクロックWCKを生成する。ま
た、このクロック発生回路11は上記した発振器９からの
クロックXOを所定の周波数に分周する分周器を備えてお
り、その出力が分周クロックJCKとしてベロシティー・
エラー補正回路12に供給される。

【００２３】またここで、このクロック発生回路11はク
ロック発生回路８と同様に、可変遅延回路７からの水平
同期信号Hsyncに基づいたタイミング信号ENを位相誤差
検出回路３に供給している。このタイミング信号ENとデ
ィジタル変換された再生映像信号の水平同期信号HSYNC
との位相誤差情報は可変遅延回路７に供給され、遅延回
路７の遅延量が制御される。こうすることによって再生
信号と分離された水平同期信号Hsyncとのタイミング補
正が行われている。

【００２４】メモリ４は、発振器９の発振するクロック
XOを整数倍で分周する分周器10からの読み出しクロック
RCKに基づいて書き込まれた再生信号を読み出しベロシ
ティー・エラー補正回路12に供給する。この読み出しク
ロックRCKはベロシティー・エラー補正回路12にも供給
される。

【００２５】ベロシティー・エラー補正回路12は、図２
に示すように、クロック発生回路11からの分周クロック
JCKと水平同期信号Hsyncとに基づいて１Ｈ期間のジッタ
を検出するジッタ検出回路120、メモリ４から読み出さ
れた再生信号4aを分周回路10からの分周クロックRCKに
基づいて１Ｈ期間遅延する遅延回路121、ジッタ検出回
路120の検出結果に基づいて遅延回路121の遅延信号の補
間を行う補間回路122とから構成される。

【００２６】ジッタ検出回路120は、例えば、図示しな
いカウンタによって構成され、水平同期信号Hsyncの入
力とともにリセットされ、クロックJCKをカウントす
る。即ち、１Ｈ期間の長さをカウントすることになり、
これによって再生信号の１Ｈ期間のジッタを検出する。
再生信号にベロシティー・エラーが含まれているとこの
カウンタの計数結果が基準の１Ｈ期間に対応した理想値
に対して増減することになる。ジッタ検出回路120の検
出結果は後段の補間回路122に供給される。

【００２７】メモリ４から読み出された再生信号は遅延
回路121に供給される。遅延回路121は分周回路10からの
クロックRCKに基づいてメモリ４から供給された再生信
号4aを１Ｈ期間遅延して補間回路122に供給する。ここ
で、上記したジッタ検出回路120は１Ｈ期間のクロック
を計数してジッタを検出するため、検出結果が得られる
のは１Ｈ期間終了した後となるため、遅延回路121は供
給された再生信号を１Ｈ遅延することにより、補間回路
122に供給されるジッタ検出結果と再生信号4aのタイミ
ングを合わせている。

【００２８】補間回路122は、供給されたジッタ検出結
果に基づいて、１Ｈ期間の基準クロック数と再生信号の
１Ｈ期間のクロック数との比率を求め、これに応じてベ
ロシティー・エラーの存在する再生信号の１Ｈ期間のク
ロック数が基準クロック数となるように再生信号を出力
する。このとき、基準クロック数に応じた再生信号のサ
ンプリング値を、供給された再生信号のサンプリング値
から補間する。

【００２９】例えば、図３に示すように、再生信号の１
Ｈ期間と基準の１Ｈ期間との差が残留ジッタとして得ら
れたとする。このとき再生信号は基準の１Ｈ期間に対し
て＋（プラス）の残留ジッタを有しているので、再生信
号を基準の１Ｈ期間に圧縮して出力する。−（マイナ
ス）の残留ジッタの場合は再生信号を伸長することにな
る。この圧縮／伸長を、例えば、スプライン補間を用い
て行う。

【００３０】再生信号は１Ｈのライン情報であるため、
圧縮の補正を行うために情報を削除（間引き等）した
り、伸長の補正を行うために情報を任意の情報を繰り返
したりするとライン情報の精度が損なわれる。このため
得られた再生信号の情報を基に、基準の１Ｈ期間の情報
に当てはまるようにサンプリング値を補間する。

【００３１】上記したスプライン補間は、例えば、図４
に示すように、連続するX0,X1,X2,X3のサンプリング値
から値Ｘｔを求める方法であり、サンプリング期間を１
として値X1からＸｔまでの距離をｔ、値X2からＸｔまで
の距離を１−ｔとすると、Ｘｔは次式で表される。

【００３２】

【数１】

【００３３】上記した数１は３次自然スプライン補間の
計算式である。この３係数をｔが変数であるロムテーブ
ル化して予め補間回路122に記憶させておく。上記した
残留ジッタの値によって再生信号の圧縮／伸長すべき比
率が決まるので、基準のクロックに対して補間すべき値
Ｘｔの変数ｔが夫々決まる。

【００３４】補間すべきポイント毎に変数ｔが決まるの
で、後はロムテーブルで予め設定された計算を行うこと
により補間すべきサンプリング値Ｘｔが求まる。こうし
て、基準の１Ｈのクロックに応じて補間されたサンプリ
ング値（図３の補正後の信号）を出力することによっ
て、図５に示すように、ベロシティー・エラーが補正さ
れた再生信号を得ることができる。

【００３５】尚、上記した補間の方法はスプライン補間
に限定されず、ライン補間等、種々の補間方法を用いる
ことができるのは勿論である。

【００３６】尚、本発明ではＶＴＲの再生映像信号に生
じるベロシティー・エラーを補正することを述べたが、
例えば、ディスク状記録媒体から信号を再生する再生装
置等、走行系を有する再生装置であって、再生映像信号
に時間軸変動成分が生じるものであれば、本補正回路を
用いて再生映像信号の時間軸変動成分と共に生じるベロ
シティー・エラーを補正することができるのは勿論であ
る。

【００３７】

【発明の効果】上述したように、本発明によれば、再生
信号に生じるベロシティー・エラーを補正するためのク
ロックと、システムクロックとを個別に設ける必要がな
いので、簡易な構成により再生信号に生じるベロシティ
ー・エラーを補正することができるという効果がある。

【００３８】また、本発明によれば、上記した効果に加
え、ベロシティー・エラーが生じた再生信号の情報を用
いてこのベロシティー・エラーを打ち消すように再生信
号を補間するので、再生信号の情報を損なうことなく、
ベロシティー・エラーを除去し、再生映像信号のカラー
バースト、水平/垂直同期信号の絶対位相のずれを防ぐ
ことができるという効果がある。

【図面の簡単な説明】

【図１】本発明の時間軸補正回路を説明するブロック図
である。

【図２】本発明の要部であるベロシティー・エラー補正
回路を説明するブロック図である。

【図３】補間回路の動作を説明する図である。

【図４】補間の原理を説明する図である。

【図５】補正された信号を説明する図である。

【図６】従来のＴＢＣ回路を説明するブロック図であ
る。

【図７】クロック発生回路を説明する図である。

【図８】クロック発生回路の動作を説明する図である。

【図９】従来のＴＢＣ回路により補正された信号を説明
する図である。

【符号の説明】

１，５…ローパスフィルタ、２…Ａ／Ｄ変換器、３…位
相誤差検出回路、４…メモリ、６…同期分離回路、７…
可変遅延回路、９…発振器、１０…分周回路、１１…ク
ロック発生回路、１２…ベロシティー・エラー補正回
路。

Claims (3)

【特許請求の範囲】
1. 【請求項１】時間軸変動成分を有する入力映像信号に対
   して１Ｈ期間に生じる速い周波数変動成分に起因するベ
   ロシティー・エラーを補正するベロシティー・エラー補
   正回路において、 前記入力映像信号の同期信号に基づいて該映像信号をメ
   モリに書き込み、所定のタイミングで読み出すことによ
   り前記した時間軸変動成分を除去する時間軸変動成分除
   去手段と、 前記時間軸変動成分除去手段から読み出した映像信号を
   １Ｈ期間遅延する遅延手段と、前記同期信号と前記メモ
   リの読み出しクロックとに基づいて基準の１Ｈ期間に対
   するベロシティー・エラーを検出する検出手段と、前記
   検出手段の検出したベロシティー・エラーに基づいて、
   所定のタイミングにおける前記遅延手段からの遅延映像
   信号の値を補間する補間手段とを備えることを特徴とす
   るベロシティー・エラー補正回路。
2. 【請求項２】前記補間手段は、前記遅延手段からの遅延
   映像信号を前記検出手段の検出したベロシティー・エラ
   ーに基づいて基準の１Ｈ期間に応じた情報として出力す
   るために、基準の１Ｈ期間に対応するサンプリング値を
   補間することによって前記した遅延映像信号を圧縮又は
   伸長することを特徴とする請求項１記載のベロシティー
   ・エラー補正回路。
3. 【請求項３】前記入力映像信号は、信号が記録された記
   録媒体を機械的に駆動して再生されたことにより時間軸
   変動成分が生じた再生信号であることを特徴とする請求
   項１記載のベロシティー・エラー補正回路。