JPS62150985A - フイ−ドフオワ−ド形ｔｂｃ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＶＴＲ等の再生ビデオ信号の時間軸を補正す
るＴＢＣ回路、特に応答速度の良いフィードフォワード
形ＴＢＣ回路に関する。

〔発明の概要〕

ＴＢＣのメモリー書込み時に１水平周期ごとに書込みサ
ンプル数を計数し、その計数値でもって読出しクロック
の時間軸変調を行ってジッター除去を行うようにしたも
のであり、簡単な回路で高速応答（ジッター追従性能）
が得られる。

〔従来の技術〕

第３図は公知のフィードバンク型ＴＢＣ回路で、再生ビ
デオ信号をＡ／Ｄ変換器３０でディジタル信号にし、メ
モリー３１に書込み、その読出し出力をＤ／Ａ変換器３
２で元のビデオ信号に直すように構成されている。再生
ビデオ信号からシンク・バーストを分離回路３３で分離
し、ＰＬＬ回路３４でこれらに同期したジッター分を含
むクロックを作り、書込みアドレスコントロール回路３
５で、Ａ／Ｄ変換クロック及びメモリー３１のアドレス
を形成している。

読出しアドレスは、基準発振器３６のクロック出力から
読出しアドレスコントロール回路３７で作られ、ジッタ
ーのない読出し出力を得ている。

この第３図のＴＢＣ回路は、ＰＬＬ回路３４を書込み側
に使用するので応答が遅く、水平走査区間内で変動する
高い周波数のジッターには追従できない。またジッター
に応じてメモリー３１への書込みデータが伸縮するので
、アドレスコントロールが複雑になる欠点を有する。

第４図は従来のフィードフォワード形ＴＢＣ回路で、書
込みアドレスは書込みアドレス形成回路４０で基準発信
クロックに基いて形成される。位相誤差演算回路４１に
て、Ａ／Ｄ変換出力のシンク又はバーストのサンプル位
相のＩＨごとのずれを検出し、誤差電圧を位相変調器４
２に導出する。

読出し側の基準発振器３６の出力は位相変調器４２で位
相変調されてから、読出しアドレスコントロール回路３
７に導出されるので、これによってジッター分で変調さ
れた読出しクロックが作られ、ジッターが除去された再
生ビデオ信号がメモリー３１からＤ／Ａ変換器３２を通
して得られる。

〔発明が解決しようとする問題点〕

第４図に示すフィードフォワード形ＴＢＣ回路は、ジッ
ターに対する高速追従性能が得られるが、位相差演算回
路４１が非常に複雑になり、また入力のバースト波のＳ
／Ｎが悪いとジッター除去性能が劣化する。

本発明は上述の問題にかんがみ、フィードフォワード形
ＴＢＣ回路の構成を簡略にしてしかも高性能にすること
を目的とする。

〔問題点を解決するための手段〕

第１図に示すように、一定周波数の書込みクロックで時
間軸変動のある入力ビデオ信号をメモリー３ａ〜３Ｃに
書込み、時間軸変動成分によって時間軸が変調された読
出しクロックにてメモリーから読出して時間軸補正した
ビデオ出力を得るようにしたフィードフォワード形ＴＢ
Ｃ回路を構成しである。

入力ビデオ信号の１水平周期ごとに書込みサンプル数を
計数するカウンタ１２を備えていて、このカウンタ１２
の出力でもって読出しクロックの時間軸変調、即ちＶＣ
○１１の発振周波数制御及び／又は位相変調器１０によ
る読出しクロックの位相制御を行っている。

〔作　用〕

書込みクロックを作成するのにＰＬＬ回路を使用しない
ので、応答性能が良く、かなり周波数の高いジッターが
含まれていても追従して動作する。

〔実施例〕

第１図は本発明の一実施例を示すフィードフォワード形
ＴＢＣ回路である。ＶＴＲ等の再生ビデオ信号はＡ／Ｄ
変換器１でディジタル信号に変換されてから、第１〜第
３メモリー３ａ〜３Ｃに順次書込まれ、更に読出されて
Ｄ／Ａ変換器５を通じて再生ビデオ信号として導出され
る。

なおメモリーの入力、出力に設けられた切換スイッチ２
．４はメモリーへの書込みを行いながら同時に読出しを
行うための切換スイッチであって、タイミングコントロ
ール回路６によって制御されている。第２図のタイムチ
ャートＡ−Ｃに示すように、メモリー３ａ〜３ＣはＩＨ
ごとに書込みモード、読出しモードに交互に切換えられ
、全体として連続した同時読書きが行われている。

書込みクロックは、水晶発振器７から得て、Ａ／Ｄ変換
器１にサンプルパルスとして与えられると共に、切換ス
イッチ８を通じて書込みのために選択されたメモリー３
ａ〜３Ｃに送られる。

読出しクロックは、■Ｃ０１１において形成され、位相
変調器１０でジッターに応じて変調されてから、Ｄ／Ａ
変換器５に導出されると共に、切換スイッチ９を通じて
メモリー３ａ〜３Ｃに与え　゛られる。

読出しクロックをジッターに追従させるために、サンプ
ル数カウンタ１２が設けられている。このカウンタ１２
には、シンク分離回路１８で分離された再生ビデオ信号
中の水平同期信号及び水晶発振器７の出力のサンプルパ
ルスが供給され、１水平区間（ＩＨ）内のサンプルパル
ス数が計数される。サンプルパルス数は再生ビデオ信号
のジッター、即ち水平同期信号の位相変動に応じて増減
する。

カウンタ１２の出力は各メモリー３ａ〜３Ｃの書込みの
１水平周期ＩＨが終了するごとに得られ、各メモリーに
対応してデータＤ１〜Ｄ３としてラッチ１３ａ〜１３ｃ
に、切換スイッチ１４によって分配されて記憶される。

これらのデータＤｉ〜Ｄ３はメモリー３ａ〜３ｃに書込
まれたビデオデータの個数（サンプル数）を表している
。

ラッチ１３ａ〜１３ＣのデータＤ１〜Ｄ３は、切換スイ
ッチ１５によってメモリー３ａ〜３ｃの夫々の読出しモ
ードに同期して、Ｄ／Ａ変換器１６に選択導出され、第
２図りのようにアナログのエラー電圧に変換される。Ｄ
／Ａ変換器１６の出力は、積分形の一次近似回路１７に
供給され、第２図Ｅの如く、直線で近似され、ＶＣＯＩ
Ｉに発振周波数制御電圧として、また位相変調器１０に
変調信号として導出される。

この結果、読出しクロックの時間軸（周波数及び位相）
が変調され、メモリー３ａ〜３Ｃから読出して得られる
再生ビデオ信号の水平周期が均一になり、これによりジ
ッター補正がなされる。即ち、書込み時にＩＨ当りのカ
ウント数が多いときには、読出しクロックの周波数が高
められ、位相が進められる。逆にカウント数が少ないと
きには、読出しクロックの周波数が下げられ、位相が遅
らされる。

なお上述の実施例で、メモリー３ａ〜３ｃはＣＯＤ等の
アナログメモリーでもよく、またラッチ１３ａ〜１３Ｃ
はディジタルラッチでも、アナログのコンデンサ式サン
プルホールド回路でもよい。

〔発明の効果〕

本発明は上述の如く、書込みビデオ信号の１水平周期ご
とに書込みサンプル数を計数して、その計数値に基いて
読出しクロックの時間軸変調を行ってジッター除去を行
うようにしたので、簡単な回路で高速応答するフィード
フォワード形ＴＢＣ回路が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すフィードフォワード形
ＴＢＣ回路のブロック図、第２図はタイムチャート、第
３図及び第４図は従来のＴＢＣ回路のブロック図である
。 なお図面に用いた符号において、 １・・−・・−−−−−−−−−−−−−Ａ　／　Ｄ変
換回路３ａ〜３ｃｍ・−・・・−メモリー ５−・−−一−−・・・・・−・・−Ｄ／Ａ変換回路６
−−−−−−−−−・・・・・・・・−タイミングコン
トロール回路７・−・−・−・−−−−−−−−一−−
−水晶発振器１０−−−−−−−−−−−−−・−・・
・−■Ｃ０１２−・−・・−−−一−−−−−−−−−
サンプル数カウンタ１３ａ〜１３ｃ ｍ−−−−−−−一−−−−−−−−−・ラッチ１６・
−−−−−−−−−−−−−−−−Ｄ　／　Ａ変換器１
７・−・−・・・・−−−一一−−−−−積分形一次近
似回路である。

Claims (1)

【特許請求の範囲】
1. 一定周波数の書込みクロックで時間軸変動のある入力ビ
   デオ信号をメモリーに書込み、時間軸変動成分によって
   時間軸が変調された読出しクロックにてメモリーから読
   出して時間軸補正したビデオ出力を得るようにしたＴＢ
   Ｃ回路において、入力ビデオ信号の１水平周期ごとに書
   込みサンプル数を計数するカウンタを備え、このカウン
   タの出力でもって読出しクロックの時間軸変調を行うよ
   うにしたフィードフォワード形ＴＢＣ回路。