JP2523601B2 - ビデオフオ−マツト信号処理方式 - Google Patents
ビデオフオ−マツト信号処理方式Info
- Publication number
- JP2523601B2 JP2523601B2 JP62061495A JP6149587A JP2523601B2 JP 2523601 B2 JP2523601 B2 JP 2523601B2 JP 62061495 A JP62061495 A JP 62061495A JP 6149587 A JP6149587 A JP 6149587A JP 2523601 B2 JP2523601 B2 JP 2523601B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- video format
- memory
- clock
- format signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/95—Time-base error compensation
- H04N5/956—Time-base error compensation by using a digital memory with independent write-in and read-out clock generators
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Studio Circuits (AREA)
Description
【発明の詳細な説明】 技術分野 本発明は、ビデオフォーマット信号処理方式に関し、
特にメモリを使用してビデオフォーマット信号の処理を
行なう方式に関する。
特にメモリを使用してビデオフォーマット信号の処理を
行なう方式に関する。
背景技術 いわゆるビデオフォーマット信号は、複合ビデオ信号
と同様な構成を有し、情報（通常画像情報）を担う情報
信号部と、水平及び垂直同期信号部と、水平及び垂直帰
線消去信号部とからなる連続したフィールド信号からな
り、通常一対のフィールド信号は、１つのフレーム信号
を形成している。
と同様な構成を有し、情報（通常画像情報）を担う情報
信号部と、水平及び垂直同期信号部と、水平及び垂直帰
線消去信号部とからなる連続したフィールド信号からな
り、通常一対のフィールド信号は、１つのフレーム信号
を形成している。
かかるビデオフォーマット信号を画像メモリに書き込
むと共に書込開始時刻と時間帯をもたせてビデオフォー
マット信号の読出を開始することにより入力ビデオフォ
ーマット信号と位相の異なるビデオフォーマット信号が
得られる。このようなビデオフォーマット信号処理を行
なうために、所定周期でビデオフォーマット信号のサン
プリングを行なって得られたデータの画像メモリへの書
込及び読出を行なう場合、画像メモリの動作サイクルが
遅いために書込及び読出側にそれぞれシリアル・パラレ
ル（以下、Ｓ−Ｐと称す｝変換器及びパラレル・シリア
ル（以下、Ｐ−Ｓと称す）変換器が必要となる。このＳ
−Ｐ変換周期をＭ（サンプリング周期のＭ倍）とすると
ビデオフォーマット信号のＭサンプルが画像メモリの１
つのアドレスに対応することになる。また、画像メモリ
から読み出すときのアドレスを通常の読出とは異なる順
序で行なうことにより画像の縮小、拡大、移動、ドロッ
プアウト補正等の特殊効果を行なったり、メモリからの
画像データを演算操作する場合を考えると１アドレスに
格納されている画像データの時間長は、サブキャリア周
期に等しいか又は整数倍であることが望ましい。
むと共に書込開始時刻と時間帯をもたせてビデオフォー
マット信号の読出を開始することにより入力ビデオフォ
ーマット信号と位相の異なるビデオフォーマット信号が
得られる。このようなビデオフォーマット信号処理を行
なうために、所定周期でビデオフォーマット信号のサン
プリングを行なって得られたデータの画像メモリへの書
込及び読出を行なう場合、画像メモリの動作サイクルが
遅いために書込及び読出側にそれぞれシリアル・パラレ
ル（以下、Ｓ−Ｐと称す｝変換器及びパラレル・シリア
ル（以下、Ｐ−Ｓと称す）変換器が必要となる。このＳ
−Ｐ変換周期をＭ（サンプリング周期のＭ倍）とすると
ビデオフォーマット信号のＭサンプルが画像メモリの１
つのアドレスに対応することになる。また、画像メモリ
から読み出すときのアドレスを通常の読出とは異なる順
序で行なうことにより画像の縮小、拡大、移動、ドロッ
プアウト補正等の特殊効果を行なったり、メモリからの
画像データを演算操作する場合を考えると１アドレスに
格納されている画像データの時間長は、サブキャリア周
期に等しいか又は整数倍であることが望ましい。
第５図に従来のビデオフォーマット信号処理回路を示
す。同図において、例えばビデオディスクから読み取ら
れたビデオフォーマット信号がA/D（アナログ・ディジ
タル）変換器１によってサンプリングされたのち量子化
されてディジタル信号に変換される。ディジタル化され
たビデオフォーマット信号は、Ｓ−Ｐ変換器２に供給さ
れてＭサンプル毎にまとめられたのち画像メモリ３に書
込まれる。この画像メモリ３からのデータの読出動作
は、各アドレスに書き込まれたＭサンプル分のデータが
書き込まれた順に順次に読み出されるように行なわれ
る。この画像メモリ３から読み出されたＭサンプル分の
データは、Ｐ−Ｓ変換器４に供給されて１サンプル分ず
つ順次D/A変換器５に送出される。D/A変換器５におい
て、Ｐ−Ｓ変換器４の出力データが順次アナログ信号に
変換されて入力ビデオフォーマット信号と位相の異なる
ビデオフォーマット信号が出力される。尚、６は全体の
タイミングを制御するコントローラであり、Ｓ−Ｐ変換
器２及びＰ−Ｓ変換器４にそれぞれ供給される変換用の
クロックａ及びｂ、A/D変換器１に供給される量子化ク
ロックｃ等を発生する。
す。同図において、例えばビデオディスクから読み取ら
れたビデオフォーマット信号がA/D（アナログ・ディジ
タル）変換器１によってサンプリングされたのち量子化
されてディジタル信号に変換される。ディジタル化され
たビデオフォーマット信号は、Ｓ−Ｐ変換器２に供給さ
れてＭサンプル毎にまとめられたのち画像メモリ３に書
込まれる。この画像メモリ３からのデータの読出動作
は、各アドレスに書き込まれたＭサンプル分のデータが
書き込まれた順に順次に読み出されるように行なわれ
る。この画像メモリ３から読み出されたＭサンプル分の
データは、Ｐ−Ｓ変換器４に供給されて１サンプル分ず
つ順次D/A変換器５に送出される。D/A変換器５におい
て、Ｐ−Ｓ変換器４の出力データが順次アナログ信号に
変換されて入力ビデオフォーマット信号と位相の異なる
ビデオフォーマット信号が出力される。尚、６は全体の
タイミングを制御するコントローラであり、Ｓ−Ｐ変換
器２及びＰ−Ｓ変換器４にそれぞれ供給される変換用の
クロックａ及びｂ、A/D変換器１に供給される量子化ク
ロックｃ等を発生する。
以上の如きビデオフォーマット信号処理回路におい
て、高速なデータの入出力を行ないかつ回路構成を簡単
にするにはＳ−Ｐ変換器２及びＰ−Ｓ変換器４を交互に
連続して動作させる方式が適している。この場合のＳ−
Ｐ変換器２及びＰ−Ｓ変換器４の制御タイミングを第６
図に示す。同図（Ａ）に示す如きクロックａの立上りエ
ッジでＳ−Ｐ変換されたデータが画像メモリ３に書き込
まれるとすれば、クロックａに対して同図（Ｂ）に示す
如く位相が1/2周期だけずれているクロックｂの立上り
エッジで画像メモリ３から読み出された８サンプル分の
データがＰ−Ｓ変換器４に転送され、Ｐ−Ｓ変換器４か
ら量子化クロックｃと同一周波数のクロックｄによって
１サンプル分ずつ順次出力される。
て、高速なデータの入出力を行ないかつ回路構成を簡単
にするにはＳ−Ｐ変換器２及びＰ−Ｓ変換器４を交互に
連続して動作させる方式が適している。この場合のＳ−
Ｐ変換器２及びＰ−Ｓ変換器４の制御タイミングを第６
図に示す。同図（Ａ）に示す如きクロックａの立上りエ
ッジでＳ−Ｐ変換されたデータが画像メモリ３に書き込
まれるとすれば、クロックａに対して同図（Ｂ）に示す
如く位相が1/2周期だけずれているクロックｂの立上り
エッジで画像メモリ３から読み出された８サンプル分の
データがＰ−Ｓ変換器４に転送され、Ｐ−Ｓ変換器４か
ら量子化クロックｃと同一周波数のクロックｄによって
１サンプル分ずつ順次出力される。
以上の如き制御タイミングによってメモリシステムに
おけるデータの書込及び読出の制御が行なわれる場合、
前述の如く１アドレスに格納されるデータの時間長をサ
ブキャリア周期の整数倍にするためにビデオフォーマッ
ト信号の量子化クロックｃを映像水平周期の910倍と
し、Ｓ−Ｐ、Ｐ−Ｓの変換周期Ｍを８とした場合には次
のような問題が生じる。
おけるデータの書込及び読出の制御が行なわれる場合、
前述の如く１アドレスに格納されるデータの時間長をサ
ブキャリア周期の整数倍にするためにビデオフォーマッ
ト信号の量子化クロックｃを映像水平周期の910倍と
し、Ｓ−Ｐ、Ｐ−Ｓの変換周期Ｍを８とした場合には次
のような問題が生じる。
画像メモリへの書込及び読出が連続して交互に行なわ
れるようにするためには量子化クロックｃの周波数fcを
Ｓ−Ｐ、Ｐ−Ｓの変換周期Ｍで割った場合、整数値で割
切れるようにしなければならない。しかし、910を８で
割ると商が113.75となり、交互連続の条件が成立しない
ことになる。このため、８の整数倍に相当する区間例え
ば１水平区間のうち904サンプル（904÷８＝113）だけ
画像メモリへ書き込み、残りの６サンプルは捨てる方法
が考えられる。この場合、第７図（Ａ）に示す如き入力
ビデオフォーマット信号に対して同図（Ｂ）に示す如く
クロックａを生成すればよい。すなわち、904サンプル
分のデータの書込が終了したとき（時刻t1）、クロック
ａの発生を停止し、入力ビデオフォーマット信号の水平
同期信号又はバースト信号から生成した書込みスタート
パルスによってＳ−Ｐ変換周期の始まりの位相をリセッ
トする（時刻t2）ことにより、８クロックをメモリの１
アドレスとしたビデオデータをメモリの所定アドレスに
書き込むようにすることができる。尚、第８図は、時刻
t1及びt2を含む期間におけるクロックａの波形の拡大図
である。
れるようにするためには量子化クロックｃの周波数fcを
Ｓ−Ｐ、Ｐ−Ｓの変換周期Ｍで割った場合、整数値で割
切れるようにしなければならない。しかし、910を８で
割ると商が113.75となり、交互連続の条件が成立しない
ことになる。このため、８の整数倍に相当する区間例え
ば１水平区間のうち904サンプル（904÷８＝113）だけ
画像メモリへ書き込み、残りの６サンプルは捨てる方法
が考えられる。この場合、第７図（Ａ）に示す如き入力
ビデオフォーマット信号に対して同図（Ｂ）に示す如く
クロックａを生成すればよい。すなわち、904サンプル
分のデータの書込が終了したとき（時刻t1）、クロック
ａの発生を停止し、入力ビデオフォーマット信号の水平
同期信号又はバースト信号から生成した書込みスタート
パルスによってＳ−Ｐ変換周期の始まりの位相をリセッ
トする（時刻t2）ことにより、８クロックをメモリの１
アドレスとしたビデオデータをメモリの所定アドレスに
書き込むようにすることができる。尚、第８図は、時刻
t1及びt2を含む期間におけるクロックａの波形の拡大図
である。
画像メモリ３に書き込まれるビデオフォーマット信号
ｅと画像メモリ３から読み出されるビデオフォーマット
信号ｆは、画像メモリ３の書込アドレスと読出アドレス
との差に応じて第９図に示すように位相差を有してお
り、この位相差によっていわゆる同期変換が行なわれ
る。第10図乃至第12図は、このときのＳ−Ｐ変換及びＰ
−Ｓ変換周期を示す図であり、第９図に対応して書込ス
タートのリセット位置（時刻t3）と読出スタートのリセ
ット位置（時刻t4）を示している。第10図において
（Ａ）は、クロックａの波形を示し、（Ｂ）は、クロッ
クｂの波形を示している。また、第11図は、時刻t3を含
む期間におけるクロックａ及びｂの波形の拡大図であ
り、第12図は、時刻t4を含む期間におけるクロックａ及
びｂの波形の拡大図である。時刻t3〜t4の区間において
はクロックａ及びｂは、互いに逆相となり、画像メモリ
３への書込及び読出は良好に行なわれるが、立の区間で
はリセット動作によって逆相の状態が保たれなくなって
画像メモリ３へのデータの書込及び読出が正常に行なわ
れなくなる。
ｅと画像メモリ３から読み出されるビデオフォーマット
信号ｆは、画像メモリ３の書込アドレスと読出アドレス
との差に応じて第９図に示すように位相差を有してお
り、この位相差によっていわゆる同期変換が行なわれ
る。第10図乃至第12図は、このときのＳ−Ｐ変換及びＰ
−Ｓ変換周期を示す図であり、第９図に対応して書込ス
タートのリセット位置（時刻t3）と読出スタートのリセ
ット位置（時刻t4）を示している。第10図において
（Ａ）は、クロックａの波形を示し、（Ｂ）は、クロッ
クｂの波形を示している。また、第11図は、時刻t3を含
む期間におけるクロックａ及びｂの波形の拡大図であ
り、第12図は、時刻t4を含む期間におけるクロックａ及
びｂの波形の拡大図である。時刻t3〜t4の区間において
はクロックａ及びｂは、互いに逆相となり、画像メモリ
３への書込及び読出は良好に行なわれるが、立の区間で
はリセット動作によって逆相の状態が保たれなくなって
画像メモリ３へのデータの書込及び読出が正常に行なわ
れなくなる。
そこで、クロックａ及びｂを位相変調し、互いの動作
サイクルが重ならないようにすることが考えられる。従
来、このような方法が放送機器においては採用されてい
る。しかしながら、かかる方法は、回路的にメモリコン
トローラの構成が複雑になったり、タイミング余裕をと
るため、使用する画像メモリ、Ｓ−Ｐ及びＰ−Ｓ変換
器、メモリコントローラ等に使用する部品に高速なタイ
プのものが必要となり、又、このための消費電力の増加
等の問題があり、一般民生用の機器には適しない方法で
あった。
サイクルが重ならないようにすることが考えられる。従
来、このような方法が放送機器においては採用されてい
る。しかしながら、かかる方法は、回路的にメモリコン
トローラの構成が複雑になったり、タイミング余裕をと
るため、使用する画像メモリ、Ｓ−Ｐ及びＰ−Ｓ変換
器、メモリコントローラ等に使用する部品に高速なタイ
プのものが必要となり、又、このための消費電力の増加
等の問題があり、一般民生用の機器には適しない方法で
あった。
発明の概要 本発明の目的は、動作速度が高速な部品を必要とせ
ず、かつ構成が簡単な装置によってビデオフォーマット
信号の処理が行なえるビデオフォーマット信号処理方式
を提供することである。
ず、かつ構成が簡単な装置によってビデオフォーマット
信号の処理が行なえるビデオフォーマット信号処理方式
を提供することである。
本発明によるビデオフォーマット信号処理方式は、時
間軸補正用の第１メモリから水平同期周波数のＮ（Ｎは
自然数）倍の周波数のタイミング信号によってデータを
順次読み出して得られたデータをＭ（Ｍは自然数）サン
プル分ずつ順次第２メモリに書き込む書込動作と書き込
まれたデータをＭサンプル分ずつ順次読み出す読出動作
とを交互に行なうとき、第２メモリからのデータの読出
サイクルが不連続になる期間に同期して第１メモリから
のデータの読出及び第２メモリへのデータの書込を停止
されることを特徴としている。
間軸補正用の第１メモリから水平同期周波数のＮ（Ｎは
自然数）倍の周波数のタイミング信号によってデータを
順次読み出して得られたデータをＭ（Ｍは自然数）サン
プル分ずつ順次第２メモリに書き込む書込動作と書き込
まれたデータをＭサンプル分ずつ順次読み出す読出動作
とを交互に行なうとき、第２メモリからのデータの読出
サイクルが不連続になる期間に同期して第１メモリから
のデータの読出及び第２メモリへのデータの書込を停止
されることを特徴としている。
実 施 例 以下、本発明の実施例につき第１図乃至第４図を参照
して詳細に説明する。
して詳細に説明する。
第１図において、例えばビデオディスクから読み取ら
れたビデオフォーマット信号がA/D変換器11及び同期分
離回路12に供給されている。同期分離回路12によってビ
デオフォーマット信号中の水平同期信号が分離される。
この水平同期信号は、時間軸制御回路13に供給される。
時間軸制御回路13において、水平同期信号は位相比較回
路14に供給されて分周器15の出力との位相比較がなさ
れ、両信号間の位相差に応じた位相差検出信号が生成さ
れる。この位相差検出信号は、VCO（電圧制御型発振
器）16に供給される。VCO16は、自走周波数が水平同期
信号の周波数fHのＮ倍の周波数とほぽ等しくなるように
構成されている。このVCO16の出力は、分周器15に供給
されて1/Nに分周される。これら位相比較回路14、分周
器15及びVCO16によってPLL（フェイズロックドループ）
が形成されており、分周器15から再生水平同期信号と位
相が一致した信号が出力される。この分周器15の出力
は、書込スタートパルスｈとしてバッファメモリ17に供
給される。また、VCO16からは入力ビデオフォーマット
信号の時間軸変動に同期したパルスが出力される。この
VCO16の出力は、A/D変換器11に量子化クロックｇとして
供給されると同時にバッファメモリ17に書込クロックと
して供給される。
れたビデオフォーマット信号がA/D変換器11及び同期分
離回路12に供給されている。同期分離回路12によってビ
デオフォーマット信号中の水平同期信号が分離される。
この水平同期信号は、時間軸制御回路13に供給される。
時間軸制御回路13において、水平同期信号は位相比較回
路14に供給されて分周器15の出力との位相比較がなさ
れ、両信号間の位相差に応じた位相差検出信号が生成さ
れる。この位相差検出信号は、VCO（電圧制御型発振
器）16に供給される。VCO16は、自走周波数が水平同期
信号の周波数fHのＮ倍の周波数とほぽ等しくなるように
構成されている。このVCO16の出力は、分周器15に供給
されて1/Nに分周される。これら位相比較回路14、分周
器15及びVCO16によってPLL（フェイズロックドループ）
が形成されており、分周器15から再生水平同期信号と位
相が一致した信号が出力される。この分周器15の出力
は、書込スタートパルスｈとしてバッファメモリ17に供
給される。また、VCO16からは入力ビデオフォーマット
信号の時間軸変動に同期したパルスが出力される。この
VCO16の出力は、A/D変換器11に量子化クロックｇとして
供給されると同時にバッファメモリ17に書込クロックと
して供給される。
A/D変換器11において量子化クロックｇによってビデ
オフォーマット信号のサンプリングが行なわれ、得られ
たサンプル値に応じたディジタル信号が生成される。こ
のA/D変換器11の出力データは、バッファメモリ17に供
給される。バッファメモリ17には水晶発振器18から出力
される910・fHのクロックｋがNOR（否定論理和）ゲート
19を介して読出クロックｊとして供給される。また、こ
のクロックｋは、入力信号を1/8に分周する分周器25に
供給される。この分周器25の出力は、インバータ20及び
NORゲート22を介して分周器26に供給されて1/113に分周
される。この分周器26の出力パルスは読出スタートパル
スｉとしてバッファメモリ17に供給される。バッファメ
モリ17は、書込と読出とが完全に独立して行なうことが
可能なFIFO形式の映像ラインメモリ（例えばμPD41101
c）からなっている。
オフォーマット信号のサンプリングが行なわれ、得られ
たサンプル値に応じたディジタル信号が生成される。こ
のA/D変換器11の出力データは、バッファメモリ17に供
給される。バッファメモリ17には水晶発振器18から出力
される910・fHのクロックｋがNOR（否定論理和）ゲート
19を介して読出クロックｊとして供給される。また、こ
のクロックｋは、入力信号を1/8に分周する分周器25に
供給される。この分周器25の出力は、インバータ20及び
NORゲート22を介して分周器26に供給されて1/113に分周
される。この分周器26の出力パルスは読出スタートパル
スｉとしてバッファメモリ17に供給される。バッファメ
モリ17は、書込と読出とが完全に独立して行なうことが
可能なFIFO形式の映像ラインメモリ（例えばμPD41101
c）からなっている。
バッファメモリ17には書込クロックによってA/D変換
器11から出力されるビデオデータが順次書き込まれる。
バッファメモリ17の先頭アドレスに書き込まれるデータ
のサンプル点は、書込スタートパルスｈによって決定さ
れる。バッファメモリ17に読出スタートパルスｉが供給
されると、先頭アドレスから読出クロックｊによってデ
ータが順次読み出される。読出クロックｊは、水晶発振
器18から出力された周波数に乱れのないパルスであるの
で、バッファメモリ17から読み出されるビデオデータは
時間軸補正のなされたデータとなる。
器11から出力されるビデオデータが順次書き込まれる。
バッファメモリ17の先頭アドレスに書き込まれるデータ
のサンプル点は、書込スタートパルスｈによって決定さ
れる。バッファメモリ17に読出スタートパルスｉが供給
されると、先頭アドレスから読出クロックｊによってデ
ータが順次読み出される。読出クロックｊは、水晶発振
器18から出力された周波数に乱れのないパルスであるの
で、バッファメモリ17から読み出されるビデオデータは
時間軸補正のなされたデータとなる。
バッファメモリ17から読み出されたデータは、Ｓ−Ｐ
変換器21に供給される。Ｓ−Ｐ変換器21には読出クロッ
クｊと共にNORゲート22から出力されるパルスが変換ク
ロックｍとして供給されている。Ｓ−Ｐ変換器21は、シ
フトレジスタ等からなり、バッファメモリ17から読出さ
れたデータを読出クロックｊによって８サンプル分だけ
順次保持し、保持した８サンプル分のデータを変換クロ
ックｍによって同時に出力する構成となっている。この
Ｓ−Ｐ変換器21の出力データは、画像メモリ23に供給さ
れる。
変換器21に供給される。Ｓ−Ｐ変換器21には読出クロッ
クｊと共にNORゲート22から出力されるパルスが変換ク
ロックｍとして供給されている。Ｓ−Ｐ変換器21は、シ
フトレジスタ等からなり、バッファメモリ17から読出さ
れたデータを読出クロックｊによって８サンプル分だけ
順次保持し、保持した８サンプル分のデータを変換クロ
ックｍによって同時に出力する構成となっている。この
Ｓ−Ｐ変換器21の出力データは、画像メモリ23に供給さ
れる。
画像メモリ23は、バッファメモリ17と同様に構成され
ているが、１フィールド分のデータを記憶できる程度に
大なる記憶容量を有している。この画像メモリ23には読
出スタートパルスｉ及び変換クロックｍがそれぞれ書込
スタートパルス及び書込クロックとして供給されてい
る。また、この画像メモリ23にはクロックｋを1/910に
分周する分周器24の出力パルスが読出スタートパルスと
して供給されかつ分周器25の出力パルスがNORゲート30
を介して読出クロックとして供給されている。
ているが、１フィールド分のデータを記憶できる程度に
大なる記憶容量を有している。この画像メモリ23には読
出スタートパルスｉ及び変換クロックｍがそれぞれ書込
スタートパルス及び書込クロックとして供給されてい
る。また、この画像メモリ23にはクロックｋを1/910に
分周する分周器24の出力パルスが読出スタートパルスと
して供給されかつ分周器25の出力パルスがNORゲート30
を介して読出クロックとして供給されている。
分周器24の出力パルスは、分周器25及びゲート信号発
生回路28にリセットパルスとして供給される。ゲート信
号発生回路28は、分周器24の出力パルスによって計数値
がリケットされかつクロックｋによって計数値が増加す
るカウンタを有し、このカウンタの計数値が904になっ
たときからクロックｋの６周期に対応する時間に亘って
高レベルのクロックゲート信号ｐを発生するように構成
されている。このゲート信号発生回路28から出力された
クロックゲート信号ｐは、NORゲート19、22及び30の１
入力となっている。
生回路28にリセットパルスとして供給される。ゲート信
号発生回路28は、分周器24の出力パルスによって計数値
がリケットされかつクロックｋによって計数値が増加す
るカウンタを有し、このカウンタの計数値が904になっ
たときからクロックｋの６周期に対応する時間に亘って
高レベルのクロックゲート信号ｐを発生するように構成
されている。このゲート信号発生回路28から出力された
クロックゲート信号ｐは、NORゲート19、22及び30の１
入力となっている。
画像メモリ23から読み出された８サンプル分のデータ
は、画像メモリ23に読出クロックとして供給されている
変換クロックｎによってＰ−Ｓ変換器27に保持されたの
ちクロックｋによって１サンプル分ずつ順次出力され
る。このＰ−Ｓ変換器27の出力データは、D/A変換器29
に供給されてアナログ信号に変換される。このD/A変換
器29から再生ビデオ信号が出力される。
は、画像メモリ23に読出クロックとして供給されている
変換クロックｎによってＰ−Ｓ変換器27に保持されたの
ちクロックｋによって１サンプル分ずつ順次出力され
る。このＰ−Ｓ変換器27の出力データは、D/A変換器29
に供給されてアナログ信号に変換される。このD/A変換
器29から再生ビデオ信号が出力される。
尚、分周器25の出力パルスは、ビデオディスクの回転
速度を制御するスピンドルサーボ装置においてエラー信
号を生成する位相比較器（図示せず）に基準信号として
供給されており、これによって画像メモリ23に書き込ま
れるビデオフォーマット信号が入力ビデオフォーマット
信号に所定位相差をもって同期するようになっている。
速度を制御するスピンドルサーボ装置においてエラー信
号を生成する位相比較器（図示せず）に基準信号として
供給されており、これによって画像メモリ23に書き込ま
れるビデオフォーマット信号が入力ビデオフォーマット
信号に所定位相差をもって同期するようになっている。
以上の構成における各部の動作を第２図乃至第４図を
参照して説明する。第２図において、（Ａ）は、クロッ
クｋの波形図、（Ｂ）は、クロックゲート信号ｐの波形
図、（Ｃ）は、読出クロックｊの波形図、（Ｄ）は、読
出スタートパルスｉの波形図、（Ｅ）は、変換クロック
ｍの波形図、（Ｆ）は、変換クロックｎの波形図、
（Ｇ）は、バッファメモリ17から読み出されるビデオフ
ォーマット信号を示す図、（Ｈ）は、Ｐ−Ｓ変換器27か
ら出力されるビデオフォーマット信号を示す図である。
また、第３図及び第４図は、クロックｋ、クロックゲー
ト信号ｐ、読出クロックｊ、読出スタートパルスｉ、変
換クロックｍ、ｎの各波形の拡大図である。画像メモリ
23の読出スタートパルスの発生時からの画像メモリ23の
読出クロックとしての変換クロックｎの立上りエッジの
発生回数が113となったのちＰ−Ｓ変換器27の読出クロ
ックの立上りエッジの発生回数が８になったとき（時刻
t5）、クロックゲート信号ｐが発生する。そうすると、
読出クロックｊ、変換クロックｍ、ｎが低レベルのまま
となってバッファメモリ17からのデータの読出並びに画
像メモリ23へのデータの書込及び読出が停止されると同
時に分周器26のクロック入力が低レベルのままとなり、
分周器26を形成するカウンタの計数値が変化しなくな
る。時刻t5からクロックｋの立上りエッジが６回発生す
るとクロックゲート信号ｐが消滅し（時刻t6）、バッフ
ァメモリ17からのデータの読出並びに画像メモリ23への
データの書込及び読出が再開されると同時に分周器26を
形成するカウンタの計数値が再び変化し始める。この分
周器26に供給されるクロックを発生する分周器25は、画
像メモリ23の読出スタートパルスによってリセットされ
るので、画像メモリ23からのデータの読出の停止される
６クロック分の期間だけ画像メモリ23の書込スタートパ
ルスの発生タイミングが遅延される。
参照して説明する。第２図において、（Ａ）は、クロッ
クｋの波形図、（Ｂ）は、クロックゲート信号ｐの波形
図、（Ｃ）は、読出クロックｊの波形図、（Ｄ）は、読
出スタートパルスｉの波形図、（Ｅ）は、変換クロック
ｍの波形図、（Ｆ）は、変換クロックｎの波形図、
（Ｇ）は、バッファメモリ17から読み出されるビデオフ
ォーマット信号を示す図、（Ｈ）は、Ｐ−Ｓ変換器27か
ら出力されるビデオフォーマット信号を示す図である。
また、第３図及び第４図は、クロックｋ、クロックゲー
ト信号ｐ、読出クロックｊ、読出スタートパルスｉ、変
換クロックｍ、ｎの各波形の拡大図である。画像メモリ
23の読出スタートパルスの発生時からの画像メモリ23の
読出クロックとしての変換クロックｎの立上りエッジの
発生回数が113となったのちＰ−Ｓ変換器27の読出クロ
ックの立上りエッジの発生回数が８になったとき（時刻
t5）、クロックゲート信号ｐが発生する。そうすると、
読出クロックｊ、変換クロックｍ、ｎが低レベルのまま
となってバッファメモリ17からのデータの読出並びに画
像メモリ23へのデータの書込及び読出が停止されると同
時に分周器26のクロック入力が低レベルのままとなり、
分周器26を形成するカウンタの計数値が変化しなくな
る。時刻t5からクロックｋの立上りエッジが６回発生す
るとクロックゲート信号ｐが消滅し（時刻t6）、バッフ
ァメモリ17からのデータの読出並びに画像メモリ23への
データの書込及び読出が再開されると同時に分周器26を
形成するカウンタの計数値が再び変化し始める。この分
周器26に供給されるクロックを発生する分周器25は、画
像メモリ23の読出スタートパルスによってリセットされ
るので、画像メモリ23からのデータの読出の停止される
６クロック分の期間だけ画像メモリ23の書込スタートパ
ルスの発生タイミングが遅延される。
以上のようにして画像メモリ23からのデータの読出し
動作が1H毎に不連続になるのに同期した画像メモリ23へ
の書込動作とバッファメモリ17からのデータの読出動作
が停止され、画像メモリ23へのデータの書込及び画像メ
モリ23からのデータの読出動作が常に交互に行なわれる
こととなる。
動作が1H毎に不連続になるのに同期した画像メモリ23へ
の書込動作とバッファメモリ17からのデータの読出動作
が停止され、画像メモリ23へのデータの書込及び画像メ
モリ23からのデータの読出動作が常に交互に行なわれる
こととなる。
尚、このとき画像メモリ23の書込クロックは、映像期
間中に書込動作の不連続な区間を発生させる。しかし、
これは画像メモリ23に書き込まれるビデオデータが画像
期間中に欠落することを意味するのではなく、この期間
画像メモリ23への書き込みが停止するだけである。この
ことは、第３図（Ｃ）に示す如くバッファメモリ17の読
出クロックｊが時刻t5からt6までの期間消滅し、時刻t6
以後再び発生していることから明らかである。
間中に書込動作の不連続な区間を発生させる。しかし、
これは画像メモリ23に書き込まれるビデオデータが画像
期間中に欠落することを意味するのではなく、この期間
画像メモリ23への書き込みが停止するだけである。この
ことは、第３図（Ｃ）に示す如くバッファメモリ17の読
出クロックｊが時刻t5からt6までの期間消滅し、時刻t6
以後再び発生していることから明らかである。
一方、時刻t7においてバッファメモリ17の読出しスタ
ートパルスｉが発生するが、この時刻t7においては画像
メモリ23に書き込まれるビデオデータのバッファメモリ
17からの読出は、休止することなく連続して行なわれ
る。このバッファメモリ17からのデータの読出が休止し
ないことによって短縮される期間と前述の読出クロック
ｊの消滅期間とは等しくなっている。
ートパルスｉが発生するが、この時刻t7においては画像
メモリ23に書き込まれるビデオデータのバッファメモリ
17からの読出は、休止することなく連続して行なわれ
る。このバッファメモリ17からのデータの読出が休止し
ないことによって短縮される期間と前述の読出クロック
ｊの消滅期間とは等しくなっている。
以上、量子化クロックｋの周波数をカラーサブキャリ
ヤの周波数の４倍（＝910fH｝にした場合において、１
水平区間当りの画像メモリへの書込及び読出の不連続期
間（メモリに書き込まれた期間）を６サンプルとし、書
き込まれる期間を904サンプルとして説明したが、実用
上この数値に限定されるものではなく、不連続期間及び
書き込まれる期間をそれぞれ14サンプル及び896サンプ
ルとしてもよいし、或いは22サンプル及び888サンプル
としてもよく、N/Mの余り数Ｒに対し（kM＋Ｒ）サンプ
ル（ｋは０を含む正の整数）を不連続期間とすることが
できる。
ヤの周波数の４倍（＝910fH｝にした場合において、１
水平区間当りの画像メモリへの書込及び読出の不連続期
間（メモリに書き込まれた期間）を６サンプルとし、書
き込まれる期間を904サンプルとして説明したが、実用
上この数値に限定されるものではなく、不連続期間及び
書き込まれる期間をそれぞれ14サンプル及び896サンプ
ルとしてもよいし、或いは22サンプル及び888サンプル
としてもよく、N/Mの余り数Ｒに対し（kM＋Ｒ）サンプ
ル（ｋは０を含む正の整数）を不連続期間とすることが
できる。
発明の効果 以上詳述した如く本発明によるビデオフォーマット信
号処理方式は、時間軸補正用の第１メモリから水平同期
周波数のＮ（Ｎは自然数）倍の周波数のタイミング信号
によってデータを順次読み出して得られたデータをＭ
（Ｍは自然数）サンプル分ずつ順次第２メモリに書き込
む書込動作と書き込まれたデータをＭサンプル分ずつ順
次読み出す読出動作とを交互に行なうとき、第２メモリ
からのデータの読出の開始時から少くとも１水平走査期
間が経過する直前における（kM＋Ｒ）と同数のサンプル
数に対応する時間だけ第１メモリからのデータの読出及
び第２メモリへのデータの書込を停止させるので、ビデ
オフォーマット信号の１水平区間のサンプル数Ｎが画像
メモリへの入出力のサンプル数Ｍで割切れない場合でも
画像メモリへの書込及び読出動作を交互に一定のタイミ
ングで行なえるようにすることができる。この結果、画
像メモリの制御を行なうための回路の構成を簡単にする
ことができ、かつ制御タイミングに無理がないので高速
な部品を使用せずに時間軸補正、同期変換等の信号処理
が行なうことができることとなる。なお、高速部品を使
用すれば、従来方式では実現困難な高速メモリシステム
の制作が可能となる。また、本発明によるビデオフォー
マット信号処理方式は、回路規模を小さくできるので消
費電力を低減することができるという効果も奏する。
号処理方式は、時間軸補正用の第１メモリから水平同期
周波数のＮ（Ｎは自然数）倍の周波数のタイミング信号
によってデータを順次読み出して得られたデータをＭ
（Ｍは自然数）サンプル分ずつ順次第２メモリに書き込
む書込動作と書き込まれたデータをＭサンプル分ずつ順
次読み出す読出動作とを交互に行なうとき、第２メモリ
からのデータの読出の開始時から少くとも１水平走査期
間が経過する直前における（kM＋Ｒ）と同数のサンプル
数に対応する時間だけ第１メモリからのデータの読出及
び第２メモリへのデータの書込を停止させるので、ビデ
オフォーマット信号の１水平区間のサンプル数Ｎが画像
メモリへの入出力のサンプル数Ｍで割切れない場合でも
画像メモリへの書込及び読出動作を交互に一定のタイミ
ングで行なえるようにすることができる。この結果、画
像メモリの制御を行なうための回路の構成を簡単にする
ことができ、かつ制御タイミングに無理がないので高速
な部品を使用せずに時間軸補正、同期変換等の信号処理
が行なうことができることとなる。なお、高速部品を使
用すれば、従来方式では実現困難な高速メモリシステム
の制作が可能となる。また、本発明によるビデオフォー
マット信号処理方式は、回路規模を小さくできるので消
費電力を低減することができるという効果も奏する。
第１図は、本発明の一実施例を示すブロック図、第２図
は、第１図の回路の動作を示す波形図、第３図及び第４
図は、第２図の波形図の一部の拡大図、第５図は、従来
の方式による回路を示すブロック図、第６図は、第５図
の回路の各部の動作を示す波形図、第７図は、第５図の
回路の画像メモリ３に書込まれるビデオフォーマット信
号とクロックａとを示す波形図、第８図は、第７図の波
形図の一部の拡大図、第９図は、第５図の回路の画像メ
モリ３に書込まれるビデオフォーマット信号と画像メモ
リ３から読出されるビデオフォーマット信号とを示す波
形図、第10図は、第５図の回路のクロックａ及びｂを示
す波形図、第11図及び第12図は、第10図の波形図の一部
の拡大図である。
は、第１図の回路の動作を示す波形図、第３図及び第４
図は、第２図の波形図の一部の拡大図、第５図は、従来
の方式による回路を示すブロック図、第６図は、第５図
の回路の各部の動作を示す波形図、第７図は、第５図の
回路の画像メモリ３に書込まれるビデオフォーマット信
号とクロックａとを示す波形図、第８図は、第７図の波
形図の一部の拡大図、第９図は、第５図の回路の画像メ
モリ３に書込まれるビデオフォーマット信号と画像メモ
リ３から読出されるビデオフォーマット信号とを示す波
形図、第10図は、第５図の回路のクロックａ及びｂを示
す波形図、第11図及び第12図は、第10図の波形図の一部
の拡大図である。
Claims (1)
- 【請求項１】入力ビデオフォーマット信号の時間軸変動
に同期した第１タイミング信号によって前記入力ビデオ
フォーマット信号のサンプリングを行なって得たデータ
を前記第１タイミング信号によって第１メモリに順次書
き込み、前記第１メモリから水平同期周波数のＮ（Ｎは
自然数）倍の周波数の第２タイミング信号によってデー
タを順次読み出して時間軸変動のないデータを得、得ら
れたデータをＭ（Ｍは自然数）サンプル分ずつ順次第２
メモリに書き込む書込動作と書き込まれたデータをＭサ
ンプル分ずつ順次読み出す読出動作とを交互に行なって
入力ビデオフォーマット信号とを位相の異なるビデオフ
ォーマット信号を得るビデオフォーマット信号処理方式
であって、前記第２メモリからのデータの読出の開始時
から少くとも１水平走査期間が経過する直前における
（Ｒ＋kM）（ＲはN/Mの余り、ｋは０を含む正の整数）
と同数のサンプル数に対応する時間だけ前記第１メモリ
からのデータの読出及び前記第２メモリへのデータの書
込を停止させることを特徴とするビデオフォーマット信
号処理方式。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62061495A JP2523601B2 (ja) | 1987-03-16 | 1987-03-16 | ビデオフオ−マツト信号処理方式 |
| US07/166,350 US4853781A (en) | 1987-03-16 | 1988-03-10 | Video format signal processing system |
| EP88302293A EP0283263B1 (en) | 1987-03-16 | 1988-03-16 | Video format signal processing system |
| DE88302293T DE3882256T2 (de) | 1987-03-16 | 1988-03-16 | Signalverarbeitungssystem des Videoformats. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62061495A JP2523601B2 (ja) | 1987-03-16 | 1987-03-16 | ビデオフオ−マツト信号処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63227184A JPS63227184A (ja) | 1988-09-21 |
| JP2523601B2 true JP2523601B2 (ja) | 1996-08-14 |
Family
ID=13172732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62061495A Expired - Lifetime JP2523601B2 (ja) | 1987-03-16 | 1987-03-16 | ビデオフオ−マツト信号処理方式 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4853781A (ja) |
| EP (1) | EP0283263B1 (ja) |
| JP (1) | JP2523601B2 (ja) |
| DE (1) | DE3882256T2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02104193A (ja) * | 1988-10-13 | 1990-04-17 | Pioneer Electron Corp | 映像再生装置 |
| DE4012205A1 (de) * | 1990-04-14 | 1991-10-17 | Grundig Emv | Vorrichtung zur eingabe von bildsignalen in einen bildspeicher |
| JP2673386B2 (ja) * | 1990-09-29 | 1997-11-05 | シャープ株式会社 | 映像表示装置 |
| JPH04207883A (ja) * | 1990-11-30 | 1992-07-29 | Fujitsu Ltd | クロック同期方式 |
| KR930010844B1 (ko) * | 1991-01-12 | 1993-11-12 | 삼성전자 주식회사 | 전자카메라의 비디오신호기록장치 |
| GB2265733A (en) * | 1992-03-26 | 1993-10-06 | Ibm | Buffering and computer display of video signals. |
| US5335074A (en) * | 1993-02-08 | 1994-08-02 | Panasonic Technologies, Inc. | Phase locked loop synchronizer for a resampling system having incompatible input and output sample rates |
| DE69520919T2 (de) * | 1994-09-28 | 2002-03-28 | Matsushita Electric Ind Co Ltd | Digitale Verabeitung geeignet für ein analoges vom Standard abweichendes Videosignal |
| US5523792A (en) * | 1994-12-19 | 1996-06-04 | Tektronix, Inc. | Composite video sub-pixel timing adjustments using digital resampling |
| DE19710270A1 (de) * | 1997-03-13 | 1998-09-17 | Thomson Brandt Gmbh | Verfahren und Vorrichtung zur Anordnung von digitalisierten Bildsignalen oder Daten in orthogonalen Zeilen und Spalten |
| JPH10336694A (ja) * | 1997-06-03 | 1998-12-18 | Brother Ind Ltd | 映像信号取込装置 |
| JP4875035B2 (ja) * | 2008-09-10 | 2012-02-15 | 株式会社東芝 | 映像記録再生装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5320169B2 (ja) * | 1972-04-24 | 1978-06-24 | ||
| GB1468465A (en) * | 1974-02-28 | 1977-03-30 | British Broadcasting Corp | Timing correction for electrical pulse signals |
| CA1018646A (en) * | 1974-03-16 | 1977-10-04 | John A. Coffey | Digital time base correctors for television equipment |
| CA1141022A (en) * | 1974-04-25 | 1983-02-08 | Maurice G. Lemoine | Time base compensator |
| US4109276A (en) * | 1976-03-19 | 1978-08-22 | Rca Corporation | Memory read/write organization for a television signal processor |
| GB1595772A (en) * | 1976-10-29 | 1981-08-19 | Ampex | Digital time base compensator for correcting timing errors in a stream of digital data |
| EP0012497B1 (en) * | 1978-09-29 | 1984-11-28 | The Marconi Company Limited | Apparatus and method using a memory for processing television picture signals and other information |
| US4468698A (en) * | 1982-07-21 | 1984-08-28 | General Electric Company | Line-locked digital fluorography system |
-
1987
- 1987-03-16 JP JP62061495A patent/JP2523601B2/ja not_active Expired - Lifetime
-
1988
- 1988-03-10 US US07/166,350 patent/US4853781A/en not_active Expired - Fee Related
- 1988-03-16 EP EP88302293A patent/EP0283263B1/en not_active Expired - Lifetime
- 1988-03-16 DE DE88302293T patent/DE3882256T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0283263A2 (en) | 1988-09-21 |
| US4853781A (en) | 1989-08-01 |
| DE3882256T2 (de) | 1994-02-10 |
| JPS63227184A (ja) | 1988-09-21 |
| EP0283263B1 (en) | 1993-07-14 |
| EP0283263A3 (en) | 1989-11-29 |
| DE3882256D1 (de) | 1993-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6236430B2 (ja) | ||
| JP2523601B2 (ja) | ビデオフオ−マツト信号処理方式 | |
| KR900001592B1 (ko) | 영상 재생장치 | |
| JPS6110379A (ja) | スキユ−歪除去装置 | |
| JP2757505B2 (ja) | 時間軸補正装置 | |
| JPH0239918B2 (ja) | ||
| JPH09182029A (ja) | ジッタ低減回路 | |
| JP2994520B2 (ja) | 時間軸補正装置 | |
| JP2708176B2 (ja) | 映像信号再生装置 | |
| JP3108727B2 (ja) | アドレス信号記録方法 | |
| JP3095853B2 (ja) | 時間軸補正装置 | |
| JPS62150985A (ja) | フイ−ドフオワ−ド形ｔｂｃ回路 | |
| JPS63272191A (ja) | 時間軸変動補正回路 | |
| JPH03177179A (ja) | タイムベースコレクタ | |
| JPH08172608A (ja) | 映像信号処理装置 | |
| JP2663484B2 (ja) | メモリ装置 | |
| JPS6199480A (ja) | 画像メモリ制御装置 | |
| JPH02294178A (ja) | 時間軸誤差補正装置 | |
| JPH0797848B2 (ja) | ディスク記録情報再生装置 | |
| JPH0453067A (ja) | 時間軸補正回路 | |
| JPS6379267A (ja) | 映像記録再生装置 | |
| JPH10234008A (ja) | ベロシティー・エラー補正回路 | |
| JPH11136641A (ja) | 映像信号再生装置 | |
| JPH01185086A (ja) | タイムベースコレクタ | |
| JPH0813121B2 (ja) | 時間軸誤差補正装置 |