JPS6199480A - 画像メモリ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、例えばブックを含んだビデオ信号の記憶に
適した画像メモリ制御装置に関する。

〔発明の技術的背景〕

ビデオテープレコーダにおける静止画再生は、磁気テー
プの走行を停止し、回転ヘッドにて同一トラックを何回
も走査することによって行われる。しかし、この方法で
は、磁気テープの同一部分が連続して何回も走査される
ため、磁気テープの耐久性が問題となる。したがって、
ビデオテープレコーダにおける静止画再生には時間制限
が設けられている。しかし、このように時間制限を設け
る方法では、コープの要求に答えることができない。こ
のため、近年、ビデオ信号をダイナミックＲＡＭやスタ
ティックＲＡＭなどで構成される画像メモリに記憶し、
この画像メモリに記憶されたビデオ信号を基に静止画再
生を行うことが考えられている。

第４図は例えばビデオテープレコーダにおいて、ビデオ
信号を画像メモリに書き込んだり、この画像メモリから
読み出す画像メモリ制御装置の構成を示す回路図である
。

図において、磁気テープ（図示せず）よシ再生されたア
ナログのビデオ信号Ｖムはアナロｂ伊ノタル変換器１１
にてデノタル化される。この際、アナログビデオ信号Ｖ
ムがＮＴＳＣ方式の信号であるならば、このアナログビ
デオ信号Ｖムはｎｆｓｃ（ｎは自然数、ｆａＣｄ色副搬
送波周波数）なる周波数をもつクロ、りＣＫ、です／プ
リングされる。そして、各サンプリング出力を８ビツト
で量子化することにより、ビデオ信号のデジタル化がな
される。このデジタルビデオ信号ＶＤは画像メモリのサ
イクルタイムに適合させるために、直列／並列変換器１
２にて並列ビット化される。このようにして得られた各
８ビツトの並列データは、画像メモリ及びそのアクセス
部から成る画像メモリ部１４に与えられ、画像メモリに
書き込まれる。

このようにして画像メモリに書き込まれたデジタルビデ
オ信号ＶＤは読み出し要求に応じて８ビツトごと並列に
読み出される。そして、並列／直列変換器１５にてｎ　
Ｊ’ａｃのレートに合わせて直列化される。この直列化
されたデジタルビデオ信号は、デジタル／アナログ変換
器１６にて周波数ｎｆｓｃのクロックＣＫ、を基準に逐
次アナログ化され、連続したアナログ信号に変換される
。

なお、第４図においては、折シ返しスペクトルや不要ス
ペクトルを除く各種フィルタ類を含むものであるが、こ
れについては説明は省略する。

〔背景技術の問題点〕

ところで、従来の画像メモリ制御装置においては、ビデ
オテープレコーダのビデオ信号のように、ジ、りを含む
ビデオ信号を扱う場合、次のような問題があった。

すなわち、画像メモＩＪ　Ｋおけるビデオ信号のλｊさ
込みタイミングは、一般には、入力ビデオ信号のノック
に追随して変動するようになっている。しかし、画像メ
モリのサイクルタイムは、特に、これがダイナミックＲ
ＡＭの場合は厳密に規定されている。このため、上記の
如くビデオ信号のジッタに応じて書き込みタイミングを
変動させる構成の場合、書き込み動作が不安定となるこ
とがある。

また、ビデオ信号のジッタに応じて書き込みタイミング
を変化させる構成の場合、ジッタに応じて書き込みタイ
ミングを変調する回路が必要で、しかもその回路規模が
大きいという問題がある。

このような問題を解決するために、ビデオ信号の書き込
みタイミングをビデオ信号と非同期化することが考えら
れる。しかし、このようにすると、ビデオテープレコー
ダにおいては、特殊再生時、トラックを横切った場所で
水平同期信号の位置を合わせることができないという問
題が生じてくる。

さらに、別々の画像を一画面中に区分して表示するなど
の機能を実現する場合にも、水平同期信号の位置を規定
しなければ、合成することができないという問題がある
。

〔発明の目的〕

この発明は上記の事情に対処すべくなされたもので、ビ
デオ信号の書き込みタイミングを水平同期信号と非同期
にしても、水平同期信号の位置を精度良く揃えたビデオ
信号の記憶が可能で、しかも、ビデオ信号の読み出し時
にあっては、各水平走査期間を書き込み時と同じ状態で
接続して読み出すことができる画像メモリ制御装置を提
供することを目的とする。

〔発明の概要〕

この発明は、画像メモリとして２次元メモリを用い、こ
の画像メモリにデジタルビデオ信号を書き込むためのデ
ータ書き込みアドレスの発生を上記ビデオ信号の水平同
期信号に従って制御するようにしたものである。この場
合、ｙ方向のデータ書き込みアドレスの更新は、水平走
査期間の有理数倍の間隔で行い、ビデオ信号の書き込み
時に、上記Ｘ方向のデータ書き込みアドレスの更新タイ
ミングを示す情報を同時に記憶しておき、ビデオ信号の
読み出し時は、このアドレス更新タイミング情報に従っ
てデータ読み出しアドレスの発生を制御するようＫした
ものである。

〔発明の実施例〕

以下、図面を参照してこの発明の実施例を詳細に説明す
る。

第１図は一実施例の構成を示すもので、特に、デジタル
化されたビデオ信号、を記憶する画像メモリと、この画
像メモリをアクセスする部分から成る画像メモリ部を示
す。ただし、アクセス部としては、データ書き込みアド
レス及ヒデータ読み出しアドレスを発生する部分だけを
示し、データ書き込みパルスやデータ読み出しパルスを
発生する部分等は示さない。

第１図において、画像メモリ２ノはＸ、７２方向でアド
レスをアクセスされる２次元メモリである。２２ｔｆｘ
方向のデータ書き込みアドレス及びデータ読み出しアド
レスを発生するセレクタである。このセレクタ２２は各
行のメモリセル２１１をＸ方向に１つずつＪ＠にアクセ
スする。２３はＸ方向のデータ書き込みアドレス及びデ
ータ読み出しアドレスを発生するカウンタである。この
カウンタ２３はメモリセル２ノｌをＸ方向に１行ずつ；
険にアクセスする。

画像メモリ２１は、実際は、ビデオ信号の各サンプリン
グデータの１ピット分のデータを記憶するものでアシ、
サンプリングデータが８ビ、トのデジタルデータであれ
ば、図示の画偉メそり２ノが８個設けられる。この場合
、アドレス発生用のセレクタ２２やカウンタ２３は、こ
れら８個のメモリ２１に共通に用いられる。しタカって
、セレクタ２２がＸ方向のアドレスを発生するための基
準となるクロックＣＫｌとしては、ビデオ信号のサンプ
リング周波ｕ　ｎ　ｆｓｃと同じ周波数を持てばよい。

各行のメモリセル２１ノの数は、ビデオ信号のノックに
よル最も大きく伸張した水平走査期間のサンプリングデ
ータを充分記憶できるような数に設定されている。

セレクタ２２がＸ方向のアドレスを発生するための基準
となるクロックＣＫＬは図示しないタイミング発生回路
から与えられる。

また、カウンタ２３がＸ方向のアドレスを発生するため
の基準となるパルスＣＵとしては、ビデオ信号の書き込
み時にあっては、このビデオ信号から分離された水平同
期パルスＨＤが使われる。この場合、カウンタ２３は水
平同期パルスＨＤが１個入力されるたびに、Ｘ方向のデ
ータ書き込みアドレスを１つずつ更新する。また、カウ
ンタ２３はＸ方向のデータ書き込みアドレスを１つ更新
するたびに、パルスＣＬＲをセレクｌ’２２に与え、こ
のセレクタ２２をクリアする。したがって、ビデオ信号
の書き込み時にあっては、Ｘ１Ｆ方向のデータ１．き込
みアドレスの発生は、水平同期パルスＨＤによって制御
され、しかも、Ｘ方向のデータ書き込みアドレスの更新
は、ｌ水平走査期間間隔でなされる。

したがって、ビデオ信号の書き込みタイミングをビデオ
信号と非同期にしても、水平同期パルスＨＤの位置を揃
えたビデオ信号の記憶が可能となる。

一方、データ読み出しアドレスの発生は、Ｘ方向のデー
タ書き込みアドレスの更新タイミングに従ってなされる
。すなわち、この実施例の画像メモリ制御装置において
は、詳細は後述するが、ビデオ信号の省き込み時に、カ
ウンタ２３によるＸ方向のデータ書き込みアドレスの更
新タイミングを示す情報を同時に記憶するようになって
いる。そして、ビデオ信号の読み出し時は、この更新タ
イミング情報に従って生成されたパルスがパルスＣＵと
してカウンタ２３に与えられ、ＸｌＸ方向のデータ読み
出しアドレスの発生を制御する。したがって、データ読
み出しアドレスの発生＃′ｉデータ書き込みアドレスの
発生と同じタイミングで制御されることになり、各水平
走査期間が省き込み時と同じように接続されたビデオ信
号を得ることができる。

なお、カウンタ２３をクリアするためのパルスＬＣＬＲ
は、ビデオ信号の書き込み時にあっては、このビデオ信
号から分離された垂直同期／−ルスが使われる。したが
って、画像メモＩ７２１　Ｋは、ｌフィール１分のビデ
オ信号が記憶されることになる。一方、ビデオ信号の読
み出し時にあって、上記更新タイミング情報に従って、
上記図示しないタイミング発生回路から与えられる。

ここで、データ書き込みアドレス及びデータ読み出しア
ドレスの発生を制御する構成を、第２図を使ってさらに
詳細に説明する。

図において、例えば、ビデオチープレコーグにあっては
、磁気テープ（図示せず）から再生されたアナログのビ
デオ信号Ｖムはアナログ／アノタル変換器２４１Ｃてサ
ンプリング及び量子化サレ、各サンプリングデータが８
ビツトのデジタル信号に変換される。このｒノタルビデ
オ信号ＶＤはコード変換器２５に与えられる。

スイッチ２６はビデオ信号から分離された水平同期パル
スＨＤのパルス列に従い、水平同期パルス期間はコード
発生器２７の出力を、それ以外の期間はコード変換器２
５の出力を書き込みデータとして画像メモリ部の画像メ
モリ２１に与える。

コード発生器２７は水平同期パルス期間の所定の位置で
、例えば”ｏｏｏｏｏｏｏｏ”なる８ビツトの特定コー
ドＣを出力する。コード変換器２５はビデオ信号のサン
プリングデータにこの特定コードと同じデータが存在し
ないようにするためＫＳ　”００００００００’なるサ
ンプリングデータを′″０００００００１’ＩＣ０００
００００１’ＩＣ変換ベルで１／２５６の誤差であるか
ら画像表示上問題はない。なお、アナログ／アノタル変
換器２４に対するアナログビデオ信号の入力レベルと範
囲を適宜設定することによシ、サンプリングデー夕に＠
ｏｏｏｏｏｏｏｏ”なるデータが生じないようにすれば
、コード変換器２５は特に必要ではない。

スイッチ２８はビデオ信号ＶＤの書き込み時Ｗは水平同
期・セルスＨＤを選択し、これを第１図に示すカウンタ
２３にパルスＣＵとして与える。

カウンタ２３はこの水平同期パルスＨＤの後縁エツゾの
タイミングでｙ方向のデータ書き込みアドレスを更新す
る。また、このタイミングでセレクタ２２がクリアされ
る。したがって、ビデオ信号ＶＤは画像メモリ２ノに対
して、第３図に示すように、各水平走査期間におげろ水
平同期パルスＨＤの後縁工、ノのすぐ後のサンプリング
データ以が各行の最初の列アドレスＸｏ＋７ｍ（ただし
、Ｏ≦ａ≦ｎ）に位置するように書亀込まれる。これＫ
よ）、水平同期／臂ルスＨＤの位置を精度良く合わせた
ビデオ信号ＶＤの書き込みがなされることになる。また
、各行において、ビデオ信号が記憶されている領域の終
端、言い換えれば、水平同期・そルスＨＤに対応する複
数の列アドレスの所定のアドレスには特定コードＣが魯
き込まれる。この特定コードＣが記憶される列アドレス
は一定ではなく、ビデオ信号Ｖｎのジッタに応じて変化
する。

このようにして、画像メモリ２ノに記憶されたデシタル
ビデオ信号ｖＤを読み出す場合のデータ読み出しアドレ
スの発生は、上記特定コードＣの読み出しタイミングに
従ってなされる。すなわち、この特定コードＣは各水平
同期パルス期間に挿入されるものでちるから、その読み
出しタイミングは、ビデオ信号ＶＤの書き込み時におけ
るｙ方向のデータ書き込みアドレスの更新タイミングを
示すことになる。したがって、この特定コードＣの読み
出しタイミングに従って、データ読み出しアドレスの発
生を制御すれば、画像メモＩＪ　２１１ｃ記憶されたビ
デオ信号ｖＤと同じようにして各水平走査期間が接続さ
れたビデオ信号ＶＤを得ることができる。

コード検出器２９はビデオ信号ＶＤの読み出し時ＲＫ、
画像メモリ２ノから読み出されたビデオ信号ＶＤから特
定コードＣを検出するための回路である。すなわち、画
像メモリ２１から読み出されたビデオ信号ＶＤはデノタ
ル／アナログ変換器３０にてアナログのビデオ信号ｖ人
に変換されるとともに１　コード検出器２９に与えられ
る。

コード検出器２９は久方信号ＶＤから特定コードＣを検
出し、その検出タイミングで所定の／４ルスを出力する
。スイッチ２８はビデオ信号ＶＤの読み出し時Ｒはコー
ド検出器２９の出力ｔ４ルスを選択し、カウンタ２３に
パルスｃＵとして与える＠これＫより、Ｘ方向のデータ
読み出しアｙｖスｕ特定コードＣの読み出しタイミング
に従って１つずつ更新され、また、このタイミングに従
ってセレクタ２２がクリアされる。したがって、画像メ
モリ２ノからは書き込み時と同じ接続状態のビデオ信号
ＶＤが得られる。

なお、各水平同期パルス期間における特定コードの挿入
数は１つで充分である。

また、画像メモリ２１から読み出されたビデオ信号ＶＤ
の特定コード挿入位置に対して、前置ホールドや補間に
よって修正を加えれば、完全な水平同期パルスＨＤを復
元できる。しかし、この特定コードＣの挿入位置は、水
平ブランキング期間に相当するので、実用上特に修正は
必要としない。

また、特定コードＣの挿入をメモリサイクルにおけるビ
デオ信号の書き込み及び読み出しタイミング以外のタイ
ミングで実行することにょ）、ビデオ信号を何ら欠くこ
となく、特定コードＣの挿入を行うことができる。

また、ビデオ信号の書き込み時に、各水平走査期間で色
副搬送波の連続性を確保するためには、サンプリングデ
ータの書き込みサンプル数の単位を色副搬送波の周期の
整数倍にすればよい。これは、ビデオ信号の読み出し時
においても同様で、また、記憶データを繰シ返し読み出
す場合のフィールドやフレームの接続点についても同様
である。この場合、フィールド期間やフレーム期間が色
副搬送波の周期の整数倍でないと、接続点で微少な時間
飛びが生じるわけであるが、整数倍に対する誤差が例え
ば色刷搬送波の数周期以下の程度なら、モニター装置の
ＡＦＣ効果もあシ、時間飛びは人間の検知限よシも小さ
く、何ら問題はない。

以上詳述したこの実施例によれば、デジタルビデオ信号
ＶＤの書き込み時、水平同期パルスＨＤととに４方向の
データ書き込みアドレスが更新され、かつＸ方向のデー
タ書き込みアドレスを発生するセレクタ２２がクリアさ
れるので、デジタルビデオ信号ＶＤの書き込みタイミン
グをビデオ信号ＶＤに同期させなくても、各水平同期、
？　Ａ／　スＨＤの位ｔを合わせたデジタルビデオ信号
ＶＤの記憶が可能である。したがって、例えばピクチャ
ーサーチ再生といったトラ、りを飛び飛びに走査する再
生のように１再生ビデオ信号にノ、りやスキューが生じ
た夛、水平同期パルスＨＤの位置合わせがなされていな
いトラックを順次走査して行くような再生であっても、
上記の如く、水平同期パルスＨＤの位置を合わせた記憶
が可能であるから、再生画像に水平同期パルスＨＤの位
置合わせがずれていることによって生じるス中ニー歪は
生じない。

また、ビデオ信号ＶＤの書き込み時、Ｘ方向のデータ書
き込みアドレスを更新するタイミンクを示す特定コード
Ｃを記憶し、ビデオ信号ＶＤの読み出し時、この特定コ
ードＣの検出出力に従ってデータ読み出しアドレスの発
生を制御する構成である。したがって、再生されたビデ
オ信号にジッタがあ、シ、各水平走査期間のサンプリン
グ数が異なっていても、書き込み時と全く同一のタイミ
ングで各水平走査期間を接続したデシタルビデオ信号Ｖ
Ｄを得ることができる。

また、この実施例においては、セレクタ２２の動作を充
分高速にできるので、第４図に示すような直列／並列変
換器１２や並列／直列変換器１６が不要となる。

また、Ｘ方向のデータ書き込みアドレスの発生タイミン
グを示す情報を特定コードＣＫＬ、これを水平同期パル
ス期間に挿入し、画像メモＩ７２１　Ｋ記憶するように
したので上記情報を専用に記憶するためのメモリが不要
となる利点がある。

なお、この発明は先の実施例に限定されるものではない
。

例えば、先の実施例では、水平同期パルスＨＤの後縁工
、ゾのタイミングでｙ方向のデータ書き込みアドレスを
更新する場合を説明したが、この水平同期パルスＨＤか
ら予め定めた一定時間遅れたタイミングで更新するよう
にしてもよい。この場合、更新タイミングを絵柄期間に
設定する場合は、特定コードＣの挿入によって絵柄成分
が欠落することＫなるが、これは上述したような方法で
修正可能である。また、上述したようにビデオ信号の書
き込み及び読み出しタイミング以外のタイミングで行え
ば、絵柄成分を何ら欠くことはない。

また、ビデオ信号の書き込み時におけるｙ方向のデータ
書き込みアドレスの更新タイミングを示す情報を記憶す
る構成としては、ビデオ信号に特定コードＣを挿入する
構成に限らず、例えば、各水平走査期間のサンプリング
数を計数し、その計数値を画イ象メモリ２１とは別のメ
モリに記憶しておき、読み出し時、この計数値忙従って
データ読み出しアドレスの発生を制御するようにしても
よい。

また、以上の説＃Ｊはｌ水平走査期間ごとＫ、ｙ方向の
データ書き込みアドレスを更新する場合を説明したが、
２水平走査期間などのように、１水平走査期間の整数倍
ごとに、上記アドレスを更新するようＫしてもよい。ま
た、整数倍に限らず、過水平走査期間などのように、分
数倍の間隔で更新するようＫしてもよい。この場合の分
数値は、例えばジ、りのない理想的な１水平走査期間を
基準にして決められる。但し、分数倍の間隔でアドレス
を更新する場合も、その更新動作は水平同期／４ルスＨ
Ｄに同期してなされることは勿論である。例えば、Ａ水
平走査期間ごとにアドレスを更新する場合を例にとれば
、各水平同期パルス）（Ｄのタイミングでアドレスを更
新することは勿論のこと、上記理想値に従って決定され
た橘水平走査問隔（固定値）経過したタイミングでもア
ドレスを更新するものである。以上から、この発明は、
水平同期パルスて同期してアドレスを更新するものであ
れば、その更新間隔は、１水平走査期間の有理数倍のど
のような値に違んでもよい。

また、画像メモリ２ノとしては、各行を従続接続してア
ドレスが連続に付された一般的なメモリを用いて、各行
の先頭アドレスを各特定アドレスに規定することにより
、実質的な２次元の画像メモリとして構成しても良い。

また、再生ビデオ信号Ｖムのドロ、デアウドによる水平
同期・２ルスＨＤの欠除に対しては、水平開ＭパルスＨ
ＤＫ同期した７ライホイル発振器を用いたり、あらかじ
め定めた最大水平同期期間を越えた場合に水平同期パル
スの欠除と判定して次の行のメモリに自動的に進めるな
どの方法を採用することができる。

また、この発明は、ＮＴＳＣ方式以外のビデオ信糸送波
信号を周波数多重したいわゆるコンポジット形式のビデ
オ信号の処理に限らず、これらの信号を各成分に分離し
た形態のビデオ信号、つま夛コンポーネント形式のビデ
オ信号の処理にも適用できることは勿論である。

また、この発明はフィールドメモリに限らず、ラインメ
モリやフレームメモリといった各種画像メモリの制御に
も適用可能である。

〔発明の効果〕

このようにこの発明によれば、ビデオ信号の書き込みタ
イミングを水平同期信号と非同期にしても、水平同期信
号の位置を精度良く揃えたビデオ信号の記憶が可能で、
しかも、ビデオ信号の読み出し時１ｃあっては、各水平
走査期間を書き込み時と同じ状態で接続して読み出すこ
とができる画像メモリ制御装置を提供することができる
。

【図面の簡単な説明】

ｉＨ１図はこの発明の一実施例の構成を示すもので、特
に画像メモリとそのアドレス発生部分の構成を示す回路
図、第２は一実施例の全体的な構成を示す回路図、第３
図は一実施例におけるアドレス発生動作を説明するため
の図、第４図は従来の画像メモリ制御装置を説明するた
めの図である。 ２ノ・・・画像メモ＋）、２１１・・・メモリセル、２
２・・・セレクタ、２３・・・カウンタ、２５・・・コ
ード変換器、２６．２８・・・スイッチ、２７・・・コ
ード発生器、２９・・・コード検出器。 田願人代理人　　弁理士　鈴　江　武　彦第１図 第２図

Claims (1)

1. 【特許請求の範囲】 デジタル化されたビデオ信号を記憶するための２次元の
   画像メモリと、 この画像メモリに上記ビデオ信号を書き込むためのデー
   タ書き込みアドレスを上記ビデオ信号の水平同期信号に
   同期させて発生するものであって、ｙ方向のデータ書き
   込みアドレスに関しては、水平走査期間の有理数倍の間
   隔で更新するデータ書き込みアドレス発生手段と、 上記画像メモリに対する上記ビデオ信号の書き込み時に
   、上記データ書き込みアドレス更新手段によるｙ方向の
   データ書き込みアドレスの更新タイミングを示す情報を
   記憶するアドレス更新タイミング情報記憶手段と、 上記画像メモリから該メモリに記憶されているビデオ信
   号を読み出すためのデータ読み出しアドレスを上記アド
   レス更新タイミング情報記憶手段に記憶されているアド
   レス更新タイミング情報に従って発生するデータ読み出
   しアドレス発生手段とを具備した画像メモリ制御装置。