JPH0542877B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は映像信号再生装置に関し、特にデイジ
タルビデオテープレコーダ（デイジタルVTR）
に適用して好適なものである。

〔従来の技術〕

デイジタルVTRにおいて映像信号を記録媒体
としての磁気テープに記録する際には、第６図に
示すようにその映像信号VDO（第６図Ａ）をサン
プリングして例えば８ビツトのデイジタルデータ
DD（第６図Ｂ）に変換し、そのサンプルデータ
DDをドロツプアウトに対処するためシヤフリン
グ等の分散処理を施して記録していた。

この際記録されるデイジタル映像信号は第６図
Ｃに示すようなデータ構成のものである。すなわ
ち、デイジタルデータDATAを所定数単位（例
えば90画素又は180画素分）毎にブロツク化し、
その先頭にブロツク同期信号SYNCを付加し、次
にデシヤフリング（データを元の配列順序に戻す
処理）するために用いるアドレス信号ADRを付
加していた。さらに伝送路において混入される誤
りを検出し、訂正するための誤り検出信号CRC
及び誤り訂正信号Ｐ，Ｑを付加して１つの同期ブ
ロツクSYNCBを形成していた。

この同期ブロツクSYNCBが例えば400個集合
されてトラツクブロツクTBが形成され、このト
ラツクブロツクTBがヘツドにより磁気テープ上
の１つのトラツクに記録される。

このようにしてテープに記録された映像信号
は、複数の再生モードで再生されてそれぞれの目
的に適合した再生出力映像信号を得るようになさ
れている。すなわちノーマル再生モードでは記録
された映像信号をノーマル速度で再生してフイー
ルドメモリに書込み、それを所定の周期で読出し
て記録映像信号に対して高い忠実度の画像を得
る。また高速サーチモードでは記録された映像信
号を高速度（例えば８倍速）で再生してノーマル
再生したい画像内容をもつ映像信号をサーチする
ため、画質は劣化しても良いからできるだけ短い
時間で変化する映像を得るようにする。

ところでノーマル再生をする場合には、ヘツド
が各トラツク上を走査することによつて各トラツ
クに記録されているトラツクブロツクTBの映像
データを過不足なくピツクアツプして忠実度の高
い映像信号を得る。

しかしながら、高速サーチモードにおいてはヘ
ツドは第７図に示す軌跡HTRのように複数のト
ラツクＴ１〜TNをまたがつて走査するため必要
とするデータをピツクアツプできなくなる場合が
ある。例えば、同期ブロツクSYNCB中のデータ
DATAが再生できたとしてもそのアドレス信号
ADRがピツクアツプできなければ画像を構成す
ることができない。そこで、高速サーチモードに
おいては１フイールドに相当する時間内で得られ
たデータ（このデータに対応する画面DES上の
画素RSHを第８図に斜線を付して示す）だけで
はなく、それに加えてそれ以前に得られたデータ
とで１フイールドの画像を構成していた。

また、誤り訂正信号Ｐ，Ｑはデイジタルデータ
DATA中１か所だけが誤つている場合に訂正で
きるものであり、２か所以上誤つている場合には
訂正できず、従つて従来はデイジタルデータ
DATAがピツクアツプされても２か所以上誤つ
ている場合にはその同期ブロツクSYNCBに含ま
れる全デイジタルデータDATAをフイールドメ
モリに記憶せず画像形成に用いないようにしてい
た。

〔発明が解決しようとする問題点〕

高速サーチモードにおいて上述のように画像を
形成すると、モニタ上の画素によつては何フイー
ルドもデータがピツクアツプされずに同一内容を
表示する場合があり、また、ピツクアツプされて
も誤りが混入しているため新しいデータが用いら
れずに何フイールドも同一内容を表示する場合が
ある。従つて、画像は古いデータによる画素と、
新しいデータによる画素とが不規則に混在して形
成され、鮮明さを欠いていた。特に、動画の場合
だとその動作を認識できない程度に不鮮明になる
おそれがあつた。

本発明は以上の点を考慮してなされたもので、
高速サーチモードにおいてサーチを行うに十分に
鮮明が画像を得ることができる映像信号再生装置
を提供しようとするものである。

〔問題点を解決するための手段〕

かかる目的を達成するために本発明においては
連続する画像間及び隣合う画素間の相関性が大き
いことに着目し、高速サーチモードにおいてはフ
イールドメモリ１３に書込まれている格納映像信
号が正しくかつ新しい場合以外の場合には、その
代わりに周囲の正しくかつ新しい格納映像を出力
させるようにする。

そこで、フイールドメモリ１３に記憶されてい
る格納映像信号の正誤を表すエラーフラグを記憶
するエラーフラグメモリ２０、及び格納映像信号
の新旧を表すニューオールドフラグを記憶するニ
ューオールドフラグメモリ３０を設け、さらに、
映像信号を出力すべき画素（以下、着目画素とい
う）を含めその周囲画素ａ〜ｉのエラーフラグ
Ea〜Eiを抽出するエラーフラグ抽出回路６０及
び周囲画素ａ〜ｉのニューオールドフラグNOa
〜NOiを抽出するニューオールドフラグ抽出回路
８０を設けた。

さらにまた、抽出されたエラーフラグEa〜Ei
及びニューオールドフラグNOa〜NOiに基づき
着目画素ｅの格納映像信号Seが正しくかつ新し
い場合にはその格納映像信号をモニタ９に出力さ
せ、その着目画素ｅの格納映像信号Seがそれ以
外の場合には格納映像信号が正しくかつ新しい周
囲画素のその格納映像信号をモニタ９に出力させ
る修整回路９０を設けた。

〔作用〕

エラーフラグメモリ２０が記憶しているエラー
フラグメモリからエラーフラグ抽出回路６０が着
目画素ｅの近傍の画素ａ〜ｉのエラーフラグEa
〜Eiを抽出し、またニューオールドフラグメモリ
３０が記憶しているニューオールドフラグからニ
ューオールドフラグ抽出回路８０がそれら画素ａ
〜ｉのニューオールドフラグNOa〜NOiを抽出
し、その抽出されたフラグEa〜Ei及びNOa〜
NOiに基づき修正回路９０が正しくかつ新しいと
いう基準で着目画素ｅの映像信号として出力すべ
き格納映像信号を決定してその映像信号をモニタ
９に送出させ、サーチを行うに十分に鮮明な画像
を得るようにする。

〔実施例〕

以下、本発明による映像信号再生装置の一実施
例を図面について詳述する。

第２図はデイジタルVTRの再生系を示すもの
で、テープ１からヘツド２が再生した信号Ｓ２は
再生回路３に与えられる。再生回路３は再生出力
信号Ｓ２を増幅し、波形整形し、ジツタによる影
響を除去するため時間軸補正を行つたのち、デー
タブロツク検出回路４に与える。データブロツク
検出回路４は連続する再生出力信号から同期信号
SYNC（第６図Ｃ）を検出し、同期ブロツク
SYNCB毎に区分する。その後、アドレスデコー
ダ５で各同期ブロツクSYNCB毎にアドレス
ADRを復号し、次いで、訂正回路６で誤り検出
信号CRCで誤りを検出すると共に、誤り訂正信
号Ｐ，Ｑに基づき訂正できる誤りを訂正してデイ
ジタル映像信号DVIDを映像信号出力回路７に与
える。この際、訂正回路６はデイジタル映像信号
DVIDが誤りか否かを示すエラーフラグERRを映
像信号出力回路７に与える。

映像信号出力回路７は第１図に示す詳細構成を
有し、モニタ上の画素に応ずる映像信号を逐次デ
イジタル−アナログ変換回路８を介してモニタ９
に与え、画像を再現する。

映像信号出力回路７において、映像信号記憶回
路１０がデイジタル映像信号DVIDを記憶する。
映像信号記憶回路１０は直列の映像信号DVIDを
処理時間を短縮するために並列に変換する直列−
並列変換回路１１と、その並列映像信号をラツチ
回路１２を介して受け格納するフイールドメモリ
１３と、そのフイールドメモリ１３の出力をラツ
チ回路１４を介して受け直列に変換して出力する
並列−直列変換回路１５とからなる。

フイールドメモリ１３は映像信号の１フイール
ド分を格納できる容量をもち、読出書込制御信号
WE１が論理「０」のときアドレス信号SADが示
すアドレスにラツチ回路１２にラツチされている
映像信号を書込み、読出書込制御信号１が論
理「１」のときアドレス信号SADが示すアドレ
スの内容をラツチ回路１４に読出す。ここで読出
クロツク及び書込クロツクは無関係に与えられ
る。

フイールドメモリ１３の書込み時のアドレスは
同期ブロツクSYNCBから分離したアドレス信号
ADR（第６図Ｃ）の内容に応じて定まり、読出し
時のアドレスはアドレス番号順に変化する。従つ
て、フイールドメモリ１３からはデシヤフリング
された映像信号が送出される。

フイールドメモリ１３に映像信号DVIDが書込
まれる際、映像信号出力回路７のエラーフラグメ
モリ２０にエラーフラグERRが書込まれる。エ
ラーフラグメモリ２０はエラーフラグERRの１
フイールド分を格納できる容量をもち、フイール
ドメモリ１３と同一の読出書込制御信号１及
びアドレス信号SADが与えられる。従つて、映
像信号DVIDが書込まれたアドレスと同一のアド
レスに同時にエラーフラグERRが書込まれ、記
憶されている格納映像信号が読出されたアドレス
と同一のアドレスからエラーフラグが同時に読出
される。ここで、エラーフラグERRは１ビツト
でなり、訂正回路６が誤りを検出したが訂正でき
ない場合にその同期ブロツクSYNCB（第６図Ｂ）
に含まれる全デイジタル映像信号（90又は180画
素分）に対して誤りを示す論理「０」に立下げら
れるものである。

従来では誤りを検出したが訂正できない場合に
はフイールドメモリ１３にその映像信号を書込ま
ないのでエラーフラグを立てるまでもないが、第
１図の場合には訂正できなくともその映像信号を
フイールドメモリ１３に書込むので、他の正しい
映像信号と区別するためエラーフラグを立ててい
る。

また、映像信号出力回路７においてはフイール
ドメモリ１３に記憶されている格納映像信号が新
しいのか又は古いのかを示す１ビツトのニューオ
ールドフラグを立てるニューオールドフラグメモ
リ３０が設けられている。

ニューオールドフラグメモリ３０はフイールド
メモリ１３の読出書込制御信号１をデータ入
力として受け、また、フイールドメモリ１３と同
一のアドレス信号SADをアドレス信号として受
け、さらに読出書込制御信号２を受ける。こ
こで、読出書込制御信号２は読出書込制御信
号１が書込みを示す論理「０」に立下つてい
る間論理「０」に立下つているものであり、読出
書込制御信号１が読出しを示す論理「１」に
立上ると論理「１」に立上つて読出し、その後直
ちに論理「０」に立下つて書込みを可能ならしめ
るようにする。

従つて、ニューオールドフラグメモリ３０はフ
イールドメモリ１３の所定アドレスに映像信号が
書込まれたとき、自己のアドレスに読出書込制御
信号１の状態を示す論理「０」を書込む。こ
れに対してフイールドメモリ１３の所定アドレス
から格納映像信号が読出されたとき先ず自己のそ
のアドレス内容を読出し、その後直ちに読出書込
制御信号１の状態を示す論理「１」を書込
む。すなわち、ニューオールドフラグメモリ３０
は、フイールドメモリ１３に、１フイールド相当
時間前から現時点までの間に書込まれた映像信号
を新しいとして対応するアドレスにフラグ「０」
を立て、それ以前に書込まれた映像信号を古い信
号として対応するアドレスにフラグ「１」を立て
ている。

映像信号出力回路７はまた、着目画素を中心と
して縦横３列ずつ計９個の画素に対応するフイー
ルドメモリ１３に記憶されている格納映像信号を
抽出する映像信号抽出回路４０を有する。

映像信号抽出回路４０においては映像信号記憶
回路１０から与えられる格納映像信号を1Hメモ
リ４１，４２，４３が記憶する。1Hメモリ４１，
４２，４３はそれぞれ１水平走査ライン分の映像
信号を記憶できる容量をもち、着目画素を含む水
平走査ライン、例えば第３図に示すラインＮと、
その前後の水平走査ラインＮ−１，Ｎ＋１の格納
映像信号をそれぞれ記憶する。

1Hメモリ４１が水平走査ラインＮ−１の格納
映像信号を記憶し、1Hメモリ４２が水平走査ラ
インＮの格納映像信号を記憶し、1Hメモリ４３
が水平走査ラインＮ＋１の格納映像信号を記憶し
ている場合に、走査が進み着目画素を含む水平走
査ラインがラインＮからラインＮ＋１に移ると、
今まで１番古い格納映像信号を記憶していた1H
メモリ４１が制御信号CONT1を受けて次の水平
走査ラインＮ＋２の格納映像信号を記憶する。さ
らに走査が進み着目画素を含む水平走査ラインが
ラインＮ＋２に移ると、1Hメモリ４２が次の水
平走査ラインＮ＋３の格納映像信号を記憶する。
以下、同様にして連続する３水平走査ラインの格
納映像信号が記憶される。

1Hメモリ４１，４２，４３に記憶された格納
映像信号は切換用のレジスタ４４，４５，４６を
介して出力される。切換用レジスタ４４，４５，
４６は制御信号CONT2を受け、常に走査中の水
平走査ライン（着目画素を含む走査ラインをい
う）の格納映像信号を信号ラインＬ２に送出し、
１つ前の水平走査ラインの格納映像信号を信号ラ
インＬ１に送出し、１つ後の水平走査ラインの格
納映像信号を信号ラインＬ３に送出するようにな
されている。例えば走査中の水平走査ラインをＮ
（第３図）とすると、水平走査ラインＮ−１の格
納映像信号が信号ラインＬ１に与えられ、水平走
査ラインＮの格納映像信号が信号ラインＬ２に与
えられ、水平走査ラインＮ＋１の格納映像信号が
信号ラインＬ３に与えられる。走査中の水平走査
ラインがラインＮ＋１に移行すると、今度は水平
走査ラインＮの格納映像信号が信号ラインＬ１に
与えられ、水平走査ラインＮ＋１の格納映像信号
が信号ラインＬ２に与えられ、水平走査ラインＮ
＋２の格納映像信号が信号ラインＬ３に与えられ
る。

ここで、切換用レジスタ４４，４５，４６は制
御信号CONT2を受け、モニタ上の走査に同期し
て格納映像信号を送出する。

信号ラインＬ２には直列に接続された３個の８
ビツトシフトレジスタ４７，４８，４９が接続さ
れている。シフトレジスタ４７，４８，４９は切
換用レジスタ４４，４５，４６を介して与えられ
る格納映像信号を１画素分ずつシフトして行くも
のであり、各シフトレジスタ４７，４８，４９の
出力Sf，Se，Sdは走査中の水平走査ラインの連
続する３つの画素、例えば第４図に示す画素ｆ，
ｅ，ｄの格納映像信号となる。ここでシフトレジ
スタ４８の出力Seが着目画素ｅの格納映像信号
となるようにシフトのタイミングが制御される。

同様に、信号ラインＬ１にも直列に接続された
３個の８ビツトシフトレジスタ５０，５１，５２
が接続されている。これらシフトレジスタ５０，
５１，５２からは走査中の水平走査ラインＮの１
つ前の水平走査ラインＮ−１の連続する３個の画
素ｃ，ｂ，ａの格納映像信号Sc，Sb、Saが出力
される。この出力信号に係る３つの画素ａ，ｂ，
ｃは第３図に示すように画素ｄ，ｅ，ｆと横方向
の位置が同一になるように制御される。

同様にして、信号ラインＬ３に直列に接続され
た８ビツトシフトレジスタ５３，５４，５５から
走査中の水平走査ラインＮの次の水平走査ライン
Ｎ＋１の３つの画素ｉ，ｈ，ｇの格納映像信号
Si，Sh，Sgが送出される。

このようにして、着目画素ｅを中心として縦横
に３列ずつの計９個の画素の格納映像信号Sa〜
Siが抽出され、修整回路９０に与えられる。

これら９個の格納映像信号Sa〜Siに対するエ
ラーフラグEa〜Ei及びニューオールドフラグ
NOa〜NOiをそれぞれ抽出するためにエラーフ
ラグ抽出回路６０及びニューオールドフラグ抽出
回路８０が設けられている。

エラーフラグ抽出回路６０はエラーフラグメモ
リ２０からエラーフラグを入力し、９個のエラー
フラグEa〜Eiを抽出するものである。従つて、
映像信号記憶回路１０から格納映像信号を入力
し、９個の格納映像信号Ss〜Siを抽出する映像信
号抽出回路４０と同様な機能をもつ。そこで、エ
ラーフラグ抽出回路６０は映像信号抽出回路４０
と同様に、３個の1Hメモリ６１，６２，６３と、
３個の切換用レジスタ６４，６５，６６と、９個
のシフトレジスタ６７〜７５とでなる。なお、エ
ラーフラグは１ビツトでなるのでこれらは１ビツ
ト用のものである。

ニューオールドフラグ抽出回路８０はニューオ
ールドフラグメモリ３０からニューオールドフラ
グを入力し、９個のニューオールドフラグNOa
〜NOiを抽出するものであり、構成はエラーフラ
グ抽出回路６０と同一である。そこで第１図にお
いてはその具体的構成の図示説明を省略する。

エラーフラグEa〜Ei及びニューオールドフラ
グNOa〜NOiは修整回路９０の選択指令回路９
１に与えられる。選択指令回路９１はエラーフラ
グEa〜Ei及びニューオールドフラグNOa〜NOi
に基づき着目画素ｅの映像信号としてどの画素の
格納映像信号を出力させるかを判別して指令信号
を映像信号選択回路９２に与える。

映像信号選択回路９２は映像信号抽出回路４０
から９個の格納映像信号Sa〜Siが与えられてお
り、選択指令回路９１からの指令信号が指示する
格納映像信号を選択してデイジタル−アナログ変
換回路８（第２図）に与える。

選択指令回路９１は原則として正しくかつ新し
い格納映像信号を着目画素ｅの映像信号として出
力させるような指令を送出する。例えば、フイー
ルドメモリ１３に記憶されている９個の格納映像
信号Sa〜Siに対するエラーフラグEa〜Eiが第４
図Ａに示すようにフラグEa，Eh，Eiについて論
理「０」に立下つていて、かつニューオールドフ
ラグNOa〜NOiが第４図Ｂに示すようにフラグ
NOb，NOe，NOgについて論理「０」に立下つ
ている場合には、着目画素ｅの格納映像信号Se
が正しくかつ新しいので選択指令回路９１はその
映像信号Seを映像信号選択回路９２から出力さ
せるような指令信号を送出する。

これに対して、エラーフラグEa〜Eiが第５図
Ａに示すようにフラグEa，Eh，Eiについて論理
「０」に立下つていて、かつニューオールドフラ
グNOa〜NOiが第５図Ｂに示すようにフラグ
NOb，NOg，NOhについて論理「０」に立下つ
ている場合には、着目画素ｅの格納映像信号Se
は正しいが古いので、選択指令回路９１は正しく
かつ新しい格納映像信号に対応する画素の格納映
像信号（この場合においては、画素ｂ又は画素ｇ
の格納映像信号Sb又はSg）を着目画素ｅの映像
信号として映像信号選択回路９２から出力させる
ような指令信号を送出する。

同様に、着目画素ｅの格納映像信号Seが新し
いが誤つている場合、古くかつ誤つている場合に
も選択指令回路９１は周囲画素ａ〜ｄ，ｆ〜ｉの
新しくかつ正しい格納映像信号を出力させるよう
な指令信号を送出する。

ここで、着目画素ｅの周囲に正しくかつ新しい
格納映像信号が格納されている画素が多くある場
合には選択指令回路９１は例えば画素ｄ，ｆ，
ｂ，ｈ，ａ，ｃ，ｇ，ｉの順序で選択するように
する。このようにするのは、横方向に画素間の相
関性が一番強く、次に縦方向に相関性があり、縦
方向の相関性が次に続くことに基づく。

９個の格納映像信号Sa〜Siのうち１つとして
正しくかつ新しいものがない場合には、例えば着
目画素ｅの格納映像信号Seをそのまま出力させ
るようにする。エラーフラグについて考えてみる
と、誤りを示す論理「０」をとるのは１つの同期
ブロツクSYNCB（第６図Ｃ）について２か所又
はそれ以上誤つている場合であるが１同期ブロツ
クSYNCBに含まれている90又は180画素分の映
像信号のうち真に誤つているのは２画素又は３画
素程度の映像信号についてであり、従つてエラー
フラグが誤りを示していても格納映像信号が正し
い確率の方が高い（２画素誤つている場合につい
て確率で示すと88/90又は178/180程度は正しい）。
そこで、着目画素ｅの格納映像信号Seをそのま
ま出力させても問題となることは少ない。

第１図及び第２図の構成において、高速サーチ
モードが選択されヘツド２によりテープ１から映
像信号がピツクアツプされると、その映像信号は
時間軸補正や誤り訂正がなされた後再生されたア
ドレス信号に基づきフイールドメモリ１３に書込
まれる。

これと同時に、エラーフラグメモリ２０に訂正
回路６からエラーフラグERRが与えられ、フイ
ールドメモリ１３に書込まれた映像信号DVIDが
正しいか否かを示すエラーフラグERRを記憶し、
また、ニューオールドフラグメモリ３０に映像信
号DVIDを書込んだことを示すフラグを立て（論
理「０」に立下げる）その映像信号DVIDが新し
いことを記憶する。

格納映像信号は書込みとは無関係にアドレス番
号順でフイールドメモリ１３から読出される。こ
のときエラーフラグメモリ２０からは対応するエ
ラーフラグが読出されてエラーフラグ抽出回路６
０に与えられ、またニューオールドフラグメモリ
３０からは対応するニューオールドフラグが読出
されてニューオールドフラグ抽出回路８０に与え
られ、その後直ちにニューオールドフラグを映像
信号が読出されたことを示す論理「１に立上げ
る。

読出された格納映像信号はラツチ回路１４、並
列−直列変換回路１５を介して映像信号抽出回路
４０に与えられ、着目画素ｅを中心とする縦横３
列ずつ計９個の画素ａ〜ｉの格納映像信号Sa〜
Siが抽出されて修整回路９０に与えられる。

また、これと同期して格納映像信号Sa〜Siに
対応するエラーフラグEa〜Eiがエラーフラグ抽
出回路６０において抽出され、ニューオールドフ
ラグNOa〜NOiがニューオールドフラグ抽出回
路８０において抽出されてそれぞれ修整回路９０
に与えられる。

修正回路９０においては、先ず、選択指令回路
９１がエラーフラグEa〜Ei及びニューオールド
フラグNOa〜NOiに基づき、どの格納映像信号
Sa〜Siを着目画素ｅの映像信号にするかを決定
して指令信号を映像信号選択回路９２に与える。
映像信号選択回路９２はその指令に基づき格納映
像信号Sa〜Siから所望の映像信号を選択してデ
イジタル−アナログ変換回路８に与える。

その映像信号はデイジタル−アナログ変換回路
８でアナログ映像信号に変換された後モニタ９に
与えられて表示される。このような動作をモニタ
９の走査に応じて順次各画素について行ない画像
を得る。

以上のように、第１図の装置によれば、高速サ
ーチモードのとき着目画素ｅについてフイールド
メモリ１３に新しくかつ正しい映像信号が格納さ
れている場合にはその映像信号がモニタに出力す
ると共に、古い映像信号や誤つている映像信号が
格納されている場合には新しくかつ正しい映像信
号を格納する周囲画素の映像信号を着目画素ｅの
映像信号として出力するようにしたので高速サー
チ画像として必要十分に鮮明な画像を得ることが
できる。

なお、第１図の実施例によれば、修整するため
の映像信号を縦横３×３の画素より得るようにし
ているが、これに限らず修整用の画素範囲を拡大
又は縮小しても良い。例えば、横方向の相関性が
大きいことを考慮して縦横３×５のようにしても
良い。また、第１図の実施例においては映像信号
抽出回路３０を設け、予め９個の格納映像信号
Sa〜Siを抽出して修整回路９０に与え、そこで
選択してモニタ９に送出する構成を示したが、修
整回路９０がエラーフラグEa〜Ei及びニューオ
ールドフラグNOa〜NOiに基づき出力すべき格
納映像信号を定めた場合にフイールドメモリ１３
の読出アドレスを制御して映像信号記憶回路１０
から直接モニタ９に格納映像信号を送出させるよ
うにしても良い。

なおまた、第１図においてはフイールドメモリ
を１個しか示していないがデイジタルVTRとし
てはフイールドメモリは２個以上必要である。本
発明は高速サーチモードに特徴を有するのでフイ
ールドメモリを１個のみ示した。高速サーチモー
ド時に１個のフイールドメモリを用いて画像を得
るようにする構成については特願昭59−082684号
に開示のものを適用し得る。

〔発明の効果〕

以上のように、本発明によれば、高速サーチモ
ードにおいてフイールドメモリに格納されている
映像信号が新しいか否かを表すフラグを立て、ま
たその映像信号が正しいか誤りかを表すフラグを
立て、新しくかつ正しい場合にその映像信号をそ
のまま出力させると共に、他の場合は周囲の新し
くかつ正しい映像信号で修整するようしたのでサ
ーチの目的を必要十分に達成することができる鮮
明な画像を得ることができる。

【図面の簡単な説明】

第１図は本発明による映像信号再生装置の一実
施例を示すブロツク図、第２図は映像信号再生装
置の全体構成を示すブロツク図、第３図は格納映
像信号、エラーフラグ、ニューオールドフラグを
抽出する画素の説明に供する略線図、第４図及び
第５図はエラーフラグ及びニューオールドフラグ
の一例を示す略線図、第６図は記録映像信号の構
成を示す略線図、第７図は高速サーチモードにお
けるヘツド軌跡と記録トラツクの位置関係を示す
略線図、第８図は高速サーチモードで得られるデ
ータ量の説明に供する略線図である。 １……磁気テープ、２……ヘツド、９……モニ
タ、１３……フイールドメモリ、２０……エラー
フラグメモリ、３０……ニューオールドフラグメ
モリ、６０……エラーフラグ抽出回路、８０……
ニューオールドフラグ抽出回路、９０……修整回
路、Sa〜Si……格納映像信号、Ea〜Ei……エラ
ーフラグ、NOa〜NOi……ニューオールドフラ
グ。

Claims (1)

【特許請求の範囲】
1. １ 記録媒体上に順次斜めに形成された記録トラ
   ツクから映像信号を読出してフイールドメモリに
   書込むと共に、所定の周期で読出してフイールド
   映像信号を得るようになされた映像信号再生装置
   において、高速サーチモード時に、上記フイール
   ドメモリに格納された格納映像信号の正誤を表す
   エラーフラグを記憶するエラーフラグメモリと、
   上記格納映像信号の新旧を表するニューオールド
   フラグを記憶するニューオールドフラグメモリ
   と、着目画素を中心とする周囲画素の上記格納映
   像信号及び上記着目画素の上記格納映像信号に対
   応する上記エラーフラグを抽出するエラーフラグ
   抽出回路と、上記着目画素及び上記周囲画素の上
   記格納映像信号に対応する上記ニューオールドフ
   ラグを抽出するニューオールドフラグ抽出回路
   と、抽出された上記エラーフラグ及び上記ニュー
   オールドフラグに基づき上記着目画素の上記格納
   映像信号が正しくかつ新しい場合にはその格納映
   像信号をモニタに出力させ、上記着目画素の上記
   格納映像信号が誤つている場合及び又は古い場合
   には正しくかつ新しい上記格納映像信号が格納さ
   れる上記周囲画素のその格納映像信号を上記モニ
   タに出力させる修整回路とを具えたことを特徴と
   する映像信号再生装置。