JPH0542876B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は映像信号再生装置に関し、特にデイジ
タルビデオテープレコーダ（デイジタルVTR）
に適用して好適なものである。

〔従来の技術〕

デイジタルVTRにおいて映像信号を記録媒体
としての磁気テープに記録する際には、第６図に
示すようにその映像信号VDO（第６図Ａ）をサン
プリングし量子化して例えば８ビツトのデイジタ
ルデータDD（第６図Ｂ）に変換し、そのサンプ
ルデータDDをドロツプアウトによる弊害を防止
するためにシヤフリング等の分散処理を施して記
録していた。

この際記録されるデイジタル映像信号は第６図
Ｃに示すようなデータ構成のものである。すなわ
ち、デイジタルデータDATAを所定数単位（例
えば90画素分）毎にブロツク化し、その先頭にブ
ロツク同期信号SYNCを付加し、次にデシヤフリ
ング（データを元の配列順序に戻す処理）を考慮
してアドレス信号ADRを付加していた。さらに
伝送路において混入される誤りを検出し、訂正す
るための誤り検出信号CRC及び誤り訂正信号Ｐ，
Ｑを付加して１つの同期ブロツクSYNCBを形成
していた。

この同期ブロツクSYNCBが例えば400個集合
されてトラツクブロツクTBが形成され、このト
ラツクブロツクTBがヘツドにより磁気テープ上
の１つのトラツクに記録される。

このようにしてテープに記録された映像信号
は、複数の再生モードで再生されてそれぞれの目
的に適合した再生出力映像信号を得るようになさ
れている。すなわちノーマル再生モードでは記録
された映像信号をノーマル速度で再生してフイー
ルドメモリに書込み、それを所定の周期で読出し
て記録映像信号に対して高い忠実度の画像を得
る。また高速サーチモードでは記録された映像信
号を高速度（例えば８倍速）で再生してノーマル
再生したい画像内容をもつ映像信号をサーチする
ため、画質は劣化しても良いからできるだけ短い
時間で変化する映像を得るようにする。

ところでノーマル再生をする場合には、ヘツド
が各トラツク上を走査することによつて各トラツ
クに記録されているトラツクブロツクTBの映像
データを過不足なくピツクアツプして忠実度の高
い映像信号を得る。

しかしながら、高速サーチモードにおいてはヘ
ツドは第７図に示す軌跡HTRのように複数のト
ラツクＴ１〜TNをまたがつて走査するため必要
とするデータをピツクアツプできなくなる場合が
ある。例えば、同期ブロツクSYNCB中のデータ
DATAが再生できたとしてもそのアドレス信号
ADRがピツクアツプできなければ画像を構成す
ることができない。そこで、高速サーチモードに
おいては１フイールドに相当する時間内で得られ
たデータ（第８図に示す斜線部分RSHは得られ
たデータの画面DES上の画素を表す）だけでな
く、それに加えてそれ以前に得られたデータとで
１フイールドの画像を構成していた。

〔発明が解決しようとする問題点〕

高速サーチモードにおいてこのように画像を構
成すると、シヤフリング等の分散処理を行つてい
るためモニタ上の画素によつては古くから更新さ
れずに同一内容を表示する場合がある。従つて、
画像を古いデータによる画素と新しいデータによ
る画素とが不規則に混在して形成され見苦しくな
る。特に、動画の場合だとその動作を認識させる
ことができないおそれもあつた。

本発明はかかる点を考慮してなされたもので高
速サーチモードにおいてサーチを行うに十分に鮮
明な画像を得ることができる映像信号再生装置を
提供しようとするものである。

〔問題点を解決するための手段〕

かかる目的を達成するために本発明においては
連続する画像間及び隣合う画素間の相関性が大き
いことに着目し、高速サーチモードにおいてはフ
イールドメモリ１３に書込まれている格納映像信
号が古い場合には、その代わりに周囲の新しい格
納映像信号を出力させるようにする。

そこで、フイールドメモリ１３に記憶されてい
る格納映像信号の新旧を表すニユーオールドフラ
グを記憶するデータ履歴記憶回路２０を設け、さ
らに、映像信号を出力すべき画素（以下、着目画
素という）ｅを含めその周囲画素ａ〜ｉのニユー
オールドフラグを抽出する修整領域フラグ抽出回
路５０を設けた。

さらにまた、抽出されたニユーオールドフラグ
Fa〜Fiに基づき着目画素ｅの格納映像信号が新
しい場合にはその格納映像信号Seをモニタ９に
出力させ、その着目画素ｅの格納映像信号が古い
場合には格納映像信号が新しい周囲画素のその格
納映像信号をモニタ９に出力させる修整回路７０
を設けた。

また、サーチ速度が高速になればなるほどテー
プから採取できるデータ量が減少するので、その
場合でもモニタ９上に画像を得ることができるよ
うに新旧の基準を異にする複数のニユーオールド
フラグメモリ２１，２２，２３でデータ履歴記憶
回路２０を構成し、サーチ速度SSPに応じたニユ
ーオールドフラグを修整領域フラグ抽出回路５０
に与えるようにした。

〔作用〕

データ履歴記憶回路２０が記憶しているニユー
オールドフラグから修整領域フラグ抽出回路５０
が着目画素ｅの近傍の画素ａ〜ｉのニユーオール
ドフラグFa〜Fiを抽出し、その抽出したニユー
オールドフラグFa〜Fiに基づき修整回路７０が
着目画素ｅの映像信号として出力すべき格納映像
信号を決定してその映像信号をモニタ９に送出さ
せ、サーチを行うに十分に鮮明な画像を得るよう
にする。

この際、サーチ速度SSPが速い場合に早い時期
にフイールドメモリ１３に書込まれた格納映像信
号をも修整に用いるようにする。

〔実施例〕 以下、本発明による映像信号再生装置の一実施
例を図面について詳述する。

第２図はデイジタルVTRの再生系を示すもの
で、テープ１からヘツド２が再生した信号Ｓ２は
再生回路３に与えられる。再生回路３は再生出力
信号Ｓ２を増幅し、波形整形し、ジツタによる影
響を除去するため時間軸補正を行つたのち、デー
タブロツク検出回路４に与える。データブロツク
検出回路４は連続する再生出力信号から同期信号
SYNC（第６図Ｃ）を検出し、同期ブロツク
SYNCB毎に区分する。その後、アドレスデコー
ダ５で各同期ブロツクSYNCB毎にアドレス
ADRを復号し、次いで、訂正回路６で誤り検出
信号CRC、誤り訂正信号Ｐ，Ｑを用いてデータ
の誤りを検出訂正して映像信号出力回路７に与え
る。

映像信号出力回路７は第１図に示す詳細構成を
有し、誤り訂正後のデータを基にモニタ上の画素
に応ずる映像信号を逐次出力し、その映像信号は
デイジタルアナログ変換回路８を介してモニタ９
に送出されて画像を得る。

映像信号出力回路７は、訂正後の再生映像信号
を入力して所定アドレスに記憶し、アドレス番号
順に読出してデシヤフリングされた映像信号を送
出する映像信号記憶回路１０と、映像信号記憶回
路１０に格納されている格納映像信号が新しいの
か又は古いのかを示すニユーオールドフラグを記
憶するデータ履歴記憶回路２０とを有する。

また、映像信号記憶回路１０からの格納映像信
号を入力し第４図に示す画面DES上の着目画素
ｅを中心として縦横それぞれ３列ずつの計９個の
画素ａ〜ｉに応ずる格納映像信号Sa〜Siを送出
する修整領域映像信号抽出回路３０と、データ履
歴記憶回路２０からのニユーオールドフラグを受
け、それら９個の画素ａ〜ｅの映像信号Sa〜Si
の新旧を示すニユーオールドフラグFa〜Fiを抽
出する修整領域フラグ抽出回路５０と、修整領域
映像信号抽出回路３０及び修整領域フラグ抽出回
路５０からの信号をそれぞれ入力し着目画素ｅの
格納映像信号Seが新しい場合にその映像信号を
出力させると共に、古い場合に周囲画素の格納映
像信号を選択して出力させる修整回路７０とを有
する。

これに加えて、映像信号出力回路７は高速サー
チモードのサーチ速度に応じて格納映像信号の新
旧の基準を切換える切換回路８０と、各回路の動
作タイミング等を制御する制御回路とを有する。

映像信号記憶回路１０は直列の訂正後の映像信
号を処理時間を短縮するために、並列に変換する
直列並列変換回路１１と、その並列映像信号をラ
ツチ回路１２を介して受け格納するフイールドメ
モリ１３と、そのフイールドメモリ１３の出力を
ラツチ回路１４を介して受け直列信号に変換して
出力する並列直列変換回路１５とからなる。

フイールドメモリ１３は映像信号の１フイール
ド分を格納できる容量をもち、読出書込制御信号
WE１が論理「０」のときアドレス信号SADが示
すアドレスにラツチ回路１２にラツチされている
映像信号を書込み、読出書込制御信号１が論
理「１」のときアドレス信号SADが示すアドレ
スの内容をラツチ回路１４に読出す。ここで読出
クロツク及び書込クロツクは無関係に与えられ
る。

フイールドメモリ１３の書込み時のアドレスは
同期ブロツクSYNCBから分離したアドレス信号
ADR（第６図Ｃ）の内容に応じて定まり、読出し
時のアドレスはアドレス番号順に変化する。従つ
て、フイールドメモリ１３からはデシヤフリング
された映像信号が送出される。

データ履歴記憶回路２０はDRAM（Dynamic
Random Access Memory）構成の３個のニユ
ーオールドフラグメモリ２１，２２，２３と、２
個の論理ゲート２４，２５からなる。ニユーオー
ルドフラグメモリ２１，２２，２３はそれぞれフ
イールドメモリ１３に記憶されている格納映像信
号が新しいのか又は古いのかを示す１ビツトのニ
ユーオールドフラグを立てるものであり、フイー
ルドメモリ１３に映像信号が書込まれると同時に
書込み動作を行い、フイールドメモリ１３から格
納映像信号が読出されると同時に読出し動作を行
うようになされている。ここで各ニユーオールド
フラグメモリ２１，２２，２３は格納映像信号の
新旧の基準を異にする。

ニユーオールドフラグメモリ２１はフイールド
メモリ１３の読出書込制御信号１をデータ入
力として受け、また、フイールドメモリ１３と同
一のアドレス信号SADをアドレス信号として受
け、さらに読出書込制御信号２を受ける。こ
こで、読出書込制御信号２は読出書込制御信
号１が書込みを示す論理「０」に立下つてい
る間論理「０」に立下つているものであり、読出
書込制御信号１が読出しを示す論理「１」に
立上ると論理「１」に立上つて読出し、その後直
ちに論理「０」に立下つて書込みを可能ならしめ
るようにする。

従つて、ニユーオールドフラグメモリ２１はフ
イールドメモリ１３の所定アドレスに映像信号が
書込まれたとき、自己のアドレスに読出書込制御
信号１の状態を示す論理「０」を書込む。こ
れに対してフイールドメモリ１３の所定アドレス
から格納映像信号が読出されたとき先ず自己のそ
のアドレス内容を読出し、その後直ちに読出書込
制御信号１の状態を示す論理「１」を書込
む。すなわち、ニユーオールドフラグメモリ２１
は、フイールドメモリ１３に、１フイールド相当
時間前から現時点までの間に書込まれた映像信号
を新しいとして対応するアドレスにフラグ「０」
を立て、それ以前に書込まれた映像信号を古い信
号として対応するアドレスにフラグ「１」を立て
る。

ニユーオールドフラグメモリ２１の読出出力信
号Ｓ２１は切換回路８０及び論理ゲート２４に与
えられる。論理ゲート２４の他の入力端子には読
出書込制御信号１が与えられている。論理ゲ
ート２４は第３図に示す真理値表に従がう出力信
号Ｓ２４を送出する。すなわち読出書込制御信号
WE１が論理「０」のときには出力信号Ｓ２１の
状態に拘わらず出力信号Ｓ２４は論理「０」に立
下り、読出書込制御信号１が論理「１」のと
きには出力信号Ｓ２１の論理状態がそのまま出力
信号Ｓ２４の論理状態となる。

ニユーオールドフラグメモリ２２はこの出力信
号Ｓ２４をデータ入力として受け、またフイール
ドメモリ１３のアドレス信号SADをアドレス信
号として受け、さらに読出書込制御信号２を
受ける。従つて、ニユーオールドフラグメモリ２
２は読出書込制御信号２が書込みを示す論理
「０」に立下つているとき出力信号Ｓ２４の内容
が所定アドレスに書込まれ、これに対し読出しを
示す論理「１」に立上つたとき所定アドレスの内
容が読出され、その後直ちに論理「０」に反転し
出力信号Ｓ２４の内容が書込まれる。

このように、ニユーオールドフラグメモリ２２
は出力信号Ｓ２４の内容を所定アドレスに書込む
ので、論理「０」を記憶するのは第１に読出書込
制御信号１が論理「０」に立下つたアドレス
と、第２にニユーオールドフラグ２１の出力信号
Ｓ２１の内容が論理「０」であるアドレスの内容
である。従つて、１フイールド相当時間前から現
時点までの間にフイールドメモリ１３に書込まれ
た映像信号に対しては読出書込制御信号１が
論理「０」に立下ることにより、また２フイール
ド相当時間前から１フイールド相当時間前までの
間にフイールドメモリ１３に書込まれた映像信号
に対しては出力信号Ｓ２１が論理「０」に立下る
ことにより、２フイールド相当時間前から現時点
までの間に書込まれた映像信号に対応するアドレ
スに新しいことを示すニユーオールドフラグ
「０」が立てられる。

ニユーオールドフラグメモリ２３は、読出書込
制御信号１とニユーオールドフラグメモリ２
２の出力信号Ｓ２２とを受けて第３図に示す真理
値表に従う信号Ｓ２５を送出する論理ゲート２５
のその出力信号Ｓ２５を入力信号として受け、ア
ドレス信号SADをアドレス信号として受け、ま
た、読出書込制御信号２を受ける。従つて、
ニユーオールドフラグメモリ２２について説明し
たと同様にしてニユーオールドフラグメモリ２３
は３フイールド相当時間前から現時点までの間に
フイールドメモリ１３に書込まれた映像信号に対
して新しいことを示すニユーオールドフラグ
「０」をたてる。

修整領域映像信号抽出回路３０においては映像
信号記憶回路１０から与えられる格納映像信号を
1Hメモリ３１，３２，３３が記憶する。1Hメモ
リ３１，３２，３３はそれぞれ１水平走査ライン
分の映像信号を記憶できる容量をもち、着目画素
を含む水平走査ライン、例えば第４図に示すライ
ンＮと、その前後の水平走査ラインＮ−１，Ｎ＋
１の格納映像信号をそれぞれ記憶する。

1Hメモリ３１が水平走査ラインＮ−１の格納
映像信号を記憶し、1Hメモリ３２が水平走査ラ
インＮの格納映像信号を記憶し、1Hメモリ３３
が水平走査ラインＮ＋１の格納映像信号を記憶し
ている場合に、走査が走査ラインＮから水平走査
ラインＮ＋１に移ると、1Hメモリ３１は制御信
号CONT１を受け次の水平走査ラインＮ＋２の
映像信号を記憶する。さらに走査が水平走査ライ
ンＮ＋２に移ると、1Hメモリ３２が次の水平走
査ラインＮ＋３の格納映像信号を記憶する。以
下、同様にして連続する３水平走査ラインの格納
映像信号が記憶される。

1Hメモリ３１，３２，３３に記憶された格納
映像信号は切換用のレジスタ３４，３５，３６を
介して出力される。切換用レジスタ３４，３５，
３６は制御信号CONT２を受け、常に走査中の
水平走査ライン（着目画素を含む走査ラインをい
う）の格納映像信号をラインＬ２に送出し、１つ
前の水平走査ラインの格納映像信号をラインＬ１
に送出し、１つ後の水平走査ラインの格納映像信
号をラインＬ３に送出するようになされている。
例えば走査中の水平走査ラインを第４図に示すラ
インＮとすると、水平走査ラインＮ−１の格納映
像信号がラインＬ１に与えられ、水平走査ライン
Ｎの格納映像信号がラインＬ２に与えられ、水平
走査ラインＮ＋１の格納映像信号がラインＬ３に
与えられる。走査中の水平走査ラインＮ＋１に移
行すると、今度は水平走査ラインＮの格納映像信
号がラインＬ１に与えられ、水平走査ラインＮ＋
１の格納映像信号がラインＬ２に与えられ、水平
走査ラインＮ＋２の格納映像信号がラインＬ３に
与えられる。

ここで、切換用レジスタ３４，３５，３６は制
御信号CONT２を受け、モニタ上の走査に同期
して格納映像信号を送出する。

ラインＬ２には直列に接続された３個の８ビツ
トシフトレジスタ３７，３８，３９が接続されて
いる。シフトレジスタ３７，３８，３９は切換レ
ジスタ３４，３５，３６を介して与えられる格納
映像信号を１画素分ずつシフトして行くものであ
り、各シフトレジスタ３７，３８，３９の出力
Sf，Se，Sdは走査中の水平走査ラインの連続す
る３つの画素、例えば第４図に示す画素ｆ，ｅ，
ｄの格納映像信号となる。ここでシフトレジスタ
３８の出力Seが着目画素ｅの格納映像信号とな
るようにシフトレジスタが制御される。

同様に、ラインＬ１にも直列に接続された３個
の８ビツトシフトレジスタ４０，４１，４２が接
続されている。これらシフトレジスタ４０，４
１，４２からは走査中の水平走査ラインの１つ前
の水平走査ラインの連続する３個の画素ｃ，ｂ，
ａの格納映像信号Sc，Sb，Saが出力される。こ
の出力信号に係る３つの画素ａ，ｂ，ｃは第４図
に示すように画素ｄ，ｅ，ｆと横方向の位置が同
一になるように制御される。

同様にして、ラインＬ３に直列に接続された８
ビツトシフトレジスタ４３，４４，４５から走査
中の水平走査ラインＮの次の水平走査ラインＮ＋
１の３つの画素ｉ，ｈ，ｇの格納映像信号Si，
Sh，Sgが送出される。

このようにして、着目画素ｅを中心として縦横
に３列ずつの計９個の画素のフイールドメモリ１
３に格納されている格納映像信号Sa〜Siが得ら
れ、修整回路７０に与えられる。

修整領域フラグ抽出回路５０は修整領域映像信
号抽出回路３０と同様の構成を有する。修整領域
フラグ抽出回路５０は切換回路８０を介してデー
タ履歴記憶回路２０からニユーオールドフラグを
入力する。このニユーオールドフラグから修整領
域映像信号抽出回路３０が送出した格納映像信号
Sa〜Siに対応するニユーオールドフラグFa〜Fi
を抽出して修整回路７０に出力する。

従つて、修整領域フラグ抽出回路５０は修整領
域映像信号抽出回路３０と比較して入出力信号が
異なり、そのため各回路５１〜６５が１ビツト用
である点が異なるだけで構成としては同一であ
る。

修整回路７０は選択指令回路７１及び映像信号
選択回路７２とからなる。選択指令回路７１は９
個の画素ａ〜ｉのニユーオールドフラグFa〜Fi
を入力して着目画素ｅの映像信号としてどの格納
映像信号を出力させるかを判別して指令信号を映
像信号選択回路７２に与えるものである。

例えば、フイールドメモリ１３に格納されてい
る９個の映像信号Sa〜Siに対するニユーオール
ドフラグFa〜Fiが第５図Ａに示すように映像信
号Sb，Se，Sgについて論理「０」に立下つてい
る場合には着目画素ｅの映像信号Seが新しいの
で選択指令回路７１はそのまま出力させるような
指令信号を出力する。これに対して第５図Ｂに示
すように格納映像信号Sa，Sh，Siについてニユ
ーオールドフラグが論理「０」に立下つている場
合には着目画素ｅの格納映像信号Seは古いので、
選択指令回路７１は着目画素ｅの映像信号として
他の画素の格納映像信号であつて新しいものを出
力させるような指令信号を出力する。例えば、こ
の場合だと画素ｈの格納映像信号Shを出力させ
るような指令信号を出力する。

ここで、着目画素ｅの周囲に新しい映像信号を
格納している画素が多くある場合には選択指令回
路７１は例えば画素ｄ，ｆ，ｂ，ｈ，ａ，ｃ，
ｇ，ｉの順序で選択するようにする。このように
するのは、横方向画素間の相関性が一番強く、次
に縦方向に相関性があり、斜方向の相関性が次に
続くことに基づく。

映像信号選択回路７２は修整領域映像信号抽出
回路３０から与えられる９個の格納映像信号Se
〜Siから指令信号が指示する格納映像信号を選択
してデイジタルアナログ変換回路８（第２図）に
与える。

この実施例の場合、映像信号の選択に用いるニ
ユーオールドフラグは高速サーチモードのサーチ
速度に応じて変えられる。切換回路８０はサーチ
速度信号SSPを受け、サーチ速度が２〜３倍速の
場合にはニユーオールドフラグメモリ２１の出力
信号Ｓ２１を選択し、サーチ速度がそれ以上10倍
速以下の場合にはにメモリ２２の出力信号Ｓ２２
を選択し、サーチ速度が10倍速を越える場合には
ニユーオールドフラグメモリ２３の出力信号Ｓ２
３を選択して修整領域フラグ抽出回路５０に与え
るようにする。

このように、サーチ速度に応じて映像信号の選
択に用いるニユーオールドフラグを変えるように
したのはサーチ速度が速くなればなるほどヘツド
がトラツクを横切る角度が大きくなり採取される
データ量が減少するので、２〜３フイールド前ま
でに書込まれた映像信号をも新しいとして画像形
成に用いるためである。

この第１，２図の構成において、高速サーチモ
ードが選択されヘツド２よりテープ１から記録映
像信号がピツクアツプされると、その記録映像信
号は時間軸補正や誤り訂正等がなされた後再生さ
れたアドレス信号に基づきフイールドメモリ１３
に書込まれる。

これと同時に、ニユーオールドフラグメモリ２
１，２２，２３に書込んだことを示すフラグを立
て（論理「０」に立下げる）、フイールドメモリ
１３に格納された格納映像信号が新しいことを記
憶する。

格納映像信号は書込みとは無関係にアドレス番
号順でフイールドメモリ１３から読出される。こ
のとき、ニユーオールドフラグ２１，２２，２３
からもその出力された格納映像信号のニユーオー
ルドフラグが読出され、その後直ちにニユーオー
ルドフラグの書き直しを行う。

読出された格納映像信号はラツチ回路１４、並
列直列変換回路１５を介して修整領域映像信号抽
出回路３０に与えられ、着目画素ｅを中心とする
縦横３列ずつの計９個の画素ａ〜ｉの格納映像信
号Sa〜Siが抽出されて修整回路７０に与えられ
る。

これに対して、ニユーオールドフラグは切換回
路８０でサーチ速度に応じて選択され、例えばサ
ーチ速度が８倍速のときにはニユーオールドフラ
グメモリ２２に格納されたニユーオールドフラグ
が選択されて修整領域フラグ抽出回路５０に与え
られる。そこで、抽出された格納映像信号Sa〜
Siに応ずるニユーオールドフラグFa〜Fiを抽出
して修整回路７０に与える。

修整回路７０においては先ず選択指令回路７１
がニユーオールドフラグFa〜Fiに基づきどの格
納映像信号Sa〜Siを着目画素ｅの映像信号にす
るかを決定し、指令信号を映像信号選択回路７２
に与える。映像信号選択回路７２はその指令に基
づき与えられる格納映像信号Sa〜Siから所望の
映像信号を選択してデイジタルアナログ変換回路
８に与える。

その映像信号はデイジタルアナログ変換回路８
でアナログ映像信号に変換された後モニタ９に与
えられて表示される。このような動作をモニタ９
の走査に応じて順次各画素について行ない画像を
得る。

以上のように、第１図の装置によれば、高速サ
ーチモードのとき着目画素についてフイールドメ
モリ１３に新しい映像信号が格納されている場合
にはその映像信号を出力すると共に、古い映像信
号が格納されている場合には新しい映像信号を格
納する周囲の画素の映像信号を自己の映像信号と
して出力するようにしたので高速サーチ画像とし
て必要十分に鮮明な画像を得ることができる。か
くするにつき、サーチ速度に応じて格納映像信号
の新旧の基準を変えるようにしたのでサーチ速度
が上がつても周囲に新しい映像信号が存在する可
能性を確保でき良好な画像を得ることができる。

なお、第１図の実施例によれば、修整するため
の映像信号を縦横３×３の画素より得るようにし
ているが、これに限らず修整用の画素範囲を拡
大、縮小しても良い。例えば、横方向の相関性が
大きいことを考慮して縦横３×５のようにしても
良い。また、第１図の実施例においては修整領域
映像信号抽出回路３０を設け、予め９個の格納映
像信号Sa〜Siを抽出して修整回路７０に与え、
そこで選択してモニタ９に送出する構成を示した
が、修整回路７０がニユーオールドフラグFa〜
Fiに基づき出力すべき格納映像信号を定めた場合
にフイールドメモリ１３の読出アドレスを制御し
て映像信号記憶回路１０から格納映像信号を直接
モニタ９に送出させるようにしても良い。

なおまた、第１図においてはフイールドメモリ
を１個しか示していないがデイジタルVTRとし
てはフイールドメモリは２個以上必要である。本
発明は高速サーチモードに特徴を有するのでフイ
ールドメモリを１個のみ示した。高速サーチモー
ド時に１個のフイールドメモリを用いて画像を得
るようにする構成についてはすでに開示されてい
る（特願昭59−082684号）。

〔発明の効果〕 以上のように、本発明によれば、高速サーチモ
ードにおいてフイールドメモリに格納されている
映像信号が新しいか否かのフラグをたて新しい場
合にその映像信号をそのまま出力させると共に古
い場合には回りの新しい映像信号で修整するよう
にしたのでサーチの目的を十分に達成できる鮮明
な画像を得ることができる。

【図面の簡単な説明】

第１図は本発明による映像信号再生装置の一実
施例を示すブロツク図、第２図は映像信号再生装
置の全体構成を示すブロツク図、第３図は論理ゲ
ート２４，２５の真理値表を示す図表、第４図は
格納映像信号およびニユーオールドフラグを抽出
する画素の説明に供する略線図、第５図はニユー
オールドフラグの一例を示す略線図、第６図は記
録映像信号の構成を示す略線図、第７図は高速サ
ーチモードにおけるヘツド軌跡と記録トラツクの
位置関係を示す略線図、第８図は高速サーチモー
ドで得られるデータ量の説明に供する略線図であ
る。 １……磁気テープ、２……ヘツド、１３……フ
イールドメモリ、２０……データ履歴記憶回路、
５０……修整領域フラグ抽出回路、７０……修整
回路、Sa〜Si……格納映像信号、Fa〜Fi……ニ
ユーオールドフラグ。

Claims (1)

1. 【特許請求の範囲】 １ 記録媒体上に順次斜めに形成された記録トラ
   ツクから映像信号を読出してフイールドメモリに
   書込むと共に、所定の周期で読出してフイールド
   映像信号を得るようになされた映像信号再生装置
   において、高速サーチモード時に、上記フイール
   ドメモリに格納された格納映像信号の新旧を表す
   ニユーオールドフラグを記憶するデータ履歴記憶
   回路と、着目画素を中心とする周囲画素の上記格
   納映像信号及び上記着目画素の上記格納映像信号
   に対応する上記ニユーオールドフラグを抽出する
   修整領域フラグ抽出回路と、抽出された上記ニユ
   ーオールドフラグに基づき上記着目画素の格納映
   像信号が新しい場合にはその格納映像信号をモニ
   タに出力させ、上記着目画素の格納映像信号が古
   い場合には上記格納映像信号が新しい上記周囲画
   素のその格納映像信号をモニタに出力させる修整
   回路とを具えたことを特徴とする映像信号再生装
   置。 ２ 上記データ履歴記憶回路は、上記格納映像信
   号に対する新旧基準を異にするニユーオールドフ
   ラグをそれぞれ記録する複数のニユーオールドフ
   ラグメモリを有し、サーチ速度に応じ、サーチ速
   度が速ければ速いほど早く書込まれた上記格納映
   像信号をも新しいとするニユーオールドフラグを
   記憶する上記ニユーオールドフラグメモリを選択
   して上記修整領域フラグ抽出回路にそのニユーオ
   ールドフラグを与えさせることを特徴とする特許
   請求の範囲第１項記載の映像信号再生装置。