JPH0681327B2

JPH0681327B2 - 画像メモリ装置

Info

Publication number: JPH0681327B2
Application number: JP60028236A
Authority: JP
Inventors: 久晴竹内
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1985-02-18
Filing date: 1985-02-18
Publication date: 1994-10-12
Anticipated expiration: 2009-10-12
Also published as: JPS61189081A

Description

【発明の詳細な説明】〔発明の技術分野〕本発明は静止画を得ることのできる画像メモリ装置に関
する。

〔発明の技術的背景〕

画像メモリに映像信号を書き込み、これから読み出しを
行なうことにより静止画映像信号を得ることのできる画
像メモリ装置が種々提案されている。この装置において
はカラーテレビジョン信号を記憶する際に色副搬送波の
処理が問題となる。例えば、NTSC方式テレビジョン信号
にあっては１フイールドの色副搬送波の波数が（１）式
の通りとなり、整数とならない。

従って単に１フイールド（あるいは１フレーム）分のテ
レビジョン信号を書き込み、繰り返し読み出すという動
作を行なったのではフイールド間（あるいはフレーム
間）で色副搬送波の位相が連続せず（第３図（Ｃ）参
照）、テレビジョン受信機によっては色がつかないとい
う状態が発生する。

また、ビデオテープレコーダ（以下VTRという）により
再生した信号にあっては色副搬送波の位相は安定化され
ているが、映像信号自身はジッタを有し、１フイールド
内の色副搬送波の波数は（１）式の値から変動した値と
なっている。

従来、これらの問題点を解決するために、フレーム単位
で記憶を行なっている場合にはフレーム毎にクロマイン
バータを設けたり、メモリのアドレス更新のためのアド
レスクロックを書き込み時と読み出し時でわずかに異な
らせ（つまりは書き込みクロックと読み出しクロックを
周波数をわずかに変える）、１フレーム中の色副搬送波
の波数が整数となるようにしたりという方法がとられて
いた（例えば特開昭59−103484号公報参照）。

〔背景技術の問題点〕

しかしながら、前述のやり方ではアドレスクロックを変
化させることが必要であり、メモリへの書き込み動作と
読み出し動作を繰り返す必要のあるVTRのスロー再生に
適用することは難しい。すなわち、画像メモリを用いて
スロー再生中の出力が十分に得られる適当な箇所で映像
信号を記憶し、ノイズの発生するところではこのメモリ
に書き込んだ信号を連続して読み出すという動作を繰り
返すことによりスロー再生画面を得る場合には映像信号
の色副搬送波の変動による乱れが考えられ、適用が難し
い。またVTRの再生信号のようにジッタを有している場
合や、VTRの特殊再生時のようにフレームまたはフイー
ルド周波数が変化する恐れのある場合にはメモリのアド
レスクロックの変化率を適確に設定することが困難であ
る。

〔発明の目的〕

本発明に上述した点にかんがみてなされたもので、画像
メモリの書き込み読み出しの際に色副搬送波の位相を連
続的にすることのできる画像メモリ装置を提供すること
を目的とする。

〔発明の概要〕

本発明では画像メモリへの画像データの書き込み終了の
タイミングあるいは読み出し終了のタイミング（つまり
はアドレスの初期化タイミング）を、バースト位相にロ
ックしたｎ倍の周波数を発信する発振器の1/nの周波数
出力にアドレスクロックしたタイミングで行うことによ
り、読み出された映像信号の色副搬送波の位相を連続的
にするものである。

〔発明の実施例〕

以下、本発明になる画像メモリ装置の一実施例を図面を
参照して説明する。

第１図は上記一実施例のブロック図である。

（１）はVTRのヘッドからの再生信号が入力される入力
端子、（２）は再生映像信号処理回路、（３）はA/D変
換器、（４）は画像メモリ（フィールドメモリ）、
（５）はD/A変換器、（６）は映像信号出力端子であ
る。（７）は基準色副搬送波発振器、（８）は３逓倍回
路、（９）はヘッドスイッチングパルス入力端子、（1
0），（11）はＤ形フリップフロップ（Ｄ・FF）回路、
（12）はNOR回路、（13）はアドレスカウンタ、（14）
はアドレスデコード回路である。また、（15）はコント
ロール信号入力端子、（16）はモード指定信号入力端子
であり、（17）は書き込み／読み出しコントロール回路
である。

次に上記装置の動作につき第２図及び第３図も参照して
説明する。

端子（１）より入力されたVTRのヘッドからの再生信号
は再生映像信号処理回路（２）にて再生信号から分離さ
れた輝度信号がFM復調され、同じく再生信号から分離さ
れた色信号が周波数逆変換され、両信号が再び合成され
てA/D変換器（３）に入力される。A/D変換器（３）では
基準色副搬送波発振器（７）からの信号の周波数sc
（NTSC方式の場合3.58MHz）を３逓倍回路（８）で３倍
した周波数３scの信号によりアナログ映像信号がデジ
タル化される。すなわち、３逓倍回路（８）からのクロ
ックで映像信号はサンプリングされ、各サンプルは例え
ば８ビット量子化される。このサンプル信号は３サンプ
ルを１組として図示せずシリアル／パラレル変換器でパ
ラレル変換され、24ビットパラレルデータとなる。そし
て後述する書き込み／読み出しコントロール回路（17）
からの書き込みタイミング信号により24ビットパラレル
データが次々とメモリ（４）に書き込まれることにな
る。従って、この場合１サンプルをメモリ（４）の１つ
のアドレスに対応させるので、アドレスクロックの周波
数はscとなり、このアドレスクロックは発振器（７）
からアドレスカウンタ（13）に供給される。また、メモ
リ（４）の１つのアドレスには色副搬送波の１波長分の
データが記憶されることになる。

メモリ（４）に書き込まれた信号は、書き込み／読み出
しコントロール回路（17）からの読み出しタイミング信
号にもとづいて読み出され、図示せぬパラレル／シリア
ル変換器にてシリアルデータに変換される。そして次に
D/A変換器（５）に入力されてアナログ信号に変換さ
れ、端子（６）に出力映像信号となって出力される。従
って、メモリ（６）から連続的に読み出しを行なうこと
により静止画が得られる。なお、読み出し時のアドレス
クロック及びD/A変換器（５）に与えられる変換のため
のクロックは書き込み時のアドレスクロック及びA/D変
換器（３）に与えられるクロックと同一である。また図
示しないが、メモリ（６）への書き込み時、A/D変換器
（３）の出力はD/A変換器（５）にも入力されるように
なっている。書き込み時にも端子（６）には映像信号出
力が得られ、これにより出力が途絶えないようにされて
いる。

次にメモリ（６）への書き込み及び読み出し動作につい
て詳述する。

１フイールドの区切りを示すヘッドスイッチングパルス
（端子（９）から入力される）の半周期に対応する期間
では色副搬送波の波数は本来端数があり（（１）式参
照）、また周波数精度の影響やジッタの存在から波数が
整数となることはほとんどない。従って、メモリ（６）
からの読み出しを連続的に行なった場合、あるいはまた
書き込み状態から読み出し状態に移った際に連続するフ
イールド間で色副搬送波の位相が連続するためには１フ
レーム分あるいは１フイールド分の映像信号の書き込み
あるいは読み出しの終了タイミングがアドレスクロック
と同期化していれば良いことになる。このようにすれ
ば、波数が整数となるので、連続するフイールド間で色
副搬送波の位相が連続となる。上記ヘッドスイッチング
パルスとアドレスクロックとの同期化は以下のようにし
て行なわれる。すなわち、端子（９）から入力されるヘ
ッドスイッチングパルス（第２図（ａ）参照）はＤ・FF
回路（10）のクロック入力となっているので、上記パル
スの立上りでＤ・FF回路（10）のＱ出力（第２図（ｂ）
参照）にＤ入力端の値Ｈが出力される。この出力はＤ・
FF回路（11）のＤ入力端に入力され、またこの回路（1
1）のクロック入力は発振器（７）から出力されるアド
レスクロック（第２図（ｃ）参照）なので、この回路
（11）のＱ出力（第２図（ｄ）参照）はアドレスクロッ
クの立上り時にＨレベルとなる。また、この回路（11）
の出力はこのときＬとなり、Ｄ・FF回路（10）のクリ
アを行ない、Ｄ・FF回路（10）のＱ出力はＬとなる。従
って、アドレスクロックの次の立上りでＤ・FF回路（1
1）のＱ出力はＬとなる。これによりNOR回路（12）を介
して１クロック幅のアドレスクリアパルスが得られ、こ
のパルスがアドレスカウンタ（13）に入力される。従っ
て、同期式クリアのアドレスカウンタ（13）の出力は第
２図（ｅ）に示す如く、59718（番地）の次に０（番
地）となる。すなわち、このアドレスの初期化によりメ
モリ（４）には新たな信号の書き込みが、あるいはまた
書き込まれた信号のメモリ（４）からの読み出しが行わ
れることになる。なお、第２図（ｆ）は３逓倍回路
（８）からの変換用クロックである。メモリ（４）への
書き込みあるいは読み出しのアドレスを指定するアドレ
スカウンタ（13）の出力が０（番地）となる時点は第２
図から明らかな通りヘッドスイッチングパルスの（立上
がりの）タイミングより遅れ、アドレスクロックに同期
されたことになる。従って、読み出しモードにおいては
この後の画像はわずかに遅れることになる。この様子を
第３図にて示す。すなわち、同図（ａ）は例えば回路
（２）より出力される映像信号波形であり、同図（ｂ）
は上記のような同期化処理を行なったときのD/A変換器
（５）からの出力信号波形でここでT_Dが遅れ分を示す。
なお、同期化処理を行なわない場合の波形が前述した同
図（ｃ）である。

第３図において、Td長いフィールドメモリの出力を繰り
返し出力すると、基準の時間からは次第にずれていく。
しかし、メモリに記録さえれている画像に同期信号を一
緒に記録しておく方法であれば、再生された画像とその
同期信号は一緒にずれていく。この場合、再生画像信号
は正規の値からTdだけ繰り返す期間が伸びているが、画
像を表示するテレビ等は、この伸ばされた映像と同じだ
け伸ばされた同期信号で走査をして表示するため、正常
な表示画面が得られる。また、同期信号を付加する方法
もあるが、画像データに同期用のタイミング情報を付加
して記録したり、アドレス位置で同期信号のタイミング
を得たりすることが可能であり、これらの方法により、
同様の同期信号を再生時に付加する方法で、同じく正常
な表示画面が得られる。

また、第３図は画像の繰り返し期間がTdづつ引き伸ばさ
れている例であるが、基準時間からのずれを累積させな
い方法も可能であり、例えば、ある繰り返し時間はTd引
き伸ばされ、他の繰り返し期間は正規の期間より微少時
間短い期間（ただし、色副搬送波の位相は連続するよう
にして）で繰り返すようにして、全体として基準タイミ
ングからのずれを累積させない方法も可能である。

上述したような構成によりメモリ（４）の１アドレスに
は色副搬送波の１波長が記憶されるので、その位相の連
続性が確保される。なお、入力映像信号やヘッドスイッ
チングパルスにジッタが含まれていた場合でも、動作上
は何ら変わるところはない。また、このようにしてアド
レスのクリアが行なわれた後の次のアドレスクリアは今
度はアドレスデコード回路（14）の出力により行なわれ
る。すなわち、アドレスカウンタ（13）のアドレス出力
が59718となったことをアドレスデコード回路（14）で
検出し、この検出出力によりアドレスクリアパルスを作
り出すものである。さらにこの次のアドレスクリアは再
び前述したＤ・FF回路（11）の出力により行なわれるこ
とになる。このようにしている理由はヘッドスイッチン
グパルスの周波数が30Hzであり、その片側エッジのみを
使用してアドレスクリアを行なう構成としたためであ
り、中間点のアドレスクリアパルスの作成をアドレスデ
コード回路（14）にて行なうことにしたものである。な
お、メモリ（４）がフレームメモリであれば、このアド
レスデコード回路（14）は不要となる。

書き込み／読み出しコントロール回路（17）からは書き
込み及び読み出しタイミング信号が出力され、これによ
りメモリ（４）のモードが切り換えられる、上記書き込
み及び読み出しタイミング信号は例えばモード信号入力
端子（16）からのスロー再生や倍速再生といったモード
信号により端子（15）からのコントロールパルスを端子
（９）からのヘッドスイッチングパルス及び発振器
（７）からのアドレスクロックにより同期化することに
よって形成される。これにより例えばVTRがスロー再生
モードとされたとき適当な時点でメモリ（４）にデジタ
ル化された映像信号の書き込みが行なわれる。次に書き
込まれた信号の読み出しが何回が行なわれた後に、再び
メモリ（４）への書き込みを行なうという動作が繰り返
される。

この実施例では、ヘッドスイッチングパルスを基準に用
いるため、ずれが累積されない。この場合、画像の繰り
返し期間が個々に微妙に変動することになるが、色副搬
送波の周期のオーダーであり民生用としては、画像の揺
れ等について問題とはならない。

ところで上述した実施例においては、画像メモリ（４）
としてフィールドメモリを用いたが、これはフレームメ
モリ等でもかまわない。また、NTSC方式テレビジョン信
号の処理について説明したが他のテレビジョン方式（PA
L等）に対しても適用できる。さらに、ヘッドスイッチ
ングパルスの代りに垂直同期信号やVTRのサーボ基準パ
ルスを利用するようにしても良い。そしてまた、本実施
例ではメモリの１つのアドレスに色副搬送波の１波長分
のデータが記録されるようにしているが、これは１波長
でなく整数の波長であれば良い。さらに２つのアドレス
に３波長分を記録すること等もアドレスクリアを２アド
レス単位で行なうという方法をとることにより可能であ
る。

〔発明の効果〕

以上述べたように本発明によれば、メモリからの読み出
し信号の色副搬波の位相を連続化することができる。そ
してアドレスクロックは一定の周波数にすることができ
る。

【図面の簡単な説明】

第１図は本発明になる画像メモリ装置の一実施例のブロ
ック図、第２図及び第３図は第１図の装置の動作を説明
するためのタイミングチャート及び波形図である。（２），（９），（15）……入力端子（３）……A/D変換器（４）……画像メモリ（５）……D/A変換器（６）……出力端子（７）……基準色副搬送波発振器（８）……３逓倍回路（10），（11）……Ｄ形フリップフロップ回路（12）……NOR回路（13）……アドレスカウンタ（17）……書き込み／読み出しコントロール回路

Claims

【特許請求の範囲】

【請求項１】複合映像信号をデジタル信号に変換するA/
D変換手段と、前記A/D変換手段の出力信号を画像メモリに書き込む書
込手段と、前記画像メモリに書き込まれた前記デジタル信号を読み
出す読出手段と、前記読出手段の出力信号をアナログ信号に変換するD/A
変換手段と、前記複合映像信号のバースト位相にロックした周波数を
発振する発振器と、前記発振器の周波数出力をアドレスロックにする手段
と、前記アドレスロックにてメモリのアドレスカウントを更
新する手段と、前記アドレスの初期化を前記クロックにて同期化する同
期化手段とを具備したことを特徴とする画像メモリ装
置。