JPH0447784A

JPH0447784A - 同期検出装置

Info

Publication number: JPH0447784A
Application number: JP2156890A
Authority: JP
Inventors: Hiroshi Kitaura; 坦北浦; Takashi Inoue; 貴司井上; Tokikazu Matsumoto; 松本　時和; Nobuyuki Ogawa; 伸幸小川
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1990-06-14
Filing date: 1990-06-14
Publication date: 1992-02-17
Anticipated expiration: 2011-07-24
Also published as: JP2517160B2; US5220411A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、ビデオディスクなどの再生装置の同期検出装
置に関するものである。

従来の技術以下に、従来例について図面を参照しながら説明する。

第２図は従来のビデオディスク再生装置の信号処理回路
を説明するブロック図で、特にデジタル信号処理によっ
てジッターといった時間軸変動を除去するデジタルタイ
ムベースコレクタを構成したものである。第２図におい
て、１はビデオディスク、２はモータおよびその駆動回
路などで構成されてビデオディスク１を回転させるため
のディスク駆動装置、３はディスク１から信号を読みと
るピックアップ、４はピックアップ３で検出された変調
信号を元の映像信号に復調するＦＭ復調回路、５は前記
復調信号をデジタル信号に変換するアナログ−デジタル
変換器（以下Ａ／Ｄ変換器と略記する）、６は時間軸が
変動している前記再生信号に同期したクロック信号でＡ
／Ｄ出力を書き込み、別の時間軸が安定なりロックで読
み出すことにより時間軸変動が補正されたデジタル映像
信号を得るメモリ装置、７はデジタル映像信号を元のア
ナログ信号に変換するデジタル−アナログ変換器（以下
Ｄ／Ａ変換器と略記する）、８は外部より供給された文
字などのデータを映像信号にスーパーインポーズするア
ナログ加算回路、９は再生映像信号出力端子、ＩＯはＦ
Ｍ復調された映像信号からアナログ的に水平同期信号を
検出する第１の同期信号検出回路、１１はデジタルに変
換すしたＡ／Ｄ出力の映像信号中からデジタル的にバー
スト信号を検出するバースト検出回路である。

１２および１３は第１および第２の位相検出回路で、第
１の同期検出回路１０およびバースト検出回路１１から
供給された水平同期信号とバースト信号を後記する電圧
制御発振器出力のクロック信号を分周して作った水平同
期パルスとバーストパルスとの位相を比較し、ずれ量に
応じた値を出力する。１４は第１および第２の位相検出
回路１２．１３の出力を選択して電圧制御発振回路１５
に供給する選択回路である。ここで２つの位相検出回路
１２．１３を切り換えて用いる理由を説明すると、まず
最初は水平同期信号を基にして粗く同期を引き込み、し
かる後にバースト信号を基に精密に時間軸変動に追随さ
せるためである。電圧制御発振回路１５は供給された制
御電圧でその発振周波数および発振位相をコントロール
できる。１６は電圧制御発振回路１５がら出力されるク
ロック信号を分周して水平同期パルスとバーストパルス
を得、これを第１および第２の位相検出回路１２および
１３に供給する第１−の分周回路、１７は電圧制御発振
回路１５から出力されるクロック信号で駆動され、メモ
リ装置６の書き込み用アドレスを供給する書き込みアド
レスカウンタである。１８は時間軸変動のない安定なり
ロックを発生ずる原発振回路、１９は原発振回路１８の
出力で得られたクロックで駆動され、メモリ装置６の読
みだし用アドレスを供給する読みだしアドレスカウンタ
、２０は原発振回路１８の出力のクロックを分周して基
準水平同期パルスを得る第２の分周回路、２１は前記基
準同期水平パルスと第１の同期検出回路１０の出力の水
平同期信号の位相を比較し、その検出信号で駆動装置２
を制御する第３の位相検出回路である。２２はＤ／Ａ変
換器７の出力のアナログ映像信号から再び同期信号をア
ナログ的に検出する第２の同期検出回路、２３は第２の
同期検出回路２２の出力の同期信号でその発生タイミン
グが制御される文字発生装置で、これより発生せられた
文字などのデータは加算回路８により映像信号にスーパ
ーインポーズされて出方される。

発明が解決しようとする課題上記の例では、スーパーインポーズのための文字発生装
置２３を駆動する同期信号は改めてＤ／Ａ変換器の出力
から別途検出していた。この理由を第３図を用いて説明
する。第３図において、実線はアナログ映像信号、黒丸
はデジタル変換後のサンプリング点を表わす。３Ｉは水
平同期信号部分、３２はバースト信号部分で、いまデジ
タル的に同期検出するとき、３３の点線で示したレベル
を検出レベルとすると、通常は３４に示すサンプリング
点がこれに該当する。ところがもしレベル変動などが生
じた場合３５あるいは３６に示すサンプリング点が同期
信号位置として検出される可能性も出てくるので、最悪
の場合２つのサンプリング間のどちらかを不定期に検出
してしまうと検出同期信号が１クロツクのジッターを持
つことになり、スーパーインポーズされた文字が捕れて
しまって好ましくないという問題を有していた。

さらに第２図の従来例では、メモリ装置６に書き込むた
めの書き込みアドレス信号は安定状態では再生映像信号
のバーストを基に決定されることになるが、このバース
ト位相（通常ＳＣＨと称されている）は第３図の３７に
示す水平同期信号位置で３８のように０度となるように
推奨されているにもかかわらず、実際には必ずしも守ら
れていないのが現状である。したがってメモリ装置６の
アドレスをもとに文字発生用の同期信号を作製すれば、
上記で説明したクロック単位のジッターは防げるが、一
方バースト位相がもし再生中に変動したとすればやはり
メモリ装置６のアドレス番地と書き込まれた映像信号と
の位相は一定とはならず、やはりスーパーインポーズさ
れた文字の位置が変動するという欠点を持つことになる
。

本発明はかかる問題に鑑み、アナログ的な第２の同期信
号検出回路を不用とし、しかもデジタル的に安定に同期
を検出して文字発生装置などに供給できる同期検出装置
を提供することを目的とするものである。

課題を解決するための手段上記課題を解決するために、本発明の同期検出装置は、
ビデオディスクなどの再生装置よりの時間軸変動をとも
なった再生信号をアナログ−デジタル変換する前の第１
の同期信号の位相を検出する第１の位相検出手段および
前記再生信号をアナログ−デジタル変換した後のバース
ト信号の位相を検出する第２の位相検出手段の２つの位
相検出手段を有する位相同期発振手段と、前記位相同期
発振手段より供給される第１のクロックにより前記再生
映像信号をデジタル化するアナログ−デジタル変換手段
と、前記デジタル化された再生信号を前記第１のクロッ
クで駆動されるアドレスカウンタにより作成される書き
込みアドレス信号にしたがって書き込み、時間軸の変動
しない第２のクロックによって駆動されるアドレスカウ
ンタにより作成される読み出しアドレス信号によって時
間軸の変動が除去された再生信号を読み出すデジタルメ
モリ手段と、第１のクロックを分周して作成した第２の
同期信号と前記再生信号の第１の同期信号との位相ずれ
量を前記第１−のクロックの整数倍の数値として検出す
る同期ずれ検出手段と、前記読み出しアドレス信号をデ
コードして第３の同期信号を作成するとともに、前記同
期ずれ検出手段の出力を用いてデコード量を設定し、第
３の同期信号に対して同期ずれを補正するデコード手段
を備えたものである。

さらに、本発明の同期検出装置は、ビデオディスクなど
の再生装置よりの時間軸変動をともなった再生信号をア
ナログ−デジタル変換する前の第１の同期信号の位相を
検出する第１の位相検出手段および前記再生信号をアナ
ログ−デジタル変換した後のバースト信号の位相を検出
する第２の位相検出手段の２つの位相検出手段を有する
位相同期発振手段と、前記位相同期発振手段より供給さ
れる第１のクロックにより前記再生映像信号をデジタル
化するアナログ−デジタル変換手段と、前記デジタル化
された再生信号を前記第１のクロックで駆動されるアド
レスカウンタにより作成される書き込みアドレス信号に
したがって書き込み、時間軸の変動しない第２のクロッ
クによって駆動されるアドレスカウンタにより作成され
る読み出しアドレス信号によって時間軸の変動が除去さ
れた再生信号を読み出すデジタルメモリ手段と、第１の
クロックを分周して作成した第２の同期信号と前記再生
信号の第１の同期信号との位相ずれ量を前記第１のクロ
ックの整数倍の数値として検出する同期ずれ検出手段と
、読み出しアドレス信号より得た一定の番地信号または
読み出しアドレスカウンタのリセットパルスやロードパ
ルスなどで読み出しアドレスと周期が同じ信号をスター
ト信号として時間軸の変動のない第２のクロックをあら
かじめ設定した数値だけカウントして第３の同期信号を
出力するとともに、前記同期ずれ検出手段の出力に基づ
いて前記あらかじめ設定した数値を変更し、第３の同期
信号に対して同期ずれを補正するカウンタとを備えたも
のである。

さらに、本発明の同期検出手段は、ビデオディスクなど
の再生装置よりの時間軸変動をともなった再生信号をア
ナログ−デジタル変換する前の第１の同期信号の位相を
検出する第１の位相検出手段および前記再生信号をアナ
ログ−デジタル変換した後のバースト信号の位相を検出
する第２の位相検出手段の２つの位相検出手段を有する
位相同期発振手段と、前記位相同期発振手段より供給さ
れる第１のクロックにより前記再生映像信号をデジタル
化するアナログ−デジタル変換手段と、前記デジタル化
された再生信号を前記第１のクロックで駆動されるアド
レスカウンタにより作成される書き込みアドレス信号に
したがって書き込み、時間軸の変動しない第２のクロッ
クによって駆動されるアドレスカウンタにより作成され
る読み出しアドレス信号によって時間軸の変動が除去さ
れた再生信号を読み出すデジタルメモリ手段と、第１の
クロックを分周して作成した第２の同期信号と前記再生
信号の第１の同期信号との位相ずれ量を前記第１−のク
ロックの整数倍の数値として検出する同期ずれ検出手段
と、時間軸の変動しない第２のクロックを分周して第３
の同期信号を出力する自走カウンタと、前記同期ずれ検
出手段の出力に基づいてタイミング信号を発生し、前記
自走カウンタをリセットし、第３の同期信号に対して同
期ずれを補正するリセット信号発生手段とを備えたもの
である。

作用本発明は前述した構成により、最終的にバースト位相を
基に決められているメモリ装置に書き込まれた映像信号
のアドレスに対して、読み出しアドレスカウンタを基に
して、なおかつバースト位相が水平同期信号に対して一
定でない映像信号に対しても別途同期信号の位相を検出
してそのずれ量を補正し、常に映像信号の同期信号と一
致した同期信号を得て同期ずれを補正することができる
ようにしている。

実施例以下に本発明の一実施例について図面を参照しながら説
明する。

第１図は本発明の第１−の実施例の同期検出装置の要部
を示し、その主要部分を第２図の従来例より抜粋し、さ
らに本発明による手段のブロックを追加したものであり
、第２図と同じ構成のものについては同じ番号をつけ、
その詳細な説明は省略する。

第１−図において、４１は第１の同期検出回路１０にお
いて時間軸変動を持った再生映像信号中からアナログ的
に検出された水平同期信号と、電圧制御発振回路１５の
出力のクロックを分周して得られた水平同期パルスの位
相を比較して得られた第１の位相検出回路１２の出力よ
り、それが具体的に何りロック分の誤差であるかを換算
して数値として出力する同期ずれ検出回路である。４２
は読み出しアドレスカウンタ１９の出力よりある数字を
デコードして同期信号として文字発生装置２３に出力し
、文字の発生タイミングを制御するデコード回路で、読
み出しアドレスカウンタ１９の出力をデコードして同期
信号として出力するとともに、第１の同期検出回路１０
で検出された水平同期信号と第１の分周回路１６で作ら
れた水平同期パルスとの同期ずれ量に対応して同期ずれ
検出回路４１から出力されるクロックの整数倍の数値を
用いてデコード量を設置６定し、デコード回路４２から出力される同期信号に対し
て同期ずれを補正するものであり、たとえば、デコード
回路４２の出力として、同期ずれ検出回路４１の出力に
対して正負に反転する数値を出力するようにすれば、た
とえ、メモリ装置６から読み出された映像信号の同期信
号位置が読み出しアドレスとずれていても文字発生装置
２３に供給される同期信号は常に映像信号中の同期信号
と同じ位置に位置する。こうして発生された文字などの
データはメモリ装置６に接続されたデジタル加算回路４
３に供給され、メモリ出力にデジタル的にスーパーイン
ポーズされて次段のＤ／Ａ変換器７でアナログ信号に変
換される。

第４図は本発明の第２の実施例の同期検出装置の要部ブ
ロック図を示す。第４図において、４４は源発振回路１
８より供給されるクロックをカウントし、これを同期信
号として文字発生装置２３に出力し、文字の発生タイミ
ングを制御するｎ進カウンタ（ｎは正整数）で、読み出
しアドレスカウンタ１９の読み出しアドレス信号より得
た一定の番地、たとえば０番地の値、または読み出しア
ドレスカウンタ１９のリセットパルスやロードパルスな
どで読み出しアドレスと周期が同じ信号を得て、これを
スタート信号としてあらかじめ設定しておいた値、たと
えば１０カウントまでカウントして同期信号を出力し、
次にスタート信号が来るまで停止するように構成されて
いる。このとき、同期ずれ検出回路４１の出力によって
、設定数値を変化させる。

具体的にはｎ進カウンタ４４のｎの値はカウンタのロー
ド値であるので、そのロード値に対し、同期ずれ検出回
路４１の出力に対応して所定の数値を加算または減算す
るようにする。この方式の特徴は読み出しアドレスカウ
ンタ１９のカウンタリセットパルスなどを用いたときは
その値から必ずある値だけ遅れて同期信号が出力される
ことになるのが、もしこれが障害となる場合は前記アド
レスカウンタのＯ番地をデコードするかわりにＯよりｎ
だけ前の値、たとえば、もし９１０番地まであるのなら
９００の値をデコードしてスタートパルスとすればよい
。ただし通常は文字データに対してそれほどのずれは問
題ではなく、むしろそのずれ量の変動することが問題な
ので、特にアドレスをデコードしてスタートパルスを得
る必要はない。

第５図は本発明の第３の実施例の同期検出装置の要部ブ
ロック図である。第５図において、４５は読みだしアド
レスカウンタ１９の出力と同期ずれ検出回路４１の出力
とによりリセットタイミングを発生するタイミング発生
回路で、具体的な構成は前述の第２の実施例で説明した
ｎ進カウンタのスタートパルスを作る構成とほぼ同じで
ある。４６は源発振回路１８の出力のクロックより同期
信号を作る第３の分周回路で、具体的にはｍ進の自走カ
ウンタで（ｍは正整数）構成されており、ｍの値は一定
で同期信号が得られる値に設定されている。この第３の
分周回路４６から得られた同期信号は文字発生回路２３
に供給される。したがって分周回路４６はたとえ入力信
号がなくなっても常に同期信号を発生できるという特徴
があり、たとえばディスクが再生されていない場合の何
もない画面でも文字だけは表示できるというメリットが
ある。

なお以上に述べたように、これら実施例は主として同期
信号を水平同期信号として説明しているが、もしメモリ
装置の容量がフィールドあるいはフレーム単位のもので
あれば同期信号もそれに対応したものであることはもち
ろんである。

また、これら実施例によって得られた安定な同期信号は
単に文字発生回路に用いるだけでなく、特殊再生用のメ
モリコントロールなどにも使用できる。

さらに、以上はビデオディスクを例として説明したが、
コンボッジット信号のままで記録再生する装置の時間軸
補正装置にはすべて応用可能である。

発明の効果以上のように、本発明によれば、たとえば、デジタル的
に文字加算のための同期信号を発生し、したがってデジ
タル信号の状態でスーパーインポーズも可能であり、し
かもバースト位相が水平同期信号に対して一定でない信
号でも有効であるという効果が得られ、今後デジタル信
号処理が主流になってくると思われることに対し、その
実用的効果は大きい。

【図面の簡単な説明】

第１図は本発明の第１の実施例の同期検出装置の要部ブ
ロック図、第２図は従来例の同期検出装置のブロック図
、第３図は同期信号のデジタルサンプリングの状態を説
明するための図、第４図は本発明の第２の実施例の同期
検出装置の要部ブロック図、第５図は本発明の第３の実
施例の同期検出装置の要部ブロック図である。４・・・ＦＭ復調回路、５・・・Ａ／Ｄ変換器、６・・
・メモリ装置、７・・・Ｄ／Ａ変換器、１０・・・第１
の同期検出回路、１１・・・バースト検出回路、１２・
・・第１−位相検出回路、１３・・・第２の位相検出回
路、１５・・・電圧制御発振回路、１６・・・第１の分
周回路、１７・・・書き込みアドレスカウンタ、１８・
・・源発振回路、１９・・・読み出しアドレスカウンタ
、２３・・・文字発生回路、４１・・・同期ずれ検出回
路、４２・・・デコード回路、４３・・・デジタル加算
回路、４４・・・ｎ進カウンタ、４５・・・タイミング
信号発生回路、４６・・・第３の分周回路。

Claims

【特許請求の範囲】１、ビデオディスクなどの再生装置よりの時間軸変動を
ともなった再生信号をアナログ−デジタル変換する前の
第１の同期信号の位相を検出する第１の位相検出手段お
よび前記再生信号をアナログ−デジタル変換した後のバ
ースト信号の位相を検出する第２の位相検出手段の２つ
の位相検出手段を有する位相同期発振手段と、前記位相
同期発振手段より供給される第１のクロックにより前記
再生映像信号をデジタル化するアナログ−デジタル変換
手段と、前記デジタル化された再生信号を前記第１のク
ロックで駆動されるアドレスカウンタにより作成される
書き込みアドレス信号にしたがって書き込み、時間軸の
変動しない第２のクロックによって駆動されるアドレス
カウンタにより作成される読み出しアドレス信号によっ
て時間軸の変動が除去された再生信号を読み出すデジタ
ルメモリ手段と、第１のクロックを分周して作成した第
２の同期信号と前記再生信号の第１の同期信号との位相
ずれ量を前記第１のクロックの整数倍の数値として検出
する同期ずれ検出手段と、前記読み出しアドレス信号を
デコードして第３の同期信号を作成するとともに、前記
同期ずれ検出手段の出力を用いてデコード量を設定し、
第３の同期信号に対して同期ずれを補正するデコード手
段とを備えた同期検出装置。２、ビデオディスクなどの再生装置よりの時間軸変動を
ともなった再生信号をアナログ−デジタル変換する前の
第１の同期信号の位相を検出する第１の位相検出手段お
よび前記再生信号をアナログ−デジタル変換した後のバ
ースト信号の位相を検出する第２の位相検出手段の２つ
の位相検出手段を有する位相同期発振手段と、前記位相
同期発振手段より供給される第１のクロックにより前記
再生映像信号をデジタル化するアナログ−デジタル変換
手段と、前記デジタル化された再生信号を前記第１のク
ロックで駆動されるアドレスカウンタにより作成される
書き込みアドレス信号にしたがって書き込み、時間軸の
変動しない第２のクロックによって駆動されるアドレス
カウンタにより作成される読み出しアドレス信号によっ
て時間軸の変動が除去された再生信号を読み出すデジタ
ルメモリ手段と、第１のクロックを分周して作成した第
２の同期信号と前記再生信号の第１の同期信号との位相
ずれ量を前記第１のクロックの整数倍の数値として検出
する同期ずれ検出手段と、前記読み出しアドレス信号よ
り得た一定の番地信号または読み出しアドレスカウンタ
のリセットパルスやロードパルスなどで読み出しアドレ
スと周期が同じ信号をスタート信号として時間軸の変動
しない第２のクロックをあらかじめ設定した数値だけカ
ウントして第３の同期信号を出力するとともに、前記同
期ずれ検出手段の出力に基づいて前記あらかじめ設定し
た数値を変更し、第３の同期信号に対して同期ずれを補
正するカウンタとを備えた同期検出装置。３、ビデオディスクなどの再生装置よりの時間軸変動を
ともなった再生信号をアナログ−デジタル変換する前の
第１の同期信号の位相を検出する第１の位相検出手段お
よび前記再生信号をアナログ−デジタル変換した後のバ
ースト信号の位相を検出する第２の位相検出手段の２つ
の位相検出手段を有する位相同期発振手段と、前記位相
同期発振手段より供給される第１のクロックにより前記
再生映像信号をデジタル化するアナログ−デジタル変換
手段と、前記デジタル化された再生信号を前記第１のク
ロックで駆動されるアドレスカウンタにより作成される
書き込みアドレス信号にしたがって書き込み、時間軸の
変動しない第２のクロックによって駆動されるアドレス
カウンタにより作成される読み出しアドレス信号によっ
て時間軸の変動が除去された再生信号を読み出すデジタ
ルメモリ手段と、第１のクロックを分周して作成した第
２の同期信号と前記再生信号の第１の同期信号との位相
ずれ量を前記第１のクロックの整数倍の数値として検出
する同期ずれ検出手段と、時間軸の変動しない第２のク
ロックを分周して第３の同期信号を出力する自走カウン
タと、前記同期ずれ検出手段の出力に基づいてタイミン
グ信号を発生し、前記自走カウンタをリセットし、第３
の同期信号に対して同期ずれを補正するリセット信号発
生手段とを備えた同期検出装置。