JP3258715B2 - 水平同期回路 - Google Patents
水平同期回路Info
- Publication number
- JP3258715B2 JP3258715B2 JP25620292A JP25620292A JP3258715B2 JP 3258715 B2 JP3258715 B2 JP 3258715B2 JP 25620292 A JP25620292 A JP 25620292A JP 25620292 A JP25620292 A JP 25620292A JP 3258715 B2 JP3258715 B2 JP 3258715B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- horizontal synchronization
- signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronizing For Television (AREA)
- Television Systems (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は水平同期回路に関し、
特にたとえば、映像信号の走査線を変換する映像信号処
理回路に用いられる、水平同期回路に関する。
特にたとえば、映像信号の走査線を変換する映像信号処
理回路に用いられる、水平同期回路に関する。
【０００２】
【従来の技術】図３を参照して、従来の映像信号処理回
路１０では、入力映像信号をＡ／Ｄ変換器１２によって
タイミング発生回路１４からのクロックに応答してディ
ジタル信号に変換し、その入力映像データを同じタイミ
ング信号発生回路１４からの書き込みクロックに応答し
てメモリ１６に書き込む。そして、タイミング信号発生
回路１４からのメモリ読み出し用クロックに応答してメ
モリ１６から映像データを読み出し、Ｄ／Ａ変換器１８
によってタイミング信号発生回路１４からのクロックに
応答してアナログ信号に変換する。このとき、Ａ／Ｄ変
換クロックおよび書き込みクロックは同じ周波数であ
り、Ｄ／Ａ変換クロックおよびメモリ読み出し用クロッ
クの周波数の１／２であり、したがって図３の映像信号
処理回路１では、走査線が２倍に変換される。
路１０では、入力映像信号をＡ／Ｄ変換器１２によって
タイミング発生回路１４からのクロックに応答してディ
ジタル信号に変換し、その入力映像データを同じタイミ
ング信号発生回路１４からの書き込みクロックに応答し
てメモリ１６に書き込む。そして、タイミング信号発生
回路１４からのメモリ読み出し用クロックに応答してメ
モリ１６から映像データを読み出し、Ｄ／Ａ変換器１８
によってタイミング信号発生回路１４からのクロックに
応答してアナログ信号に変換する。このとき、Ａ／Ｄ変
換クロックおよび書き込みクロックは同じ周波数であ
り、Ｄ／Ａ変換クロックおよびメモリ読み出し用クロッ
クの周波数の１／２であり、したがって図３の映像信号
処理回路１では、走査線が２倍に変換される。
【０００３】このような各クロックは、位相同期ループ
２０の出力を受けるタイミング信号発生回路１４によっ
て作成される。位相同期ループ２０は同期分離回路２２
によって入力映像信号から分離された水平同期信号を受
ける。この水平同期信号と分周器２４の出力とが位相比
較器２６によって位相比較され、この位相比較器２６の
出力が低域通過フィルタ（以下「ＬＰＦ」）２８を通し
て電圧制御発振器（以下「ＶＣＯ」）３０の制御電圧と
して与えられる。そして、このＶＣＯ３０の出力と分周
器２４の出力とがタイミング信号発生回路１４に与えら
れる。この例の場合、ＶＣＯ３０の出力周波数は１４．
３１８１ＭＨｚに設定され、分周器２４はそれを９１０
分周して１５．７３４ｋＨｚの図４（Ｃ）のような信号
を出力する。タイミング発生回路１４は、たとえば、分
周器２４の出力をカウントするカウンタ，カウンタ出力
をデコードするデコーダおよびデコード出力をラッチす
るＤフリップフロップなどを含み、上述の関係にある各
クロックを出力する。なお、ＶＣＯ３０の出力はタイミ
ング信号発生回路１４において、Ｄフリップフロップの
クロックとして利用される。
２０の出力を受けるタイミング信号発生回路１４によっ
て作成される。位相同期ループ２０は同期分離回路２２
によって入力映像信号から分離された水平同期信号を受
ける。この水平同期信号と分周器２４の出力とが位相比
較器２６によって位相比較され、この位相比較器２６の
出力が低域通過フィルタ（以下「ＬＰＦ」）２８を通し
て電圧制御発振器（以下「ＶＣＯ」）３０の制御電圧と
して与えられる。そして、このＶＣＯ３０の出力と分周
器２４の出力とがタイミング信号発生回路１４に与えら
れる。この例の場合、ＶＣＯ３０の出力周波数は１４．
３１８１ＭＨｚに設定され、分周器２４はそれを９１０
分周して１５．７３４ｋＨｚの図４（Ｃ）のような信号
を出力する。タイミング発生回路１４は、たとえば、分
周器２４の出力をカウントするカウンタ，カウンタ出力
をデコードするデコーダおよびデコード出力をラッチす
るＤフリップフロップなどを含み、上述の関係にある各
クロックを出力する。なお、ＶＣＯ３０の出力はタイミ
ング信号発生回路１４において、Ｄフリップフロップの
クロックとして利用される。
【０００４】なお、ＬＰＦ２８は、コンデンサＣ１およ
びＣ２および抵抗Ｒからなる帰還経路を有するアンプＳ
を含む積分回路として構成されるが、その動作について
はここでは省略する。
びＣ２および抵抗Ｒからなる帰還経路を有するアンプＳ
を含む積分回路として構成されるが、その動作について
はここでは省略する。
【０００５】
【発明が解決しようとする課題】従来の映像信号処理回
路１では、図４（Ｄ）に示すような入力映像信号から分
離された図４（Ａ）に示すような水平同期信号を位相比
較器２６に入力すると、ＬＰＦ２８からは図４（Ｂ）に
示すような信号が出力される。ここで、図４（Ｅ）に示
す出力映像信号において、期間Ｔ１と期間Ｔ２とのそれ
ぞれにおける読み出しクロック数は一定であるが、この
期間Ｔ１においてはＶＣＯ制御電圧が図４（Ｂ）に示す
ように期間Ｔ２に比べて高くなるため、期間Ｔ１の読み
出しクロック周波数は期間Ｔ２の読み出しクロック周波
数より高くなり、結局、図４（Ｄ）に示す出力映像信号
の期間Ｔ１は期間Ｔ２より短くなり、非線形歪を生じる
という問題があった。
路１では、図４（Ｄ）に示すような入力映像信号から分
離された図４（Ａ）に示すような水平同期信号を位相比
較器２６に入力すると、ＬＰＦ２８からは図４（Ｂ）に
示すような信号が出力される。ここで、図４（Ｅ）に示
す出力映像信号において、期間Ｔ１と期間Ｔ２とのそれ
ぞれにおける読み出しクロック数は一定であるが、この
期間Ｔ１においてはＶＣＯ制御電圧が図４（Ｂ）に示す
ように期間Ｔ２に比べて高くなるため、期間Ｔ１の読み
出しクロック周波数は期間Ｔ２の読み出しクロック周波
数より高くなり、結局、図４（Ｄ）に示す出力映像信号
の期間Ｔ１は期間Ｔ２より短くなり、非線形歪を生じる
という問題があった。
【０００６】それゆえに、この発明の主たる目的は、Ｖ
ＣＯの出力周波数が安定する、水平同期回路を提供する
ことである。
ＣＯの出力周波数が安定する、水平同期回路を提供する
ことである。
【０００７】
【課題を解決するための手段】この発明は、制御電圧に
応じてその発振周波数が変化する電圧制御発振器と、電
圧制御発振器の出力を分周する分周器と、分周器の出力
と水平同期信号とを位相比較し、水平同期信号の入力タ
イミングで波形が山なりに変化する電圧を出力する位相
比較器と、位相比較器の出力電圧を受ける低域通過フィ
ルタとを含む水平同期回路において、水平同期信号の入
力タイミングと異なる所定タイミングで低域通過フィル
タの出力電圧をサンプルホールドするサンプルホールド
手段をさらに含み、サンプルホールド手段の出力電圧を
制御電圧として電圧制御発振器に与えるようにしたこと
を特徴とする、水平同期回路である。
応じてその発振周波数が変化する電圧制御発振器と、電
圧制御発振器の出力を分周する分周器と、分周器の出力
と水平同期信号とを位相比較し、水平同期信号の入力タ
イミングで波形が山なりに変化する電圧を出力する位相
比較器と、位相比較器の出力電圧を受ける低域通過フィ
ルタとを含む水平同期回路において、水平同期信号の入
力タイミングと異なる所定タイミングで低域通過フィル
タの出力電圧をサンプルホールドするサンプルホールド
手段をさらに含み、サンプルホールド手段の出力電圧を
制御電圧として電圧制御発振器に与えるようにしたこと
を特徴とする、水平同期回路である。
【０００８】
【作用】サンプルホールドパルス発生回路は、たとえ
ば、分周器を構成するカウンタのデータをデコードし
て、所定のタイミングでサンプルホールドパルスを出力
する。このパルスに応答してサンプルホールド回路でサ
ンプリングされホールドされる。そして、このホールド
された電圧によってたとえばＶＣＯが制御される。この
ため、位相同期ループの同期が確立しているときサンプ
ルホールド回路の出力はほぼゼロになり、したがってＶ
ＣＯの発振周波数すなわち、クロック周波数も一定とな
るので、出力映像信号に非線形歪は生じない。
ば、分周器を構成するカウンタのデータをデコードし
て、所定のタイミングでサンプルホールドパルスを出力
する。このパルスに応答してサンプルホールド回路でサ
ンプリングされホールドされる。そして、このホールド
された電圧によってたとえばＶＣＯが制御される。この
ため、位相同期ループの同期が確立しているときサンプ
ルホールド回路の出力はほぼゼロになり、したがってＶ
ＣＯの発振周波数すなわち、クロック周波数も一定とな
るので、出力映像信号に非線形歪は生じない。
【０００９】
【発明の効果】この発明によれば、位相同期ループの同
期が確立しているときＶＣＯの発振周波数が変動するこ
とはない。したがって、このような水平同期回路を走査
線変換回路に用いても、出力映像信号に非線形歪は生じ
ないので、画質の劣化を防止することができる。
期が確立しているときＶＣＯの発振周波数が変動するこ
とはない。したがって、このような水平同期回路を走査
線変換回路に用いても、出力映像信号に非線形歪は生じ
ないので、画質の劣化を防止することができる。
【００１０】この発明の上述の目的，その他の目的，特
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
【００１１】
【実施例】図１に示す実施例の映像信号処理回路１０
は、基本的には、図３に示す従来回路と同様に構成され
る。したがって、同一ないし相当部分には同一参照番号
を付し、重複する説明は省略する。この実施例の映像信
号処理回路１０では、位相同期ループ２０を構成するＬ
ＰＦ２８とＶＣＯ３０との間にサンプルホールド回路３
２が介挿されている。サンプルホールド回路３２は、サ
ンプルホールドパルス発生回路３４からの図２（Ｄ）に
示すようなサンプルホールドパルスに応答してオンされ
るアナログスイッチ３６とアナログスイッチ３６がオン
しているときＬＰＦ２８の出力によって充電されるコン
デンサ３８とを含む。このサンプルホールド回路３２の
出力すなわちコンデンサ３８の電圧によってＶＣＯ３０
が制御される。
は、基本的には、図３に示す従来回路と同様に構成され
る。したがって、同一ないし相当部分には同一参照番号
を付し、重複する説明は省略する。この実施例の映像信
号処理回路１０では、位相同期ループ２０を構成するＬ
ＰＦ２８とＶＣＯ３０との間にサンプルホールド回路３
２が介挿されている。サンプルホールド回路３２は、サ
ンプルホールドパルス発生回路３４からの図２（Ｄ）に
示すようなサンプルホールドパルスに応答してオンされ
るアナログスイッチ３６とアナログスイッチ３６がオン
しているときＬＰＦ２８の出力によって充電されるコン
デンサ３８とを含む。このサンプルホールド回路３２の
出力すなわちコンデンサ３８の電圧によってＶＣＯ３０
が制御される。
【００１２】なお、サンプルホールド回路３４は、具体
的には、分周器２４を構成するカウンタのカウントデー
タをデコードするデコーダを含み、カウント値が所定値
から所定値の間、図２（Ｄ）のようにハイレベルとなる
サンプルホールドパルスを出力する。図１に示す実施例
において、ＬＰＦ２８は、同期分離回路２２からの水平
同期信号が“Ｌ”である期間位相比較器２６がアクティ
ブになり、分周器２４の出力が“Ｌ”であればＬＰＦ２
８を構成するアンプＳの出力は上昇していき、分周器２
４の出力が“Ｈ”であれば下降するという積分動作を行
う。もし、図２（Ａ）および（Ｃ）に示すように分周器
２４の出力の“Ｌ”から“Ｈ”への立ち上がりが水平同
期信号の中央にあれば、位相比較器２６に水平同期信号
が入力される前と後とでアンプＳすなわちＬＰＦ２８の
出力に変化はない。しかしながら、分周器２４の出力の
立ち上がりが水平同期信号の中央よりも遅れていれば、
ＬＰＦ２８の出力は水平同期信号が入力された後で水平
同期信号が入力される前よりも電位が高くなり、その後
少しずつ下降する。
的には、分周器２４を構成するカウンタのカウントデー
タをデコードするデコーダを含み、カウント値が所定値
から所定値の間、図２（Ｄ）のようにハイレベルとなる
サンプルホールドパルスを出力する。図１に示す実施例
において、ＬＰＦ２８は、同期分離回路２２からの水平
同期信号が“Ｌ”である期間位相比較器２６がアクティ
ブになり、分周器２４の出力が“Ｌ”であればＬＰＦ２
８を構成するアンプＳの出力は上昇していき、分周器２
４の出力が“Ｈ”であれば下降するという積分動作を行
う。もし、図２（Ａ）および（Ｃ）に示すように分周器
２４の出力の“Ｌ”から“Ｈ”への立ち上がりが水平同
期信号の中央にあれば、位相比較器２６に水平同期信号
が入力される前と後とでアンプＳすなわちＬＰＦ２８の
出力に変化はない。しかしながら、分周器２４の出力の
立ち上がりが水平同期信号の中央よりも遅れていれば、
ＬＰＦ２８の出力は水平同期信号が入力された後で水平
同期信号が入力される前よりも電位が高くなり、その後
少しずつ下降する。
【００１３】アナログスイッチ３６がない従来回路（図
３）では、この信号がＶＣＯ３０に与えられるので、Ｖ
ＣＯ３０の発振周波数が高くなり、分周器２４の立ち上
がりが水平同期信号の中央にくるように動作する。逆
に、分周器２４の出力の立ち上がりが水平同期信号の中
央よりも進んでいれば、ＬＰＦ２８の出力は水平同期信
号が入力された後で水平同期信号が入力される前よりも
電位が低くなり、その後少しずつ上昇し、したがって、
ＶＣＯ３０の発振周波数が低くなり、分周器２４の立ち
上がりが同期信号の中央にくるように動作する。このよ
うに図３の従来回路では分周器２４の立ち上がりと水平
同期信号の中央とが一致していても、ＶＣＯ３０に与え
られる信号が水平同期信号期間で変化するので、先に述
べたように、走査線数を変換したときに非線形歪が生じ
てしまうのである。
３）では、この信号がＶＣＯ３０に与えられるので、Ｖ
ＣＯ３０の発振周波数が高くなり、分周器２４の立ち上
がりが水平同期信号の中央にくるように動作する。逆
に、分周器２４の出力の立ち上がりが水平同期信号の中
央よりも進んでいれば、ＬＰＦ２８の出力は水平同期信
号が入力された後で水平同期信号が入力される前よりも
電位が低くなり、その後少しずつ上昇し、したがって、
ＶＣＯ３０の発振周波数が低くなり、分周器２４の立ち
上がりが同期信号の中央にくるように動作する。このよ
うに図３の従来回路では分周器２４の立ち上がりと水平
同期信号の中央とが一致していても、ＶＣＯ３０に与え
られる信号が水平同期信号期間で変化するので、先に述
べたように、走査線数を変換したときに非線形歪が生じ
てしまうのである。
【００１４】これに対して、図１実施例においては、ア
ナログスイッチ３６はサンプルホールドパルス発生回路
３４からのサンプルホールドパルスが“Ｈ”のときにそ
の入力端と出力端とが短絡され、“Ｌ”のときに入力端
と出力端とが開放される。したがって、図２（Ｄ）に示
すサンプルホールドパルスが“Ｈ”である期間に反転ア
ンプＳすなわちＬＰＦ２８の出力がコンデンサ３８に蓄
えられ、サンプルホールドパルスが“Ｌ”である間はコ
ンデンサ３８の電荷は変化しないので、ＶＣＯ３０に与
えられる信号は、分周器２４の立ち上がりと水平同期信
号の中央とが一致していれば変化しないので、このＶＣ
Ｏ３０出力であるクロックを用いて走査線数を変換して
も非線形歪は生じない。
ナログスイッチ３６はサンプルホールドパルス発生回路
３４からのサンプルホールドパルスが“Ｈ”のときにそ
の入力端と出力端とが短絡され、“Ｌ”のときに入力端
と出力端とが開放される。したがって、図２（Ｄ）に示
すサンプルホールドパルスが“Ｈ”である期間に反転ア
ンプＳすなわちＬＰＦ２８の出力がコンデンサ３８に蓄
えられ、サンプルホールドパルスが“Ｌ”である間はコ
ンデンサ３８の電荷は変化しないので、ＶＣＯ３０に与
えられる信号は、分周器２４の立ち上がりと水平同期信
号の中央とが一致していれば変化しないので、このＶＣ
Ｏ３０出力であるクロックを用いて走査線数を変換して
も非線形歪は生じない。
【００１５】なお、サンプルホールドパルスの位相は、
水平同期信号期間の直後ではＶＣＯ３０の制御感度が高
すぎ、水平同期信号期間の直前ではＶＣＯ３０の制御感
度が低すぎるので、図２（Ｆ）に示す入力映像信号期間
のほぼ中央に設定しておく。なお、上述の実施例では、
水平同期回路を走査線数変換回路に用いた映像信号処理
回路１０について説明した。しかしながら、この発明の
水平同期回路は、他の任意の種類の映像信号処理回路に
適用できることは勿論である。
水平同期信号期間の直後ではＶＣＯ３０の制御感度が高
すぎ、水平同期信号期間の直前ではＶＣＯ３０の制御感
度が低すぎるので、図２（Ｆ）に示す入力映像信号期間
のほぼ中央に設定しておく。なお、上述の実施例では、
水平同期回路を走査線数変換回路に用いた映像信号処理
回路１０について説明した。しかしながら、この発明の
水平同期回路は、他の任意の種類の映像信号処理回路に
適用できることは勿論である。
【図１】この発明の一実施例を示す回路図である。
【図２】図１実施例の動作を示す波形図である。
【図３】従来技術を示す回路図である。
【図４】従来技術の動作を示す波形図である。
１０ …映像信号処理回路 １４ …タイミング信号発生回路 ２０ …位相同期ループ ２２ …同期分離回路 ２４ …分周器 ２６ …位相比較器 ２８ …ＬＰＦ ３０ …ＶＣＯ ３２ …サンプルホールド回路 ３４ …サンプルホールドパルス発生回路 ３６ …アナログスイッチ ３８ …コンデンサ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/04 - 5/12
Claims (1)
- 【請求項１】制御電圧に応じてその発振周波数が変化す
る電圧制御発振器と、前記電圧制御発振器の出力を分周
する分周器と、前記分周器の出力と水平同期信号とを位
相比較し、前記水平同期信号の入力タイミングで波形が
山なりに変化する電圧を出力する位相比較器と、前記位
相比較器の出力電圧を受ける低域通過フィルタとを含む
水平同期回路において、前記水平同期信号の入力タイミングと異なる 所定タイミ
ングで前記低域通過フィルタの出力電圧をサンプルホー
ルドするサンプルホールド手段をさらに含み、前記サン
プルホールド手段の出力電圧を前記制御電圧として前記
電圧制御発振器に与えるようにしたことを特徴とする、
水平同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25620292A JP3258715B2 (ja) | 1992-09-25 | 1992-09-25 | 水平同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25620292A JP3258715B2 (ja) | 1992-09-25 | 1992-09-25 | 水平同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06113168A JPH06113168A (ja) | 1994-04-22 |
| JP3258715B2 true JP3258715B2 (ja) | 2002-02-18 |
Family
ID=17289339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25620292A Expired - Fee Related JP3258715B2 (ja) | 1992-09-25 | 1992-09-25 | 水平同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3258715B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5721720A (en) * | 1994-12-28 | 1998-02-24 | Kabushiki Kaisha Toshiba | Optical recording medium recording pixel data as a compressed unit data block |
-
1992
- 1992-09-25 JP JP25620292A patent/JP3258715B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06113168A (ja) | 1994-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6236430B2 (ja) | ||
| US5206726A (en) | Time base corrector for eliminating time base fluctuations in a composite video signal | |
| JP3258715B2 (ja) | 水平同期回路 | |
| EP0417328A1 (en) | Clock generator | |
| JPH0239918B2 (ja) | ||
| KR100221885B1 (ko) | 클럭 추출 회로 | |
| JP2517160B2 (ja) | 同期検出装置 | |
| EP0196059B1 (en) | Write clock generator for time base corrector | |
| US4751575A (en) | Method of timing sampling frequency pulses for digitizing and storing color television signals reproduced from magnetic tape | |
| JP2643247B2 (ja) | デジタル同期検出装置 | |
| JPH0750926B2 (ja) | ジッタ検出回路 | |
| JP3212201B2 (ja) | 時間軸補正回路 | |
| JPH09107285A (ja) | 位相情報検出回路 | |
| JPS6113785A (ja) | 時間軸エラ−補正装置 | |
| JPH04137884A (ja) | 映像信号のメモリへの書込方法および装置 | |
| KR910000648B1 (ko) | 디지탈 vtr의 재생종료시 화면/음성 정지회로 | |
| JPH05207413A (ja) | 映像信号の処理装置 | |
| JPH0363249B2 (ja) | ||
| JP3222356B2 (ja) | 疑似ａｆｃ装置 | |
| KR100189877B1 (ko) | 시간축 보정장치 | |
| JPH09107492A (ja) | ディジタル画像処理回路 | |
| JPS59188806A (ja) | 時間軸変動補正装置 | |
| JPS63220472A (ja) | ディスク記録情報再生装置における位相同期回路 | |
| JPH02306775A (ja) | 輪郭補正回路 | |
| JPH04263578A (ja) | 水平同期信号補正回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011106 |
|
| LAPS | Cancellation because of no payment of annual fees |