JPH04183074A - 水平同期検出装置 - Google Patents
水平同期検出装置Info
- Publication number
- JPH04183074A JPH04183074A JP2311723A JP31172390A JPH04183074A JP H04183074 A JPH04183074 A JP H04183074A JP 2311723 A JP2311723 A JP 2311723A JP 31172390 A JP31172390 A JP 31172390A JP H04183074 A JPH04183074 A JP H04183074A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- horizontal
- gate pulse
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 31
- 238000000926 separation method Methods 0.000 claims description 7
- 230000002411 adverse Effects 0.000 abstract 1
- 230000001172 regenerating effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はビデオテープレコーダ(以下、VTRと略す。
)の再生信号から時間軸変動を含む水平同期を精度良く
検出する水平同期検出装置に関する。
検出する水平同期検出装置に関する。
従来の技術
近年、半導体技術の急速な発展により、大規模デ゛イジ
タル回路のLSI化や、ビデオレートで動作可能なA/
D、D/A変換器が低価格で実現可能となり、民生用V
TR等においてもディジタルメモリを利用して時間軸変
動補正装置(タイムベースコレクタ)等が実現可能とな
っている。この時間軸変動補正装置は、VTRにおいて
テープとシリンダとの相対的な速度変動によって生じる
再生映像信号の時間軸変動を補正するものである。
タル回路のLSI化や、ビデオレートで動作可能なA/
D、D/A変換器が低価格で実現可能となり、民生用V
TR等においてもディジタルメモリを利用して時間軸変
動補正装置(タイムベースコレクタ)等が実現可能とな
っている。この時間軸変動補正装置は、VTRにおいて
テープとシリンダとの相対的な速度変動によって生じる
再生映像信号の時間軸変動を補正するものである。
再生映像信号の時間軸変動を補正するためには、再生信
号から時間軸変動を検出しなければならない。この時間
軸変動の検出には再生信号の水平同期信号で検出するの
が一般的である。
号から時間軸変動を検出しなければならない。この時間
軸変動の検出には再生信号の水平同期信号で検出するの
が一般的である。
以下、第4図を参照しながら従来の水平同期検出装置に
ついて説明する。
ついて説明する。
入力端子1より入力された再生映像信号は、同期分離回
路2で同期信号を分離され、ゲート回路3に入力される
と共に、等化パルス除去回路5に入力される。等化パル
ス除去回路5に入力された同期信号は、等化パルスが除
去された後、位相比較器(PC)6. ローパスフィ
ルタ(LPF)7゜電圧制御発振器(VCO)8からな
るいわゆる自動周波数制御発振器10に入力される。こ
の自動周波数制御発振器10の電圧制御発振器8からの
出力信号は、ゲート幅調整回路9に入力され、その出力
信号がゲート回路3に入力される。ゲート回路3でゲー
トされた水平同期パルスは、出力端子4に出力される。
路2で同期信号を分離され、ゲート回路3に入力される
と共に、等化パルス除去回路5に入力される。等化パル
ス除去回路5に入力された同期信号は、等化パルスが除
去された後、位相比較器(PC)6. ローパスフィ
ルタ(LPF)7゜電圧制御発振器(VCO)8からな
るいわゆる自動周波数制御発振器10に入力される。こ
の自動周波数制御発振器10の電圧制御発振器8からの
出力信号は、ゲート幅調整回路9に入力され、その出力
信号がゲート回路3に入力される。ゲート回路3でゲー
トされた水平同期パルスは、出力端子4に出力される。
以上のように構成された従来の水平同期検出装置の具体
的な動作について、第4図および第5図を用いて説明す
る。但し、第5図は第4図の各回路における出力波形図
であり、同一信号には同一符号が付しである。
的な動作について、第4図および第5図を用いて説明す
る。但し、第5図は第4図の各回路における出力波形図
であり、同一信号には同一符号が付しである。
入力端子1より入力された再生信号aは、同期分離回路
2て同期信号すを分離させる。分離された同期信号すは
等化パルス除去回路5で垂直同期信号付近の等化パルス
を除去され、水平同期信号パルスCとして位相比較器6
に出力される。また、位相比較器6には、自走発振周波
数が水平周期(fh=15.734KHz)付近である
電圧制御発振器8からの出力パルスdが入力されている
。
2て同期信号すを分離させる。分離された同期信号すは
等化パルス除去回路5で垂直同期信号付近の等化パルス
を除去され、水平同期信号パルスCとして位相比較器6
に出力される。また、位相比較器6には、自走発振周波
数が水平周期(fh=15.734KHz)付近である
電圧制御発振器8からの出力パルスdが入力されている
。
位相比較器6からの位相誤差電圧は、ローパスフィルタ
7を通り、電圧制御発振器8に帰還されるため、電圧制
御発振器8からの出力パルスdは、常に水平同期信号パ
ルスCに位相同期するように動作している。この水平同
期信号パルスCに同期した電圧制御発振器8からの出力
パルスdは、ゲート幅調整回路9で、同期信号すの後縁
から前後2〜3μsecの期間ゲートするゲートパルス
eに調整され、ゲート回路3に入力される。同期信号す
はゲート回路3に入力され、ゲーh 、Nlルスeでゲ
ートされ、水平同期パルスfとして出力端子4に出力さ
れる。ゲートパルスeは自動周波数制御発振器10から
出力されているため、安定な水平同期周期で出力されて
おり、ノイズによる影響を受けにくい。よって、第5図
のAのような同期信号すの後縁から十分離れた位置にノ
イズがある場合でも、容易にゲートし、除去することが
できる。
7を通り、電圧制御発振器8に帰還されるため、電圧制
御発振器8からの出力パルスdは、常に水平同期信号パ
ルスCに位相同期するように動作している。この水平同
期信号パルスCに同期した電圧制御発振器8からの出力
パルスdは、ゲート幅調整回路9で、同期信号すの後縁
から前後2〜3μsecの期間ゲートするゲートパルス
eに調整され、ゲート回路3に入力される。同期信号す
はゲート回路3に入力され、ゲーh 、Nlルスeでゲ
ートされ、水平同期パルスfとして出力端子4に出力さ
れる。ゲートパルスeは自動周波数制御発振器10から
出力されているため、安定な水平同期周期で出力されて
おり、ノイズによる影響を受けにくい。よって、第5図
のAのような同期信号すの後縁から十分離れた位置にノ
イズがある場合でも、容易にゲートし、除去することが
できる。
以上のように自動周波数制御発振器10の応答特性とゲ
ートパルスeのゲート幅を最適に選ぶことによって、映
像信号部分からの影響を受けにくい同期信号すの後縁を
安定に検出でき、時間軸変動検出が行えるものである。
ートパルスeのゲート幅を最適に選ぶことによって、映
像信号部分からの影響を受けにくい同期信号すの後縁を
安定に検出でき、時間軸変動検出が行えるものである。
発明が解決しようとする課題
しかしながら上記のような従来の構成では、再生映像信
号のS/Nが悪い状態で同期信号すの後縁に近接した位
置にノイズがある場合(第5図のBのような場合)、ゲ
ート回路3でゲートした水平同期パルスf内の正規の水
平同期パルスの付近に複数の誤ったパルスが検出されて
しまい、正確な水平同期信号の後縁を検出できないとい
う問題が生してしまう。
号のS/Nが悪い状態で同期信号すの後縁に近接した位
置にノイズがある場合(第5図のBのような場合)、ゲ
ート回路3でゲートした水平同期パルスf内の正規の水
平同期パルスの付近に複数の誤ったパルスが検出されて
しまい、正確な水平同期信号の後縁を検出できないとい
う問題が生してしまう。
本発明はかかる点に鑑み、再生映像信号のS/Nが悪い
状態で同期信号が抜けたり、同期信号の間に細いパルス
状のノイズがある場合でも確実に水平同期信号の後縁を
検出することができる水平同期検出装置を提供すること
を目的とする。
状態で同期信号が抜けたり、同期信号の間に細いパルス
状のノイズがある場合でも確実に水平同期信号の後縁を
検出することができる水平同期検出装置を提供すること
を目的とする。
課題を解決するための手段
この目的を達成するために本発明の水平同期検出装置は
、再生映像信号から水平同期信号を分離する同期分離手
段と、ゲートパルスを発生させるゲートパルス発生手段
と、前記ゲートパルスによって前記水平同期信号の後縁
をゲートし、水平同期パルスを出力するゲート手段と、
前記水平同期パルスに、瞬時に位相同期したクロックを
発生させるクロック発生手段と、前記水平同期信号の後
縁が、前記ゲートパルス内に存在しない状態を判定し、
設定値以上となった場合検出信号を出力する検出手段と
を具備する構成とし、前記ゲートパルス発生手段は、前
記クロックを1水平周期期間カウンタでカウントし、そ
のカウント出力をデコードして前記ゲートパルスを発生
させるとともに、前記水平同期パルスによって前記カウ
ンタをリセットさせるものであり、前記検出信号の期間
は前記ゲートパルスの出力を停止するものである。
、再生映像信号から水平同期信号を分離する同期分離手
段と、ゲートパルスを発生させるゲートパルス発生手段
と、前記ゲートパルスによって前記水平同期信号の後縁
をゲートし、水平同期パルスを出力するゲート手段と、
前記水平同期パルスに、瞬時に位相同期したクロックを
発生させるクロック発生手段と、前記水平同期信号の後
縁が、前記ゲートパルス内に存在しない状態を判定し、
設定値以上となった場合検出信号を出力する検出手段と
を具備する構成とし、前記ゲートパルス発生手段は、前
記クロックを1水平周期期間カウンタでカウントし、そ
のカウント出力をデコードして前記ゲートパルスを発生
させるとともに、前記水平同期パルスによって前記カウ
ンタをリセットさせるものであり、前記検出信号の期間
は前記ゲートパルスの出力を停止するものである。
作用
本発明の水平同期検出装置は、上記の構成により、クロ
ックを1水平周期期間カウンタでカウントすると共に水
平同期パルスによってカウンタをリセットさせ、そのカ
ウント出力をデコードすることにより発生させたゲート
パルスによって、水平同期信号の後縁をゲートして水平
同期パルスを出力し、さらに検出信号の期間はゲートパ
ルスの出力を停止することにより確実に水平同期信号の
後縁を検出することができるのである。
ックを1水平周期期間カウンタでカウントすると共に水
平同期パルスによってカウンタをリセットさせ、そのカ
ウント出力をデコードすることにより発生させたゲート
パルスによって、水平同期信号の後縁をゲートして水平
同期パルスを出力し、さらに検出信号の期間はゲートパ
ルスの出力を停止することにより確実に水平同期信号の
後縁を検出することができるのである。
実施例
本発明の一実施例を第1図を参照しながら説明する。第
1図は本発明の実施例における水平同期検出装置のブロ
ック図を示すものである。
1図は本発明の実施例における水平同期検出装置のブロ
ック図を示すものである。
第1図において、入力端子11より入力された再生映像
信号は、同期分離回路12で同期信号を分離されゲート
回路13および位相検出回路33に出力される。ゲート
回路13からの出力信号は、ゲートパルス発生回路15
およびクロック発生回路16に出力されると共に出力端
子14に出力される。ゲートパルス発生回路15には位
相検出回路33からの検出信号とクロック発生回路16
からのクロック、さらにゲート回路13の出力信号とが
入力されており、その出力信号はゲート回路13および
位相検出回路33に入力される。
信号は、同期分離回路12で同期信号を分離されゲート
回路13および位相検出回路33に出力される。ゲート
回路13からの出力信号は、ゲートパルス発生回路15
およびクロック発生回路16に出力されると共に出力端
子14に出力される。ゲートパルス発生回路15には位
相検出回路33からの検出信号とクロック発生回路16
からのクロック、さらにゲート回路13の出力信号とが
入力されており、その出力信号はゲート回路13および
位相検出回路33に入力される。
以下に、本実施例の具体的動作について第1図および第
2図を参照しながら説明する。但し、第2図の波形図は
第1図の各回路の出力波形を示したもので、同一のもの
には同一符号を付している。
2図を参照しながら説明する。但し、第2図の波形図は
第1図の各回路の出力波形を示したもので、同一のもの
には同一符号を付している。
入力端子11より入力された再生映像信号gは、同期分
離回路12によって同期信号りか分離され、ゲート回路
13に出力される。ゲート回路13にはゲートパルス発
生回路15からのゲートパルスiも入力されており、こ
のゲートパルス1にょって同期信号りの後縁をゲートし
、水平同期パルスjを出力している。出力された水平同
期パルスjは、ゲートパルス発生回路15に入力される
と共にクロック発生回路16に入力される。クロック発
生回路1Bでは、この水平同期パルスJに瞬時に位相同
期したクロックを発生し、ゲートパルス発生回路15に
入力している。ゲートパルス発生回路15では、水平同
期パルスjの後縁でリセットしたカウンタで1水平周期
期間クロックをカウントし、そのカウント出力をデコー
ドしてゲートパルスlを発生させている。そして、水平
同期パルスJが抜けた場合(第2図のC)はセルフ1,
1セツトによりカウンタをリセットし、再び1水平周期
期間後にゲートパルスiを出力するようにしている。ま
た、スキューの発生などの場合(第2図のD)、同期信
号りとゲートパルスiの位相ずれが発生して、水平同期
パルスjが連続して出力されなくなる(第2図のE)。
離回路12によって同期信号りか分離され、ゲート回路
13に出力される。ゲート回路13にはゲートパルス発
生回路15からのゲートパルスiも入力されており、こ
のゲートパルス1にょって同期信号りの後縁をゲートし
、水平同期パルスjを出力している。出力された水平同
期パルスjは、ゲートパルス発生回路15に入力される
と共にクロック発生回路16に入力される。クロック発
生回路1Bでは、この水平同期パルスJに瞬時に位相同
期したクロックを発生し、ゲートパルス発生回路15に
入力している。ゲートパルス発生回路15では、水平同
期パルスjの後縁でリセットしたカウンタで1水平周期
期間クロックをカウントし、そのカウント出力をデコー
ドしてゲートパルスlを発生させている。そして、水平
同期パルスJが抜けた場合(第2図のC)はセルフ1,
1セツトによりカウンタをリセットし、再び1水平周期
期間後にゲートパルスiを出力するようにしている。ま
た、スキューの発生などの場合(第2図のD)、同期信
号りとゲートパルスiの位相ずれが発生して、水平同期
パルスjが連続して出力されなくなる(第2図のE)。
この状態は位相検出回路33にて、同期信号りの後縁が
ゲートパルスiの中に存在しない状態を判定し、設定値
以上となった場合に(第2図では設定値2回)検出信号
kを出力する。そして、検出信号にの期間はゲートパル
スiの出力を停止する。こうすることにより、スキュー
に追従して水平同期パルスjが出力され、同時に検出信
号kが停止されて、ゲートパルスiが再び出力されるよ
うになる。なお、水平同期パルスjが出力されない場合
はゲートパルス発生回路15内のカウンタのセルフリセ
ットの情報を利用して、ダミーの水平同期パルスを作成
することができ(第2図のF)、このダミー水平同期パ
ルスにより補間すればよい。
ゲートパルスiの中に存在しない状態を判定し、設定値
以上となった場合に(第2図では設定値2回)検出信号
kを出力する。そして、検出信号にの期間はゲートパル
スiの出力を停止する。こうすることにより、スキュー
に追従して水平同期パルスjが出力され、同時に検出信
号kが停止されて、ゲートパルスiが再び出力されるよ
うになる。なお、水平同期パルスjが出力されない場合
はゲートパルス発生回路15内のカウンタのセルフリセ
ットの情報を利用して、ダミーの水平同期パルスを作成
することができ(第2図のF)、このダミー水平同期パ
ルスにより補間すればよい。
次に、ゲートパルス発生回路15の具体的な一実施例に
ついて第3図を用いて説明する。但し、第1図および第
2図と同一の信号には同一の符号を付している。
ついて第3図を用いて説明する。但し、第1図および第
2図と同一の信号には同一の符号を付している。
第1の入力端子19に入力されたクロック発生回路16
からのクロックmは、カウンタ21に入力される。カウ
ンタ21には、第2の入力端子20からの水平同期パル
スjとカウンタ21がら出力されるセルフリセットnが
ANDゲート22でANDされたリセット信号Oとが入
力されている。
からのクロックmは、カウンタ21に入力される。カウ
ンタ21には、第2の入力端子20からの水平同期パル
スjとカウンタ21がら出力されるセルフリセットnが
ANDゲート22でANDされたリセット信号Oとが入
力されている。
(ここで、水平同期パルス」およびセルフリセットnは
負極性であるため、リセット信号0は両者のOR論理に
よって生成される。)このリセット信号Oよりカウンタ
21てクロックmを1水平周期期間カウントし、カウン
トデータpをデコーダ22に出力する。デコーダ22で
はこのカウンタデータpによりゲートパルスiをデコー
ドし出力端子23に出力する。また、デコーダ22には
位相検出回路33より出力された検出信号kが、第3の
入力端子24より入力され、検出信号にの期間はゲート
パルスiの発生を停止する。
負極性であるため、リセット信号0は両者のOR論理に
よって生成される。)このリセット信号Oよりカウンタ
21てクロックmを1水平周期期間カウントし、カウン
トデータpをデコーダ22に出力する。デコーダ22で
はこのカウンタデータpによりゲートパルスiをデコー
ドし出力端子23に出力する。また、デコーダ22には
位相検出回路33より出力された検出信号kが、第3の
入力端子24より入力され、検出信号にの期間はゲート
パルスiの発生を停止する。
以上のように本発明によれば、分離した同期信号を常に
正確に1水平周期期間カウントし作成したゲートパルス
でデートすることにより、再生映像信号のS/Nが悪く
ノイズの影響がある場合でも、常に安定した水平同期信
号の後縁を得ることができるものである。
正確に1水平周期期間カウントし作成したゲートパルス
でデートすることにより、再生映像信号のS/Nが悪く
ノイズの影響がある場合でも、常に安定した水平同期信
号の後縁を得ることができるものである。
なお、ゲートパルス発生回路15において、再生映像信
号の水平同期信号周期は、NTSC方式では63.55
μSeC周期で再生されている。
号の水平同期信号周期は、NTSC方式では63.55
μSeC周期で再生されている。
しかしこのとき、実際再生される信号には、ジ、ツタ(
時間軸変動成分)が存在しており、これにより水平同期
信号周期のバラツキとしておよそ200〜300nse
cぐらいあるものと思われる。
時間軸変動成分)が存在しており、これにより水平同期
信号周期のバラツキとしておよそ200〜300nse
cぐらいあるものと思われる。
また、ゲートパルスの幅をあまり大きく取ると、ゲート
パルス内にノイズが入った場合、検出誤差が大きくなり
、例えばそれによって時間軸検出を行ってジッダを補正
した場合、横筋状のノイズとなってしまう。従って、ゲ
ート、aルスの幅としては、水平同期信号から63.0
0μSeC以上、64.00μSeC以下ぐらいの範囲
のものが望まれる。
パルス内にノイズが入った場合、検出誤差が大きくなり
、例えばそれによって時間軸検出を行ってジッダを補正
した場合、横筋状のノイズとなってしまう。従って、ゲ
ート、aルスの幅としては、水平同期信号から63.0
0μSeC以上、64.00μSeC以下ぐらいの範囲
のものが望まれる。
また、同様に信号方式がCCIR方式の場合は、同様に
ゲートパルス幅として、水平同期信号から63.50μ
sec以上、64.50μSec以下ぐらいの範囲のも
のが望まれる。
ゲートパルス幅として、水平同期信号から63.50μ
sec以上、64.50μSec以下ぐらいの範囲のも
のが望まれる。
発明の効果
以上のように本発明は、S/Nが悪くノイズを多く含ん
た再生映像信号においても、確実にしかも安定に水平同
期信号を検出てきる。その結果、水平同期信号により確
実で安定な時間軸変動を検出でき、その実用的効果は太
きい。
た再生映像信号においても、確実にしかも安定に水平同
期信号を検出てきる。その結果、水平同期信号により確
実で安定な時間軸変動を検出でき、その実用的効果は太
きい。
第1図は本発明の実施例における水平同期検出装置の構
成を示すブロック図、第2図は同実施例における動作波
形図、第3図は同実施例におけるゲートパルス発生回路
の内部構成を示すブロック図、第4図は従来の水平同期
信号検出装置の構成を示すブロック図、第5図は第4図
における従来例の動作波形図である。 11・・・入力端子、 12・・・同期分離回路、1
3・・・ゲート回路、 14・・・出力端子、 1
5・・・ゲートパルス発生回路、 16・・・クロン
ク発生回路、 33・・・位相検出回路。 代理人の氏名 弁理士 小鍜治 明 ほか2名円 3
図 、y 第4図
成を示すブロック図、第2図は同実施例における動作波
形図、第3図は同実施例におけるゲートパルス発生回路
の内部構成を示すブロック図、第4図は従来の水平同期
信号検出装置の構成を示すブロック図、第5図は第4図
における従来例の動作波形図である。 11・・・入力端子、 12・・・同期分離回路、1
3・・・ゲート回路、 14・・・出力端子、 1
5・・・ゲートパルス発生回路、 16・・・クロン
ク発生回路、 33・・・位相検出回路。 代理人の氏名 弁理士 小鍜治 明 ほか2名円 3
図 、y 第4図
Claims (1)
- 【特許請求の範囲】 再生映像信号から水平同期信号を分離する同期分離手段
と、 ゲートパルスを発生させるゲートパルス発生手段と、 前記ゲートパルスによって前記水平同期信号の後縁をゲ
ートし、水平同期パルスを出力するゲート手段と、 前記水平同期パルスに、瞬時に位相同期したクロックを
発生させるクロック発生手段と、 前記水平同期信号の後縁が前記ゲートパルス内に存在し
ない状態を判定し、設定値以上となった場合検出信号を
出力する検出手段とを具備し、前記ゲートパルス発生手
段は、前記クロックを1水平周期期間カウンタでカウン
トし、そのカウント出力をデコードして前記ゲートパル
スを発生させるとともに、前記水平同期パルスによって
前記カウンタをリセットさせるものであり、前記検出信
号の期間は前記ゲートパルスの出力を停止する水平同期
検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2311723A JPH04183074A (ja) | 1990-11-16 | 1990-11-16 | 水平同期検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2311723A JPH04183074A (ja) | 1990-11-16 | 1990-11-16 | 水平同期検出装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04183074A true JPH04183074A (ja) | 1992-06-30 |
Family
ID=18020701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2311723A Pending JPH04183074A (ja) | 1990-11-16 | 1990-11-16 | 水平同期検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04183074A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57154983A (en) * | 1981-03-20 | 1982-09-24 | Victor Co Of Japan Ltd | Multiplying circuit of horizontal scan frequency |
JPS58191573A (ja) * | 1982-05-06 | 1983-11-08 | Victor Co Of Japan Ltd | 水平走査周波数逓倍回路 |
JPS60157378A (ja) * | 1983-09-08 | 1985-08-17 | Seiko Epson Corp | タイミング信号抽出回路 |
JPH0193266A (ja) * | 1987-10-02 | 1989-04-12 | Mitsubishi Electric Corp | 複合同期信号分離装置 |
JPH01155776A (ja) * | 1987-12-11 | 1989-06-19 | Matsushita Electric Ind Co Ltd | 同期信号抽出回路 |
-
1990
- 1990-11-16 JP JP2311723A patent/JPH04183074A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57154983A (en) * | 1981-03-20 | 1982-09-24 | Victor Co Of Japan Ltd | Multiplying circuit of horizontal scan frequency |
JPS58191573A (ja) * | 1982-05-06 | 1983-11-08 | Victor Co Of Japan Ltd | 水平走査周波数逓倍回路 |
JPS60157378A (ja) * | 1983-09-08 | 1985-08-17 | Seiko Epson Corp | タイミング信号抽出回路 |
JPH0193266A (ja) * | 1987-10-02 | 1989-04-12 | Mitsubishi Electric Corp | 複合同期信号分離装置 |
JPH01155776A (ja) * | 1987-12-11 | 1989-06-19 | Matsushita Electric Ind Co Ltd | 同期信号抽出回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4238770A (en) | Vertical synchronizing signal detector circuit | |
JP2999508B2 (ja) | 時間軸誤差信号発生装置 | |
JPH0588023B2 (ja) | ||
JPH11355603A (ja) | 水平同期検出回路 | |
EP0756799A1 (en) | Device for deriving a clock signal from a synchronizing signal and a video recorder provided with the device | |
JPH04183074A (ja) | 水平同期検出装置 | |
JP2502742B2 (ja) | 水平同期信号検出装置 | |
JPH0435183A (ja) | 水平同期信号検出装置 | |
US4866394A (en) | Phase synchronizing circuit for a time axis shift correcting circuit | |
JPS6174464A (ja) | 垂直同期信号作成回路 | |
JPS6245336Y2 (ja) | ||
JP3408131B2 (ja) | 水平同期信号検出回路 | |
JPS61214868A (ja) | Pll回路 | |
JPH0585982B2 (ja) | ||
JPH0767144B2 (ja) | 画像信号用同期回路 | |
JP3475773B2 (ja) | 映像信号処理装置及び液晶表示装置 | |
JP3114180B2 (ja) | 同期不連続検知装置 | |
JPH05300470A (ja) | クロック信号生成回路 | |
JPS6155824B2 (ja) | ||
JPH01305785A (ja) | ジッタ補正装置 | |
JPH07226860A (ja) | Pll回路 | |
JPH0211048B2 (ja) | ||
JPH02294178A (ja) | 時間軸誤差補正装置 | |
JPH0335675A (ja) | ビデオ信号のpll回路 | |
JPH08140058A (ja) | スキュー補正装置 |