JPH0588023B2 - - Google Patents

Description

【発明の詳細な説明】 発明の技術分野 本発明は、PSK信号の搬送波に位相同期させ
て再生搬送波を出力し得るようにした位相同期回
路に関するものである。

従来技術と問題点 PSK信号を復調する為の同期検波方式に於て
は、PSK信号の搬送波に位相同期させた搬送波
を再生する必要があり、従来は例えば第１図に示
す構成が採用されていた。同図に於て、１は
PSK信号の入力端子、２は位相検波器、３は復
調されたデータの出力端子、４はベースバンド処
理回路、５は加算回路、６はループフイルタ、７
は電圧制御発振器、８は掃引発振器、９は結合用
のコンデンサ、１０はアンドゲートである。受信
入力信号が４相PSK信号の場合、位相検波器２
では電圧制御発振器７の出力の再生搬送波とそれ
を９０度移相した搬送波とにより、４相PSK信
号を同期検波し、データを復調して出力端子３か
ら出力する。又そのデータはベースバンド処理回
路４に加えられ、位相誤差信号と同期状態である
か否かの判定信号ｂとが出力さる。

位相誤差信号は加算回路５からループフイルタ
６を介して電圧制御発振器７に制御電圧として印
加され、入力端子１に加えられたPSK信号の搬
送波位相に、電圧制御発振器７の出力の再生搬送
波の位相が同期化される。ベースバンド処理回路
４からの判定信号ｂは、非同期状態のとき“１”
であり、同期状態のとき“０”である。従つて、
同期状態のときは掃引発振器８からの掃引信号ａ
は電圧制御発振器７に加えられないものとなり、
位相誤差信号が零となるように位相同期ループが
動作することになる。又非同期状態のときに掃引
信号ａはアンドゲート１０，コンデンサ９を介し
て加算回路５に加えら、位相誤差信号と共に、ル
ープフイルタ６を介して電圧制御発振器７の制御
電圧として印加されるので、電圧制御発振器７の
出力周波数は掃引されて、同期引込みが行われ
る。

その場合、掃引発振器８からの一定周期で
“１”，“０”を繰り返す掃引信号の周波数は、、電
圧制御発振器７の出力周波数に比較して低い周波
数であり、コンデンサ９を介して加算器９には擬
似的な３値の信号として加えらる。ループフイル
タ６はこの３値の信号をほぼ通過させる程度の周
波数特性を有するもので、電圧制御発振器７は、
加算器９を介して加えらる擬似的な３値の信号に
より、例えば、正極性の時に正方向に出力周波数
が変化され、反対に負極性の時に負方向に出力周
波数が変化されて、電圧制御発振器７の出力周波
数が掃引さることになる。

第２図は第１図の各部の信号の波形の一例を示
すもので、掃引信号ａはａ、判定信号ｂはｂ、コ
ンデンサ９を介して加算回路５に加えられる信号
ｃはｃ、アンドゲート１０の出力の信号ｄはｄで
示す。掃引信号ａは第２図ａに示すように一定周
期で“１”，“０”を繰り返すものであり、判定信
号ｂが非同期状態を示す“１”のとき、アンドゲ
ート１０を介して位相同期ループに加えられるも
のである。又コンデンサ９はアンドゲート１０の
出力と位相同期ループとの直流結合を避けると共
に、擬似的な３値信号を出力する為のものであ
る。判定信号ｂが非同期状態の“１”から同期状
態の“０”に変化すると、アンドゲート１０の出
力は掃引信号ａのレベルに関係なく、“０”とな
るものであるから、掃引信号ａが“１”のときに
判定信号ｂが“０”となると、コンデンサ９の充
放電により第２図ｃに示すように余分な信号成分
c′が出力されることになり、この信号成分により
折角同期引込み状態になつても外乱と同様に同期
外れとなる場合がある。

又第２図b′，c′，d′はそれぞれ判定信号ｂ，コ
ンデンサ９の出力の信号ｃ，アンドゲート１０の
出力の信号ｄの波形の他の例を示すものであり、
この場合は掃引信号ａが“０”のとき判定信号ｂ
が“０”となるものであるから、位相同期ループ
に加えられる信号は、擬似３値の信号として加え
られるので何等問題はない。即ち掃引信号ａが
“１”のとき同期状態に移行して掃引が停止され
ると、余分な掃引信号成分c′が発生して位相同期
ループに外乱を与える欠点があつた。

発明の目的 本発明は、位相同期ループの同期引込みによる
掃引停止が行われたとき、掃引信号レベルを同期
直前のレベルに保持するようにして、不要な掃引
信号成分が発生しないようにすることを目的とす
るものである。以下実施例について詳細に説明す
る。

発明の実施例 第３図は本発明の実施例のブロツク図であり、
第１図と同一符号は同一部分を示し、１１は選択
回路である。この選択回路１１は端子Ａにベース
バンド処理回路４からの判定信号ｂが入力され、
端子Ｂに出力端子Ｘの出力信号ｄが入力される。
判定信号ｂが“１”のときは、掃引発振器８の出
力の掃引信号ａがそのまま出力され、判定信号ｂ
が“０”のときは、選択回路１１の出力端子Ｘの
出力信号ｄが“０”であると“０”，“１”である
と“１”を出力する構成を有するものである。こ
れは簡単な論理回路で構成することがである。

第４図は第３図の各部の信号の波形の一例を示
すもので、ａに示す掃引信号ａが“１”のとき
に、ｂに示すように判定信号ｂが“０”になつた
とき、選択回路１１の出力信号ｄはｄに示すよう
に“１”に保持さることになり、それによりコン
デンサ９の出力の信号ｃはｃに示すように、余分
の掃引信号成分を発生しないものとなる。

又第４図のb′に示すように、判定信号ｂが掃引
信号ａの“０”のとき“０”となると、選択回路
１１の出力端子Ｘの出力信号ｄはd′に示すように
“０”となり、コンデンサ９の出力の信号ｃは
c′に示すものとなる。この場合は、第２図のb′〜
d′に示す場合と同様となる。

前述の如く、掃引信号ａが“１”のときに非同
期状態から同期状態になつて、掃引が停止されて
も、選択回路１１の出力信号ｄは“１”を保持す
るので、従来例のような不要の掃引信号成分を発
生することがないので、同期状態を維持すること
ができるものとなる。

発明の効果 以上説明したように、本発明は、PSK信号の
復調の為の搬送波に電圧制御発振器７の出力位相
を同期化させる位相同期回路に於て、ベースバン
ド処理回路４等の位相同期状態を判定する手段か
らの判定信号ｂと、掃引発振器８からの所定の周
期で“１”，“０”となる掃引信号ａとが加えられ
る選択回路１１等の回路と、この回路の出力信号
を加算回路５等を介して電圧制御発振器７の制御
電圧に擬似３値信号として重畳する為のコンデン
サ９とを備え、選択回路１１等の回路は、ベース
バンド処理回路４等の判定手段からの非同期状態
の判定信号により掃引発振器８からの掃引信号ａ
を出力し、それによつて、コンデンサ９を介して
形成した擬似３値信号を制御電圧に重畳して電圧
制御発振器７に加え、同期引込みの為の掃引を行
わせ、又選択回路１１等の回路は、判定手段から
の同期状態の判定信号によりその直前の掃引信号
ａのレベルを保持して、不要の掃引信号成分の発
生を防止するものである。

従つて、掃引発振器８は比較的簡単な構成の発
振器で済むことになり、且つ同期状態となつたと
きに、不要な掃引信号成分が電圧制御発振器７に
加えられないから、安定な位相同期引込みを行わ
せることができる利点がある。

なお、判定信号ｂは、前述の実施例と反対に非
同期状態のとき“０”、同期状態のとき“１”と
することも可能であり、その場合は選択回路１１
の論理構成を判定信号の論理に対応した構成とす
れば良いことになる。

【図面の簡単な説明】

第１図は従来の位相同期回路のブロツク図、第
２図は第１図の各図の信号の一例の波形図、第３
図は本発明の実施例のブロツク図、第４図は第３
図の各部の信号の一例の波形図である。 １は入力端子、２は位相検波器、３はデータの
出力端子、４はベースバンド処理回路、５は加算
回路、６はループフイルタ、７は電圧制御発振
器、８は掃引発振器、９はコンデンサ、１１は選
択回路である。

Claims (1)

1. 【特許請求の範囲】 １ PSK信号の搬送波に電圧制御発振器の出力
   信号位相を同期化させる位相同期回路に於て、 位相同期状態を判定する判定手段からの判定信
   号と、掃引発振器からの所定の周期で“１”，
   “０”となる掃引信号と、出力信号を帰還した信
   号とが加えられ、前記判定手段からの非同期状態
   の判定信号により前記掃引発振器からの掃引信号
   を選択出力し、且つ前記判定手段からの同期状態
   の判定信号に基づき前記出力信号を帰還した信号
   に対応した同じ値の信号を選択出力して同期直前
   の出力値を保持する選択回路と、 該選択回路から出力される前記掃引信号を擬似
   ３値信号として前記電圧制御発振器の制御電圧に
   重畳させる為のコンデンサと を備えたことを特徴とする位相同期回路。