JPS61159850A - 同期検波回路 - Google Patents
同期検波回路Info
- Publication number
- JPS61159850A JPS61159850A JP59281245A JP28124584A JPS61159850A JP S61159850 A JPS61159850 A JP S61159850A JP 59281245 A JP59281245 A JP 59281245A JP 28124584 A JP28124584 A JP 28124584A JP S61159850 A JPS61159850 A JP S61159850A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- phase detector
- detector
- multiplier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2273—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は同期検波回路に関し、一層詳細には、デジタル
通信方式に好適に用いられるコスタスループ形同期検波
回路に関する。
通信方式に好適に用いられるコスタスループ形同期検波
回路に関する。
通信方式は、一般的にアナログ通信方式とデジタル通信
方式とに区分することが出来る。信号変換操作方法に依
拠した区分である。この中、デジタル通信方式は、 ■伝送および交換機能の結合が容易に行われる、 ■異なる信号に対しても同一の信号形式を採用すること
が可能である、 ■二分割多重方式を用いることが出来る、等の理由によ
り、近年、益々広汎に普及しつつある。そこで、この種
のデジタル通信方式において、ＰＬＬの原理を応用して
搬送波の再生を行う回路が種々提案されている。コスタ
スループ形同期検波回路はその好適な一例と謂えよう。
方式とに区分することが出来る。信号変換操作方法に依
拠した区分である。この中、デジタル通信方式は、 ■伝送および交換機能の結合が容易に行われる、 ■異なる信号に対しても同一の信号形式を採用すること
が可能である、 ■二分割多重方式を用いることが出来る、等の理由によ
り、近年、益々広汎に普及しつつある。そこで、この種
のデジタル通信方式において、ＰＬＬの原理を応用して
搬送波の再生を行う回路が種々提案されている。コスタ
スループ形同期検波回路はその好適な一例と謂えよう。
′そこで、第１図に従来技術に係るコスタスループ形
同期検波回路の一例を示す。すなわち、入力側２には並
列に接続されるＣＯＳ位相検波器４とＳＩＮ位相検波器
６の夫々の一方の入力端子が接続され、これらのＣＯＳ
位相検波器４とＳＩＮ位相検波器６の出力側には夫々両
者の出力を受ける乗算器８が接続されている。乗算器８
の出力側は、一方において、クロック再生器１０に接続
され、このクロック再生器１０の出力側はさらに位相比
較器１２の一方の入力端子に接続されている。また、こ
の位相比較器１２の他方の端子側には前記乗算器８の出
力側が接続されている。
同期検波回路の一例を示す。すなわち、入力側２には並
列に接続されるＣＯＳ位相検波器４とＳＩＮ位相検波器
６の夫々の一方の入力端子が接続され、これらのＣＯＳ
位相検波器４とＳＩＮ位相検波器６の出力側には夫々両
者の出力を受ける乗算器８が接続されている。乗算器８
の出力側は、一方において、クロック再生器１０に接続
され、このクロック再生器１０の出力側はさらに位相比
較器１２の一方の入力端子に接続されている。また、こ
の位相比較器１２の他方の端子側には前記乗算器８の出
力側が接続されている。
次に、前記位相比較器１２の出力側はループフィルタ１
４に接続され、さらに、このループフィルタ１４の出力
側は電圧制御発振器（ＶＣＯ） １６に接続されている
。さらにまた、この電圧制御発振器１６の出力側は移相
器１８に接続されると共にこの移相器１８の一方の出力
端子は伝送路Ａを介して前記ＣＯＳ位相検波器４の一方
の入力端子に接続し、また、この移相器１８の他方の出
力端子は伝送路Ｂを介して前記ＳＩＮ位相検波器６の他
方の入力端子に接続している。さらに、この従来技術に
おいては、前記ＣＯＳ位相検波器４の出力側は復号器２
０に接続し、同様にして、ＳＩＮ位相検波器６もこの復
号器２０に入力されるよう構成している。なお、図中、
参照符号２２はこのコスタスループ形同期検波回路の出
力端子を示す。、このような回路構成においては、入力
側２から入力される中間周波数（以下ＩＦ周波数という
）の受信信号を１ｉ（ｔ）とすると、この／１（ｔ）は
次の式より求められる。
４に接続され、さらに、このループフィルタ１４の出力
側は電圧制御発振器（ＶＣＯ） １６に接続されている
。さらにまた、この電圧制御発振器１６の出力側は移相
器１８に接続されると共にこの移相器１８の一方の出力
端子は伝送路Ａを介して前記ＣＯＳ位相検波器４の一方
の入力端子に接続し、また、この移相器１８の他方の出
力端子は伝送路Ｂを介して前記ＳＩＮ位相検波器６の他
方の入力端子に接続している。さらに、この従来技術に
おいては、前記ＣＯＳ位相検波器４の出力側は復号器２
０に接続し、同様にして、ＳＩＮ位相検波器６もこの復
号器２０に入力されるよう構成している。なお、図中、
参照符号２２はこのコスタスループ形同期検波回路の出
力端子を示す。、このような回路構成においては、入力
側２から入力される中間周波数（以下ＩＦ周波数という
）の受信信号を１ｉ（ｔ）とすると、この／１（ｔ）は
次の式より求められる。
／１（ｔ）＝ ＣＯＳ （ωｃ −を十φ（ｔ） ）
−−−−−（１１但し、 φ（ｔ） ＝ ｒｃ／２ ・ａｎ ・（ｔ／Ｔ）
＋ΔθωＣ：搬送波中心周波数 Ｔ ：変調符号の１シンボル周期 ａｎ ：ｎＴ≦ｔ≦（ｎ＋１）・Ｔにおいて変調符号
０．１に対応して−１，１をとる定数 Δθ：位相誤差 また、移相器１８の一方の出力である０°再生搬送波ｆ
Ｒ（ｔ）Ａは次の式より求められる。
−−−−−（１１但し、 φ（ｔ） ＝ ｒｃ／２ ・ａｎ ・（ｔ／Ｔ）
＋ΔθωＣ：搬送波中心周波数 Ｔ ：変調符号の１シンボル周期 ａｎ ：ｎＴ≦ｔ≦（ｎ＋１）・Ｔにおいて変調符号
０．１に対応して−１，１をとる定数 Δθ：位相誤差 また、移相器１８の一方の出力である０°再生搬送波ｆ
Ｒ（ｔ）Ａは次の式より求められる。
ｎＲ（ｔ）Ａ ＝Ｃ０Ｓ ωｃｔ−−−−−−（２）さ
らにまた、前記移相器１８の他方の出力となる一９０’
再生搬送波１Ｒ（ｔ）Ｂは次の式より求められる。
らにまた、前記移相器１８の他方の出力となる一９０’
再生搬送波１Ｒ（ｔ）Ｂは次の式より求められる。
１Ｒ（ｔ）Ｂ ＝ＣＯ５（ωｃｔ −π／２） −−
−−−−−（３１この結果、前記ＣＯＳ位相検波器４の
出力は次の式より求められる。
−−−−−（３１この結果、前記ＣＯＳ位相検波器４の
出力は次の式より求められる。
ＶＣ（ｔ）＝ＣＯ５φ（ｔ） −−−−−−−（４１一
方、ＳＩＮ位相検波器６の出力は次の式によって求めら
れる。
方、ＳＩＮ位相検波器６の出力は次の式によって求めら
れる。
Ｖｓ（ｔ）＝ＳＩＮ φ（ｔ） −−−−−−−（５）
従って、前記乗算器８の出力は次の式によって求められ
る。
従って、前記乗算器８の出力は次の式によって求められ
る。
Ｖｘ（ｔ） ＝ Ｖｃ（ｔ） ｘ Ｖｓ（ｔ）＝１／
２ ・５ＩＮ（π・ａｎ−ｔ／Ｔ ＋ ２Δθ）−・−
ｍ−−−−・（６） 一方、クロック再生器１０から出力される再生クロック
信号Ｖｂｉｔ（ｔ） ＝Ｃ０Ｓ（πＸｔ／Ｔ）と前記乗
算器８の出力Ｖｘ（ｔ）とを位相比較器１２に入力し両
者を乗算すると、Ｖｚ（ｔ）が得られる。すなわち、 Ｖｚ（ｔ） ＝ Ｖｘ（ｔ） Ｘ Ｖｂｉｔ（ｔ）＝’
Ａ ５ＩＮ（π・ａｎ−ｔ／Ｔ＋ ２Δθ）ｘｃＯｓ
（π・ｔ／Ｔ）・・−・＝（７）この出力Ｖ ｚ （ｔ
）をループフィルタ１４に入力すれば、このループフィ
ルタ１４から出力される直流電圧成分Ｖｄｃは次の式に
よって求められる。
２ ・５ＩＮ（π・ａｎ−ｔ／Ｔ ＋ ２Δθ）−・−
ｍ−−−−・（６） 一方、クロック再生器１０から出力される再生クロック
信号Ｖｂｉｔ（ｔ） ＝Ｃ０Ｓ（πＸｔ／Ｔ）と前記乗
算器８の出力Ｖｘ（ｔ）とを位相比較器１２に入力し両
者を乗算すると、Ｖｚ（ｔ）が得られる。すなわち、 Ｖｚ（ｔ） ＝ Ｖｘ（ｔ） Ｘ Ｖｂｉｔ（ｔ）＝’
Ａ ５ＩＮ（π・ａｎ−ｔ／Ｔ＋ ２Δθ）ｘｃＯｓ
（π・ｔ／Ｔ）・・−・＝（７）この出力Ｖ ｚ （ｔ
）をループフィルタ１４に入力すれば、このループフィ
ルタ１４から出力される直流電圧成分Ｖｄｃは次の式に
よって求められる。
Ｖｄｃ＝１／２ １１Ｎ（２Δθ）＝Δθ−−−−−−
（８）すなわち、前記電圧制御発振器１６への入力電圧
は位相誤差Δθとなり、搬送波が再生されることになる
。
（８）すなわち、前記電圧制御発振器１６への入力電圧
は位相誤差Δθとなり、搬送波が再生されることになる
。
次いで、これを移相器１８に入力すると、この移相器１
８はＯ０再生搬送波並びに−９０°搬送波を発生する。
８はＯ０再生搬送波並びに−９０°搬送波を発生する。
ＣＯＳ位相検波器４はこの移相器１８のＯ°再生搬送波
と入力側２から得られるＩＦ受信信号との位相差を検出
して復号器２０に導出し、一方、ＳＩＮ位相検波器６は
前記移相器１８から導出される一９０°再生搬送波と前
記ＩＦ受信信号との位相差を検出して前記復号器２０に
導出する。
と入力側２から得られるＩＦ受信信号との位相差を検出
して復号器２０に導出し、一方、ＳＩＮ位相検波器６は
前記移相器１８から導出される一９０°再生搬送波と前
記ＩＦ受信信号との位相差を検出して前記復号器２０に
導出する。
このようにして、ＣＯ３位相検波器４とＳＩＮ位相検波
器６からの出力データは前記復号器２０によってさらに
所要データに再生された後、再生データ出力端子２２よ
り出力される。
器６からの出力データは前記復号器２０によってさらに
所要データに再生された後、再生データ出力端子２２よ
り出力される。
そこで、前記のような構成を再生する従来技術に係るコ
スタスループ形同期検波回路では、第１図並びに第７式
から容易に諒解されるように、乗算器８の出力であるＶ
ｘ（ｔ）内のｔ／Ｔとクロック再生器Ｖｉｔ（ｔ）内の
ｔ／Ｔが等しくなければ第８式のＶｄｃ＝Δθを正確に
抽出することは出来ない。然しなから、前記のようなコ
スタスループ形同期検波回路においては、クロック再生
器１０の入力信号は乗算器８から得られるものであり、
従って、ＣＯＳ位相検波器４、ＳＩＮ位相検波器６およ
び乗算器８と相関関係が存在する。
スタスループ形同期検波回路では、第１図並びに第７式
から容易に諒解されるように、乗算器８の出力であるＶ
ｘ（ｔ）内のｔ／Ｔとクロック再生器Ｖｉｔ（ｔ）内の
ｔ／Ｔが等しくなければ第８式のＶｄｃ＝Δθを正確に
抽出することは出来ない。然しなから、前記のようなコ
スタスループ形同期検波回路においては、クロック再生
器１０の入力信号は乗算器８から得られるものであり、
従って、ＣＯＳ位相検波器４、ＳＩＮ位相検波器６およ
び乗算器８と相関関係が存在する。
すなわち、乗算器８の出力であるＶｘ（ｔ）とクロック
再生器１０の出力であるＶｂｉｔ（ｔ）とが相関をもっ
ているために、それらの二重ループが形成されている。
再生器１０の出力であるＶｂｉｔ（ｔ）とが相関をもっ
ているために、それらの二重ループが形成されている。
従って、搬送波を正確に再生し、送信データを正しく復
調するまでの同期引き込み時間は、Ｖｘ（ｔ）が同期引
き込みを完了する時間とＶｂｉｔ（ｔ）が同期引き込み
を完了する時間の積となるため、全体としての同期引き
込み時間が極めて遅くなるという不都合が存在していた
。
調するまでの同期引き込み時間は、Ｖｘ（ｔ）が同期引
き込みを完了する時間とＶｂｉｔ（ｔ）が同期引き込み
を完了する時間の積となるため、全体としての同期引き
込み時間が極めて遅くなるという不都合が存在していた
。
本発明は前記問題点を克服するためになされたものであ
って、少なくとも乗算器の出力であるＶｘ（ｔ）とクロ
ック再生器の出力であるＶｂｉｔ（ｔ）が相関をもたな
いように構成し、コスタスループ形同期検波回路におい
て、その同期引き込み時間を短縮することを目的とする
。
って、少なくとも乗算器の出力であるＶｘ（ｔ）とクロ
ック再生器の出力であるＶｂｉｔ（ｔ）が相関をもたな
いように構成し、コスタスループ形同期検波回路におい
て、その同期引き込み時間を短縮することを目的とする
。
前記の目的を達成するために、本発明は入力信号を受け
る第１の位相検波器と第２の位相検波器と、前記二つの
位相検波器の出力信号を受ける乗算器と、前記乗算器の
出力を一方の入力端子に受ける位相比較器と、前記位相
比較器とループフィルタ、電圧制御発振器を介して接続
しさらに前記第１位相検波器と第２位相検波器に互いに
異なる位相で信号を送給する移相器と、前記第１位相検
波器と第２位相検波器の出力側に接続される復号器とを
含み、さらに、前記位相比較器の他方の入力端子クロッ
ク再生器の出力側を接続すると共にこのクロック再生器
の前段に入力信号を直接受ける遅延検波器を介装するこ
とを特徴とする。
る第１の位相検波器と第２の位相検波器と、前記二つの
位相検波器の出力信号を受ける乗算器と、前記乗算器の
出力を一方の入力端子に受ける位相比較器と、前記位相
比較器とループフィルタ、電圧制御発振器を介して接続
しさらに前記第１位相検波器と第２位相検波器に互いに
異なる位相で信号を送給する移相器と、前記第１位相検
波器と第２位相検波器の出力側に接続される復号器とを
含み、さらに、前記位相比較器の他方の入力端子クロッ
ク再生器の出力側を接続すると共にこのクロック再生器
の前段に入力信号を直接受ける遅延検波器を介装するこ
とを特徴とする。
次に、本発明に係るコスタスループ形同期検波回路につ
いて好適な実施例を挙げ、添付の図面を参照しながら以
下詳細に説明する。なお、図中、第１図と同一参照符号
は同一の構成要素を示すものとする。
いて好適な実施例を挙げ、添付の図面を参照しながら以
下詳細に説明する。なお、図中、第１図と同一参照符号
は同一の構成要素を示すものとする。
この実施例では第１図と同様に入力側２にＣＯＳ位相検
波器４の一方の入力端子が接続し、また、この入力側２
にＳＩＮ位相検波器６の一方の入力端子が接続する。前
記位相検波器４．６の出力側は夫々乗算器８に入力され
ると共にこの乗算器８の出力側は位相比較器１２に接続
している。
波器４の一方の入力端子が接続し、また、この入力側２
にＳＩＮ位相検波器６の一方の入力端子が接続する。前
記位相検波器４．６の出力側は夫々乗算器８に入力され
ると共にこの乗算器８の出力側は位相比較器１２に接続
している。
位相比較器１２の出力側はループフィルタ１４に接続さ
れ、このループフィルタ１４の出力側は電圧制御発振器
１６に接続している。さらに、前記電圧制御発振器１６
の出力側は移相器１８に接続され、この移相器１８の二
つの出力端子の一方はＣＯ３位相検波器４の他方の入力
端子に接続され、また、移相器１８の他方の出力端子は
ＳＩＮ位相検波器６の他方の入力端子に接続している。
れ、このループフィルタ１４の出力側は電圧制御発振器
１６に接続している。さらに、前記電圧制御発振器１６
の出力側は移相器１８に接続され、この移相器１８の二
つの出力端子の一方はＣＯ３位相検波器４の他方の入力
端子に接続され、また、移相器１８の他方の出力端子は
ＳＩＮ位相検波器６の他方の入力端子に接続している。
さらにまた、前記位相検波器４．６の夫々の出力端子は
復号器２０に接続されると共にこの復号器２０の出力側
は出力端子２２に接続している。
復号器２０に接続されると共にこの復号器２０の出力側
は出力端子２２に接続している。
次に、本発明装置では入力側２は遅延検波器２４の入力
端子に接続されると共にこの遅延検波器２４にクロック
再生器２６が接続している。クロック再生器２６の出力
側は前記位相比較器１２の他方の入力端子に接続してお
く。
端子に接続されると共にこの遅延検波器２４にクロック
再生器２６が接続している。クロック再生器２６の出力
側は前記位相比較器１２の他方の入力端子に接続してお
く。
本発明に係る同期検波回路は基本的には以上のように構
成されるものであり、次にその作用並びに効果について
説明する。
成されるものであり、次にその作用並びに効果について
説明する。
移相器１８を介して夫々互いに９０°の位相差を持った
再生波がＣＯＳ位相検波器４とＳＩＮ位相検波器６に送
給されると、このＣＯＳ位相検波器４は入力端子２から
導出されるＩＦ受信信号との位相差を検出し乗算器８へ
その出力を導出する。
再生波がＣＯＳ位相検波器４とＳＩＮ位相検波器６に送
給されると、このＣＯＳ位相検波器４は入力端子２から
導出されるＩＦ受信信号との位相差を検出し乗算器８へ
その出力を導出する。
一方、ＳＩＮ位相検波器６では一９０°遅れた位相検波
器と入力信号であるＩＰ受信信号の位相差が検出され、
同様にしてその出力信号は乗算器８へ導出される。乗算
器８では前記ＣＯＳ位相検波器４とＳＩＮ位相検波器６
の出力信号を乗算し、それを位相比較器１２の一方の入
力端子に送給する。一方、入力側２から導出されるＩＦ
受信信号は遅延検波器２４に入力され、この遅延検波器
２４によってデータは復調され、さらに、その復調信号
はクロック再生器２６に導出される。クロック再生器２
６では前記復調信号に基づいて再生したクロック信号Ｖ
ｂｉｔ（ｔ）を前記位相比較器１２に導出する。位相比
較器１２では、前記乗算器８の出力信号とクロック再生
器２６によって再生された基準クロック信号を乗算して
ＩＦ受信信号に含まれる位相誤差を抽出し、ループフィ
ルタ１４は前記位相誤差に相当する直流電圧を電圧制御
発振器１６へと送る。電圧制御発振器１６は前記直流電
圧に対応して変化する周波数に係る発振出力を移相器１
８に送給する。移相器１８は前記電圧制御発振器１６の
出力波に対して相互に９０”の位相差をもった二つの出
力波を夫々ＣＯＳ位相検波器４とＳＩＮ位相検波器６に
送給する。
器と入力信号であるＩＰ受信信号の位相差が検出され、
同様にしてその出力信号は乗算器８へ導出される。乗算
器８では前記ＣＯＳ位相検波器４とＳＩＮ位相検波器６
の出力信号を乗算し、それを位相比較器１２の一方の入
力端子に送給する。一方、入力側２から導出されるＩＦ
受信信号は遅延検波器２４に入力され、この遅延検波器
２４によってデータは復調され、さらに、その復調信号
はクロック再生器２６に導出される。クロック再生器２
６では前記復調信号に基づいて再生したクロック信号Ｖ
ｂｉｔ（ｔ）を前記位相比較器１２に導出する。位相比
較器１２では、前記乗算器８の出力信号とクロック再生
器２６によって再生された基準クロック信号を乗算して
ＩＦ受信信号に含まれる位相誤差を抽出し、ループフィ
ルタ１４は前記位相誤差に相当する直流電圧を電圧制御
発振器１６へと送る。電圧制御発振器１６は前記直流電
圧に対応して変化する周波数に係る発振出力を移相器１
８に送給する。移相器１８は前記電圧制御発振器１６の
出力波に対して相互に９０”の位相差をもった二つの出
力波を夫々ＣＯＳ位相検波器４とＳＩＮ位相検波器６に
送給する。
そこで、以上のような構成に従えば、第１図に示した従
来技術の同期検波回路と比較すると、クロック再生器２
６はＣＯＳ位相検波器４、ＳＩＮ位相検波器６並びに乗
算器８と相関がなくなり、クロック再生に必要な復調デ
ータはＩＦ受信信号を直接導入する遅延検波器２４から
入力される。
来技術の同期検波回路と比較すると、クロック再生器２
６はＣＯＳ位相検波器４、ＳＩＮ位相検波器６並びに乗
算器８と相関がなくなり、クロック再生に必要な復調デ
ータはＩＦ受信信号を直接導入する遅延検波器２４から
入力される。
すなわち、遅延検波器２４では搬送波再生を必要としな
い。このため、クロック出力Ｖｂｉｔ（ｔ）を確立する
までの時間はクロック再生器２６の同期引き込み時間に
よってのみ決定されることになる。従って、乗算器８の
出力であるＶｘ（ｔ）とクロック再生器２６の出力であ
るＶｂｉｔ（ｔ）とが無相関となるために同期引き込み
時間は前記Ｖｘ（ｔ）の同期引き込み時間とＶｂｉｔ（
ｔ）の同期引き込み時間との和となる。
い。このため、クロック出力Ｖｂｉｔ（ｔ）を確立する
までの時間はクロック再生器２６の同期引き込み時間に
よってのみ決定されることになる。従って、乗算器８の
出力であるＶｘ（ｔ）とクロック再生器２６の出力であ
るＶｂｉｔ（ｔ）とが無相関となるために同期引き込み
時間は前記Ｖｘ（ｔ）の同期引き込み時間とＶｂｉｔ（
ｔ）の同期引き込み時間との和となる。
結局、従来のコスタスループ形同期検波回路に比較して
極めてこの同期引き込み時間を短縮することが出来ると
いう利点が得られる。さらにまた、本発明回路によれば
、遅延検波回路２４を含めこれをクロック再生に利用し
ている。一般的に遅延検波は高速ピッチのフェージング
に対し強いという特徴があるために、このようにしてク
ロック再生に遅延検波を利用すれば、従来のコスタスル
ープ形同期検波回路に比べて対フェージング特性が向上
するという効果が得られる。さらにまた、従来のコスタ
スループ形同期検波回路に比べて符号誤り率（Ｂ、Ｅ、
Ｒ）を些程に劣化させることにもならないために静的な
符号誤り率がよい点をそのまま維持出来るという利点も
ある。さらに加えて、本発明に係る同期検波回路はデジ
タルＩＣによって回路構成が簡易に出来るために廉価に
製造出来るという利点も備えている。
極めてこの同期引き込み時間を短縮することが出来ると
いう利点が得られる。さらにまた、本発明回路によれば
、遅延検波回路２４を含めこれをクロック再生に利用し
ている。一般的に遅延検波は高速ピッチのフェージング
に対し強いという特徴があるために、このようにしてク
ロック再生に遅延検波を利用すれば、従来のコスタスル
ープ形同期検波回路に比べて対フェージング特性が向上
するという効果が得られる。さらにまた、従来のコスタ
スループ形同期検波回路に比べて符号誤り率（Ｂ、Ｅ、
Ｒ）を些程に劣化させることにもならないために静的な
符号誤り率がよい点をそのまま維持出来るという利点も
ある。さらに加えて、本発明に係る同期検波回路はデジ
タルＩＣによって回路構成が簡易に出来るために廉価に
製造出来るという利点も備えている。
以上、本発明について好適な実施例を挙げて説明したが
、本発明はこの実施例に限定されるものではなく、本発
明の要旨を逸脱しない範囲において種々の改良並びに設
計の変更が可能なことは勿論である。
、本発明はこの実施例に限定されるものではなく、本発
明の要旨を逸脱しない範囲において種々の改良並びに設
計の変更が可能なことは勿論である。
第１図は従来技術に係るコスタスループ形同期検波回路
のブロック回路図、第２図は本発明に係るコスタスルー
プ形同期検波回路のブロック回路図である。 ２・・入力側 ４・・ＣＯＳ位相検波器６・・
ＳＩＮ位相検波器 ８・・乗算器１０・・クロック再生
器 １２・・位相比較器１４・・ループフィルタ １６
・・電圧制御発振器１８・・移相器 ２ｏ・・
復号器２２・・出力端子 ２４自遅延検波器２６
・・クロック再生器 特許出願人 日本無線株式会社 手 続 主甫 正 書（方式） 昭和６０年 ２月 ５日 １、事件の表示 昭和５９年 特許願 第２８１２４
５号２、発明の名称 同期検波回路 ３、補正をする者 事件との関係 特許出願人 住 所 東京都三鷹市下達雀五丁目１番１号名
称 日本無線株式会社 ４、代理人 （３）−図面 ７、補正の内容 （１）別紙添付 （２）別紙記載の通り （３）第２図を別紙添付通り補正します補
正 書 １６ 明細書の「発明の詳細な説明」につき、次の通
り補正します。 （１）第８頁２行目のｒＶｉｔ（ｔ） ＪをｒＶｂｉｔ
（ｔ）Ｊ と補正します。
のブロック回路図、第２図は本発明に係るコスタスルー
プ形同期検波回路のブロック回路図である。 ２・・入力側 ４・・ＣＯＳ位相検波器６・・
ＳＩＮ位相検波器 ８・・乗算器１０・・クロック再生
器 １２・・位相比較器１４・・ループフィルタ １６
・・電圧制御発振器１８・・移相器 ２ｏ・・
復号器２２・・出力端子 ２４自遅延検波器２６
・・クロック再生器 特許出願人 日本無線株式会社 手 続 主甫 正 書（方式） 昭和６０年 ２月 ５日 １、事件の表示 昭和５９年 特許願 第２８１２４
５号２、発明の名称 同期検波回路 ３、補正をする者 事件との関係 特許出願人 住 所 東京都三鷹市下達雀五丁目１番１号名
称 日本無線株式会社 ４、代理人 （３）−図面 ７、補正の内容 （１）別紙添付 （２）別紙記載の通り （３）第２図を別紙添付通り補正します補
正 書 １６ 明細書の「発明の詳細な説明」につき、次の通
り補正します。 （１）第８頁２行目のｒＶｉｔ（ｔ） ＪをｒＶｂｉｔ
（ｔ）Ｊ と補正します。
Claims (1)
- （１）入力信号を受ける第１の位相検波器と第２の位相
検波器と、前記二つの位相検波器の出力信号を受ける乗
算器と、前記乗算器の出力を一方の入力端子に受ける位
相比較器と、前記位相比較器とループフィルタ、電圧制
御発振器を介して接続しさらに前記第１位相検波器と第
２位相検波器に互いに異なる位相で信号を送給する移相
器と、前記第１位相検波器と第２位相検波器の出力側に
接続される復号器とを含み、さらに、前記位相比較器の
他方の入力端子にクロック再生器の出力側を接続すると
共にこのクロック再生器の前段に入力信号を直接受ける
遅延検波器を介装することを特徴とする同期検波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59281245A JPS61159850A (ja) | 1984-12-29 | 1984-12-29 | 同期検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59281245A JPS61159850A (ja) | 1984-12-29 | 1984-12-29 | 同期検波回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61159850A true JPS61159850A (ja) | 1986-07-19 |
Family
ID=17636378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59281245A Pending JPS61159850A (ja) | 1984-12-29 | 1984-12-29 | 同期検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61159850A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01208942A (ja) * | 1988-02-16 | 1989-08-22 | Matsushita Electric Ind Co Ltd | 受信装置 |
-
1984
- 1984-12-29 JP JP59281245A patent/JPS61159850A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01208942A (ja) * | 1988-02-16 | 1989-08-22 | Matsushita Electric Ind Co Ltd | 受信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08228147A (ja) | クロック発生器を制御する方法、位相検出器及びｐｌｌ | |
| US20060078070A1 (en) | Carrier phase and symbol timing recovery circuit for an ATSC receiver and method of recovering a carrier phase and a symbol timing in received digital signal data | |
| JP2000354029A (ja) | 同期クロックを発生させるための回路 | |
| EP0527249A1 (en) | Carrier recovery apparatus for digital satellite communication system | |
| EP0878911B1 (en) | Clock extraction circuit | |
| US20030132783A1 (en) | Clock switching circuitry for jitter reduction | |
| JPS6157755B2 (ja) | ||
| JPS6348471B2 (ja) | ||
| JPS61159850A (ja) | 同期検波回路 | |
| Gardner et al. | Guest editorial: Special issue on synchronization | |
| JP3114861B2 (ja) | 適応受信機 | |
| JP2627270B2 (ja) | 復調位相誤差を減じるための回路 | |
| JP2671012B2 (ja) | タイミング抽出回路 | |
| JP3462084B2 (ja) | バイフェーズ符号信号識別装置 | |
| JPS5829907B2 (ja) | キャリア抽出方式 | |
| Shevyakov et al. | Carrier recovery techniques analysis for PSK signals | |
| JPS59183565A (ja) | デ−タ・クロツク同期回路 | |
| JPS6159579B2 (ja) | ||
| JPH0832569A (ja) | クロック再生回路 | |
| JP2708303B2 (ja) | Ｆｍ多重放送受信回路 | |
| JPH04196936A (ja) | フレーム同期回路 | |
| JPH0479183B2 (ja) | ||
| JPH01152846A (ja) | Ｔｄｍａデータ伝送方式の位相復調方式 | |
| JPH04262649A (ja) | 最小偏位変調波復調回路 | |
| JP2001103109A (ja) | シンボルクロック再生回路 |