JP2671012B2 - タイミング抽出回路 - Google Patents
タイミング抽出回路Info
- Publication number
- JP2671012B2 JP2671012B2 JP63123291A JP12329188A JP2671012B2 JP 2671012 B2 JP2671012 B2 JP 2671012B2 JP 63123291 A JP63123291 A JP 63123291A JP 12329188 A JP12329188 A JP 12329188A JP 2671012 B2 JP2671012 B2 JP 2671012B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- phase
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル伝送路に伝送された信号からタ
イミング信号を抽出するために利用する。本発明は、特
にディジタル加入者線伝送方式に利用するに適する。
イミング信号を抽出するために利用する。本発明は、特
にディジタル加入者線伝送方式に利用するに適する。
本発明は、位相同期発振回路を含むタイミング信号抽
出回路において、 入力データ信号がフレーム同期状態にあるときに閉ル
ープ状態とし、フレーム同期が非同期状態にあるときに
は電圧制御発振器の制御入力に定レベルの制御信号を与
えることにより、 誤動作がなく、しかも短時間に同期状態となる回路を
提供するものである。
出回路において、 入力データ信号がフレーム同期状態にあるときに閉ル
ープ状態とし、フレーム同期が非同期状態にあるときに
は電圧制御発振器の制御入力に定レベルの制御信号を与
えることにより、 誤動作がなく、しかも短時間に同期状態となる回路を
提供するものである。
伝送路を介して到来する入力データ信号からタイミン
グ信号を抽出する回路として、位相同期発振回路を用い
る技術が広く知られている。第２図にその回路はその基
本構成を示す。この回路は、端子１に伝送路を介して到
来する入力データ信号が与えられ、端子５に抽出された
タイミング信号を出力するものであって、電圧制御発振
器４と、この電圧制御発振器４の出力信号位相と入力デ
ータ信号の位相とを比較する位相比較回路２と、この位
相比較回路２の比較出力信号を通過させて前記電圧制御
発振器４の制御入力に与える低域濾波器３とを備えた回
路である。
グ信号を抽出する回路として、位相同期発振回路を用い
る技術が広く知られている。第２図にその回路はその基
本構成を示す。この回路は、端子１に伝送路を介して到
来する入力データ信号が与えられ、端子５に抽出された
タイミング信号を出力するものであって、電圧制御発振
器４と、この電圧制御発振器４の出力信号位相と入力デ
ータ信号の位相とを比較する位相比較回路２と、この位
相比較回路２の比較出力信号を通過させて前記電圧制御
発振器４の制御入力に与える低域濾波器３とを備えた回
路である。
この従来回路は、入力データ信号に正しく位相同期す
るタイミング信号を抽出できる優れた回路であり、近年
この位相比較回路２にプリカーソル法を利用した回路を
利用して、加入者線ディジタル信号伝送路など、伝送路
雑音が多く比較的品質の低い伝送路についても、入力デ
ータ信号に正確に同期するタイミング信号の再生を行う
ことが試みられている。
るタイミング信号を抽出できる優れた回路であり、近年
この位相比較回路２にプリカーソル法を利用した回路を
利用して、加入者線ディジタル信号伝送路など、伝送路
雑音が多く比較的品質の低い伝送路についても、入力デ
ータ信号に正確に同期するタイミング信号の再生を行う
ことが試みられている。
プリカーソル法については、米国学会IEEEの雑誌SA
C、1986年11月号（J.TZENG,他：“Timing Recovery in
Digital Subscriber Loops Using Baud−Rate Samplin
g",IEEE JOURNAL ON SELECTED AREAS IN COMMUNICATION
S,SAC−4,8,NOV.1302（1986））にくわしい記載があ
る。すなわち旧くから知られている位相比較回路では、
二つの入力の位相差に対する出力信号の特性が第４図に
示すように、−πから＋πまでの広い範囲にわたり応動
するが、プリカーソル法による回路では、第５図に示す
ように零位相の近傍で優れた特性を示し、これを離れる
と実質的に制御出力を送出しない。
C、1986年11月号（J.TZENG,他：“Timing Recovery in
Digital Subscriber Loops Using Baud−Rate Samplin
g",IEEE JOURNAL ON SELECTED AREAS IN COMMUNICATION
S,SAC−4,8,NOV.1302（1986））にくわしい記載があ
る。すなわち旧くから知られている位相比較回路では、
二つの入力の位相差に対する出力信号の特性が第４図に
示すように、−πから＋πまでの広い範囲にわたり応動
するが、プリカーソル法による回路では、第５図に示す
ように零位相の近傍で優れた特性を示し、これを離れる
と実質的に制御出力を送出しない。
上述の従来例回路は、入力データ信号に正しく同期す
るタイミング信号を抽出できる優れた回路であるが、伝
送路の一時的な障害など入力データ信号に誤りがある場
合に同期を失いその回復に時間を要する欠点がある。特
に、位相比較回路２の特性が上述の第５図に示すように
零位相の近傍で優れた特性を示し、これを離れると実質
的に制御出力を送出しない回路では、この欠点は顕著に
なる。
るタイミング信号を抽出できる優れた回路であるが、伝
送路の一時的な障害など入力データ信号に誤りがある場
合に同期を失いその回復に時間を要する欠点がある。特
に、位相比較回路２の特性が上述の第５図に示すように
零位相の近傍で優れた特性を示し、これを離れると実質
的に制御出力を送出しない回路では、この欠点は顕著に
なる。
本発明はこれを改良するもので、入力データ信号に正
しく同期するタイミング信号を抽出できる優れた特性を
失うことなく、伝送路の一次的な障害などに対しても短
時間で同期を回復することができるとともに、上述のプ
リカーソル法による位相比較回路を適用することができ
るタイミング抽出回路を提供することを目的とする。
しく同期するタイミング信号を抽出できる優れた特性を
失うことなく、伝送路の一次的な障害などに対しても短
時間で同期を回復することができるとともに、上述のプ
リカーソル法による位相比較回路を適用することができ
るタイミング抽出回路を提供することを目的とする。
本発明は、入力データ信号に位相同期する位相同期発
振回路の構成をとり、その上に、 定レベルの制御信号を発生する定レベル発生回路と、 前記入力データ信号のフレーム同期を検出するフレー
ム同期検出回路と、 このフレーム同期検出回路の出力が同期状態を示すと
きに位相比較回路の比較出力信号を電圧制御発振器の制
御入力に与え、前記フレーム同期検出回路の出力が非同
期状態を示すときに前記定レベルの制御信号を前記制御
入力に与える選択回路と を備えたことを特徴とする。
振回路の構成をとり、その上に、 定レベルの制御信号を発生する定レベル発生回路と、 前記入力データ信号のフレーム同期を検出するフレー
ム同期検出回路と、 このフレーム同期検出回路の出力が同期状態を示すと
きに位相比較回路の比較出力信号を電圧制御発振器の制
御入力に与え、前記フレーム同期検出回路の出力が非同
期状態を示すときに前記定レベルの制御信号を前記制御
入力に与える選択回路と を備えたことを特徴とする。
上記選択回路の挿入位置は、位相比較回路の出力から
電圧制御発振器の制御入力までの間のいずれの位置でも
よい。
電圧制御発振器の制御入力までの間のいずれの位置でも
よい。
位相比較回路にはプリカーソル法による位相比較回路
を適用することができる。
を適用することができる。
フレーム同期を検出するために、フレーム信号として
バーカー符号を用いることができる。
バーカー符号を用いることができる。
入力データ信号のフレーム同期を検出するフレーム同
期検出回路の出力が同期状態を示すときには、位相同期
発振回路のループを閉ループとして出力タイミング信号
の位相が正しく入力データ信号に同期するように制御す
る。したがって、抽出されたタイミング信号の位相はき
わめて正確に入力データ信号に同期する。
期検出回路の出力が同期状態を示すときには、位相同期
発振回路のループを閉ループとして出力タイミング信号
の位相が正しく入力データ信号に同期するように制御す
る。したがって、抽出されたタイミング信号の位相はき
わめて正確に入力データ信号に同期する。
フレーム同期検出回路の出力が非同期状態を示すとき
には、位相同期発振回路のループを開いてそのループ制
御を停止させ、代わりに電圧制御発振器の制御入力に一
定レベルの制御信号を与えて、標準的な周波数のタイミ
ング信号を発生させる。したがって、伝送路に一時的な
障害などがあり、入力データ信号に短い時間の誤りが発
生して同期状態を失った場合にも、タイミング抽出回路
の出力がただちに非同期状態となるのではなく、とりあ
えず標準的な周波数のタイミング信号を送出して後段の
回路の同期動作が維持されているから、フレーム同期が
回復した後には、すみやかにその正確な同期状態に復帰
することができる。
には、位相同期発振回路のループを開いてそのループ制
御を停止させ、代わりに電圧制御発振器の制御入力に一
定レベルの制御信号を与えて、標準的な周波数のタイミ
ング信号を発生させる。したがって、伝送路に一時的な
障害などがあり、入力データ信号に短い時間の誤りが発
生して同期状態を失った場合にも、タイミング抽出回路
の出力がただちに非同期状態となるのではなく、とりあ
えず標準的な周波数のタイミング信号を送出して後段の
回路の同期動作が維持されているから、フレーム同期が
回復した後には、すみやかにその正確な同期状態に復帰
することができる。
第１図は本発明実施例回路のブロック構成図である。
この回路は、加入者線伝送路などに比較的品質の低い
伝送路を経由して到来する入力データ信号が端子１に入
力し、その入力データ信号から抽出されたタイミング信
号が端子５から送出される回路である。この実施例回路
は、電圧制御発振器４と、この電圧制御発振器４の出力
信号位相と入力データ信号の位相とを比較する位相比較
回路２と、この位相比較回路２の比較出力信号を通過さ
せて前記電圧制御発振器４の制御入力に与える低域濾波
器３とを備えた位相同期発振回路を形成するタイミング
抽出回路であって、 定レベルの制御信号を発生する定レベル発生回路８
と、前記入力データ信号のフレーム同期を検出するフレ
ーム検出回路７と、このフレーム検出回路７の出力が同
期状態を示すときに位相比較回路２の比較出力信号を電
圧制御発振器４の制御入力に与え、フレーム検出回路７
の出力が非同期状態を示すときに定レベル発生回路の出
力を制御信号を制御信号として電圧制御発振器４の制御
入力に与える選択回路９とを備えたことを特徴とする。
伝送路を経由して到来する入力データ信号が端子１に入
力し、その入力データ信号から抽出されたタイミング信
号が端子５から送出される回路である。この実施例回路
は、電圧制御発振器４と、この電圧制御発振器４の出力
信号位相と入力データ信号の位相とを比較する位相比較
回路２と、この位相比較回路２の比較出力信号を通過さ
せて前記電圧制御発振器４の制御入力に与える低域濾波
器３とを備えた位相同期発振回路を形成するタイミング
抽出回路であって、 定レベルの制御信号を発生する定レベル発生回路８
と、前記入力データ信号のフレーム同期を検出するフレ
ーム検出回路７と、このフレーム検出回路７の出力が同
期状態を示すときに位相比較回路２の比較出力信号を電
圧制御発振器４の制御入力に与え、フレーム検出回路７
の出力が非同期状態を示すときに定レベル発生回路の出
力を制御信号を制御信号として電圧制御発振器４の制御
入力に与える選択回路９とを備えたことを特徴とする。
この回路では、フレーム検出回路７の出力が同期状態
を示すときには、位相同期発振回路のループを閉ループ
として、端子５の出力タイミング信号の位相が正しく端
子１の入力データ信号に同期するように制御する。した
がって、端子５に送出されるタイミング信号の位相はき
わめて正確に入力データ信号に同期する。
を示すときには、位相同期発振回路のループを閉ループ
として、端子５の出力タイミング信号の位相が正しく端
子１の入力データ信号に同期するように制御する。した
がって、端子５に送出されるタイミング信号の位相はき
わめて正確に入力データ信号に同期する。
フレーム検出回路７の出力が非同期状態を示すときに
は、位相同期発振回路のループを開いてそのループ制御
を停止させ、代わりに電圧制御発振器４の制御入力に一
定レベルの制御信号を与えて、標準的な周波数のタイミ
ング信号を発生させる。したがって、端子５に接続され
た後段の回路の同期動作は維持されているから、フレー
ム同期が回復した後には、すみやかにその正確な同期状
態に復帰することができる。
は、位相同期発振回路のループを開いてそのループ制御
を停止させ、代わりに電圧制御発振器４の制御入力に一
定レベルの制御信号を与えて、標準的な周波数のタイミ
ング信号を発生させる。したがって、端子５に接続され
た後段の回路の同期動作は維持されているから、フレー
ム同期が回復した後には、すみやかにその正確な同期状
態に復帰することができる。
定レベル発生回路８は、電圧制御発振器４が標準的な
周波数のタイミング信号を送出するための電圧を発生す
る回路であり、電圧制御発振器４の特性および端子５に
接続される後段の回路の特性にしたがってその発生電圧
が設定される。
周波数のタイミング信号を送出するための電圧を発生す
る回路であり、電圧制御発振器４の特性および端子５に
接続される後段の回路の特性にしたがってその発生電圧
が設定される。
第３図は上記実施例の位相比較回路２およびフレーム
検出回路７の構成をさらに具体的に示す図である。この
実施例は、位相比較回路２としてプリカーソル法による
構成を用い、フレーム検出回路７としてバーカー符号を
検出する方式を用いたものである。
検出回路７の構成をさらに具体的に示す図である。この
実施例は、位相比較回路２としてプリカーソル法による
構成を用い、フレーム検出回路７としてバーカー符号を
検出する方式を用いたものである。
すなわちこの位相比較回路２は、入力データ信号が与
えられる識別回路21と、この識別回路21の出力を一つの
入力とし、前記入力データ信号を他方の入力とする減算
回路22と、この減算回路22の出力を１タイミング周期だ
け遅延させる遅延回路23と、この遅延回路23の出力と前
記入力データ信号との相関を演算する相関回路24と、電
圧制御発振器４の出力タイミング信号にしたがって上記
各回路にクロック信号を供給するクロック回路25とを含
む。
えられる識別回路21と、この識別回路21の出力を一つの
入力とし、前記入力データ信号を他方の入力とする減算
回路22と、この減算回路22の出力を１タイミング周期だ
け遅延させる遅延回路23と、この遅延回路23の出力と前
記入力データ信号との相関を演算する相関回路24と、電
圧制御発振器４の出力タイミング信号にしたがって上記
各回路にクロック信号を供給するクロック回路25とを含
む。
このプリカーソル法による位相比較回路は、二つの入
力信号の位相がほとんど一致している状態で、鋭い検出
特性を示す優れた回路であり、この位相比較回路を用い
ることにより入力データ信号との位相を正確に一致させ
ることができる。第６図はこの実施例位相比較回路の位
相比較特性の実測図である。横軸に−πからπまでの位
相を示し、縦軸に比較出力電圧を示す。
力信号の位相がほとんど一致している状態で、鋭い検出
特性を示す優れた回路であり、この位相比較回路を用い
ることにより入力データ信号との位相を正確に一致させ
ることができる。第６図はこの実施例位相比較回路の位
相比較特性の実測図である。横軸に−πからπまでの位
相を示し、縦軸に比較出力電圧を示す。
また、フレーム検出回路７には、入力データ信号を識
別した前記識別回路21の出力が入力されるフレームパタ
ン検出回路71と、このフレームパタン検出回路71の出力
検出信号が経由する保護回路72とを含む。この保護回路
72の出力は選択回路９に切替制御信号として供給され
る。この保護回路72は、フレームパタンが検出されない
状態が設定された回数にわたり継続するときに出力を送
出するための回路である。フレームカウンタ73はフレー
ムパタン検出回路71の動作を制御する回路で、パターン
検出を実行するためのフレーム周期を計数する。
別した前記識別回路21の出力が入力されるフレームパタ
ン検出回路71と、このフレームパタン検出回路71の出力
検出信号が経由する保護回路72とを含む。この保護回路
72の出力は選択回路９に切替制御信号として供給され
る。この保護回路72は、フレームパタンが検出されない
状態が設定された回数にわたり継続するときに出力を送
出するための回路である。フレームカウンタ73はフレー
ムパタン検出回路71の動作を制御する回路で、パターン
検出を実行するためのフレーム周期を計数する。
以上説明したように、本発明によれば、位相同期発振
回路として入力データ信号に正しく同期するタイミング
信号を抽出できる優れた特性を失うことなく、伝送路の
一次的な障害などに対しても、後段の回路が同期を失っ
ていないので、短時間で同期を回復することができる。
また、上述のプリカーソル法による位相比較回路を適用
することができ、さらに位相同期精度の高いタイミング
抽出回路を提供することができる。
回路として入力データ信号に正しく同期するタイミング
信号を抽出できる優れた特性を失うことなく、伝送路の
一次的な障害などに対しても、後段の回路が同期を失っ
ていないので、短時間で同期を回復することができる。
また、上述のプリカーソル法による位相比較回路を適用
することができ、さらに位相同期精度の高いタイミング
抽出回路を提供することができる。
第１図は本発明実施例回路のブロック構成図。 第２図は従来例回路のブロック構成図。 第３図は本発明実施例回路において位相比較回路にプリ
カーソル法による回路を用いた場合のブロック構成図。 第４図および第５図は位相比較回路の特性説明図。 第６図は本発明実施例の位相比較回路の特性実測図。 １……入力データ信号が与えられる端子、２……位相比
較回路、３……低域濾波器、４……電圧制御発振器、５
……抽出されたタイミング信号が送出される端子、７…
…フレーム検出回路、８……定レベル発生回路、９……
選択回路。
カーソル法による回路を用いた場合のブロック構成図。 第４図および第５図は位相比較回路の特性説明図。 第６図は本発明実施例の位相比較回路の特性実測図。 １……入力データ信号が与えられる端子、２……位相比
較回路、３……低域濾波器、４……電圧制御発振器、５
……抽出されたタイミング信号が送出される端子、７…
…フレーム検出回路、８……定レベル発生回路、９……
選択回路。
Claims (1)
- 【請求項１】ディジタル加入者線伝送方式に用いられる
タイミング抽出回路であって、 電圧制御発振器と、この電圧制御発振器の出力信号位相
と入力データ信号の位相とを比較する位相比較回路と、
この位相比較回路の比較出力信号を通過させて前記電圧
制御発振器の制御入力に与える低域濾波器とを備えたタ
イミング抽出回路において、 定レベルの制御信号を発生する定レベル発生回路と、 前記入力データ信号のフレーム同期を検出するフレーム
同期検出回路と、 このフレーム同期検出回路の出力が同期状態を示すとき
に前記比較出力信号を前記制御入力に与え、前記フレー
ム同期検出回路の出力が非同期状態を示すときに前記定
レベルの制御信号を前記制御入力に与える選択回路と を備え、 前記位相比較器は、入力信号が与えられる識別回路と、
この識別回路の出力を一つの入力とし、前記入力データ
信号を他方の入力とする減算回路と、この減算回路の出
力を１タイミング周期だけ遅延させる遅延回路と、この
遅延回路の出力と前記入力データ信号との相関を演算す
る相関回路と、前記識別回路、前記減算回路、前記遅延
回路、前記相関回路に前記電圧制御発振器の出力タイミ
ング信号に従ってクロック信号を供給するクロック回路
とを備えた ことを特徴とするタイミング抽出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63123291A JP2671012B2 (ja) | 1988-05-19 | 1988-05-19 | タイミング抽出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63123291A JP2671012B2 (ja) | 1988-05-19 | 1988-05-19 | タイミング抽出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01292926A JPH01292926A (ja) | 1989-11-27 |
| JP2671012B2 true JP2671012B2 (ja) | 1997-10-29 |
Family
ID=14856913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63123291A Expired - Fee Related JP2671012B2 (ja) | 1988-05-19 | 1988-05-19 | タイミング抽出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2671012B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0537506A (ja) * | 1991-07-31 | 1993-02-12 | Nec Corp | 同期切替方式 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58190149A (ja) * | 1982-04-30 | 1983-11-07 | Nec Home Electronics Ltd | クロツクパルス発生回路 |
-
1988
- 1988-05-19 JP JP63123291A patent/JP2671012B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01292926A (ja) | 1989-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6151356A (en) | Method and apparatus for phase detection in digital signals | |
| US4380815A (en) | Simplified NRZ data phase detector with expanded measuring interval | |
| US6188286B1 (en) | Method and system for synchronizing multiple subsystems using one voltage-controlled oscillator | |
| JPH08228147A (ja) | クロック発生器を制御する方法、位相検出器及びｐｌｌ | |
| JPS63253741A (ja) | 位相同期ル−プ回路 | |
| JPS6194429A (ja) | 位相同期回路 | |
| JP2594484B2 (ja) | ディジタル信号受信装置及び方法 | |
| US6028898A (en) | Signal regenerator | |
| JP2671012B2 (ja) | タイミング抽出回路 | |
| JP3869431B2 (ja) | 時分割多重化された映像信号の使用者クロックコードを用いたクロック復元方法及びその方法に使用される送／受信装置 | |
| US7711010B2 (en) | Phase-locked loop for maintaining system synchronization through packet dropout | |
| CN113541915B (zh) | 一种宽动态范围的快速时钟恢复实现方法及装置 | |
| TWI768690B (zh) | 無參考時脈之時脈資料回復裝置及其方法 | |
| EP1276270B1 (en) | Method and arrangement for recovering a clock signal from a data signal | |
| US5831461A (en) | Method & apparatus for tracking characteristics of a data stream and a system incorporating the same | |
| KR100261287B1 (ko) | 신호 천이 방식에 의한 위상 비교 검출기 및 검출방법 | |
| US5235290A (en) | Method and apparatus for smoothing out phase fluctuations in a monitored signal | |
| US6680991B1 (en) | Detection of frequency differences between signals | |
| EP0874449B1 (en) | A method and apparatus for phase detection in digital signals | |
| JPH11220461A (ja) | 時刻品質情報検出装置及びその検出方法 | |
| JPH09181709A (ja) | Ｃｍｉ符号用クロック抽出回路 | |
| EP0868783B1 (en) | Procedure and circuit for holding lock state in a digital pll | |
| JP2850692B2 (ja) | フレーム同期装置 | |
| JP2562773B2 (ja) | 送受タイミング同期方法および制御回路 | |
| NZ206464A (en) | Phase adjusting pulse corrector |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |