JP2850692B2 - フレーム同期装置 - Google Patents

フレーム同期装置

Info

Publication number
JP2850692B2
JP2850692B2 JP5033072A JP3307293A JP2850692B2 JP 2850692 B2 JP2850692 B2 JP 2850692B2 JP 5033072 A JP5033072 A JP 5033072A JP 3307293 A JP3307293 A JP 3307293A JP 2850692 B2 JP2850692 B2 JP 2850692B2
Authority
JP
Japan
Prior art keywords
phase
frame
synchronization signal
value
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5033072A
Other languages
English (en)
Other versions
JPH06252912A (ja
Inventor
昭彦 松岡
博 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP5033072A priority Critical patent/JP2850692B2/ja
Priority to US08/200,592 priority patent/US5463627A/en
Publication of JPH06252912A publication Critical patent/JPH06252912A/ja
Priority to US08/515,607 priority patent/US5555247A/en
Application granted granted Critical
Publication of JP2850692B2 publication Critical patent/JP2850692B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はディジタルデータの通信
を行う無線通信システムの受信器に利用されるフレーム
同期装置に関するものである。
【0002】
【従来の技術】近年、ディジタルデータの通信を行う無
線通信システムの研究開発が盛んである。データを時分
割して通信する時分割多重システムにおいては、各フレ
ームの同期をとるフレーム同期信号が必要である。上記
フレーム同期信号を発生する手段の1つとして、デジタ
ル・フェーズ・ロック・ループを用いたフレーム同期装
置がある。
【0003】以下に従来のフレーム同期装置について説
明する。図4は従来のフレーム同期装置のブロック構成
を示すものである。
【0004】図4において、401は受信データであ
る。402はデータ復調部で、受信データを復調してデ
ィジタルデータ系列403を出力する。404はデータ
相関部で、復調されたディジタルデータ系列を用いて同
期信号405を発生する。406はフレーム同期部で、
同期信号を用いてフレーム同期信号407を発生する。
【0005】以上のように構成されたフレーム同期装置
について、以下その動作について説明する。
【0006】まず、データ復調部402で、受信データ
401からディジタルデータ系列403が復調される。
復調されたディジタルデータ系列403と既知の同期デ
ータの相関をデータ相関部404でとり、設定値を越え
る相関が得られたときに同期信号405が出力される。
出力された同期信号405は、フレーム同期部406に
送られ、後述するDPLLを用いたフレーム同期部40
6によって、フレーム同期信号407が出力される。
【0007】つぎに従来のDPLLを有したフレーム同
期部406について以下説明する。図5は従来のフレー
ム同期装置のフレーム同期部406のブロック構成を示
すものである。
【0008】図5において、501はデータ相関部40
4からの同期信号である。502は位相比較部で、同期
信号501と現在のフレーム信号508の位相を比較し
位相誤差503を出力する。504は誤差カウンタで、
位相誤差を累積する。505はその誤差カウンタの値で
ある。506は誤差判定部で、誤差カウンタ値505を
判定しリセット信号507と位相制御信号512を出力
する。511は位相制御部で、フレーム位相誤差512
に基づき位相制御信号510を出力してフレーム同期信
号の位相を制御する。509はフレーム信号発生部で、
位相制御信号510に基づき送信のフレーム周期とほぼ
同じ周期でフレーム同期信号508を出力する。
【0009】以上のように構成されたフレーム同期装置
のフレーム同期部406について、以下その動作につい
て説明する。
【0010】まず、位相比較部502で現在のフレーム
同期信号508と同期信号501との位相の比較を行
い、同期信号の位相が進んでいるときには+1、同期信
号の位相が遅れているときには−1が位相誤差503と
して出力される。出力された位相誤差503は誤差カウ
ンタ504に累積される。累積された位相誤差505
は、絶対値が設定値を越えていないかどうかを誤差判定
部506で判定される。累積位相誤差の絶対値が設定値
を越えると、累積誤差の符号が正の場合にはフレーム位
相誤差として+1を出力し、負の場合には−1を出力す
る。同時に誤差カウンタ504をリセットする。出力さ
れたフレーム位相誤差512は位相制御部511に入力
され、フレーム位相誤差が+1のときにはフレーム同期
信号の位相を1単位進め、−1のときには1単位遅らせ
るように位相制御信号を使ってフレーム同期部を制御す
る。
【0011】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、同期信号と現在のフレーム同期信号の位
相の比較を行う度に誤差カウンタの値が必ず変化するた
め、同期信号とフレーム同期信号の位相誤差が、フレー
ム同期信号の位相の最小制御単位である位相比較部の動
作クロックの幅で変動し続け、フレーム同期信号の位相
を必要な精度に保つには位相比較部の動作クロックをあ
まり低くできないという課題を有していた。
【0012】本発明は上記従来の課題を解決するもの
で、ディジタルデータの通信を行う無線通信システムに
おいて、安定したフレーム同期信号を発生することがで
きる手段を持つフレーム同期装置を提供することを目的
とする。
【0013】
【課題を解決するための手段】この目的を達成するため
に本発明のフレーム同期装置は、フレーム同期手段に、
同期信号と現在のフレーム同期信号の位相比較におい
て、同期信号の位相が現在のフレーム同期信号の位相よ
りも進んでいるか遅れているかという2つの判定の他
に、位相比較部の動作クロック以下の位相誤差の場合に
は位相が一致しているとみなす3つの判定値を出力でき
る位相比較部を設け、位相が一致している場合には誤差
カウンタの絶対値を1減ずる動作をする構成を有してい
る。
【0014】
【作用】この構成によって、同期信号とフレーム同期信
号の位相が一致した後、フレーム同期信号が変動するこ
となく安定したフレーム同期信号を得ることができる。
【0015】
【実施例】(実施例1)以下、本発明の第1の実施例に
ついて図面を参照しながら説明する。図1は本発明の第
1の実施例におけるフレーム同期装置のブロック結線図
である。
【0016】図1において、101は図示していないデ
ータ相関部からの同期信号である。102は位相比較部
で、同期信号と現在のフレーム信号の位相を比較し位相
誤差103を出力する。104はカウンタ制御部で、位
相誤差103と現在の誤差カウンタの値からカウンタ制
御信号105を出力する。106は誤差カウンタで、位
相誤差を累積する。107はその誤差カウンタの値であ
る。108は誤差判定部で、累積誤差を判定しリセット
信号109とフレーム位相誤差信号114を出力する。
111はフレーム信号発生部で、送信のフレーム周期と
ほぼ同じ周期でフレーム同期信号110を出力する。1
13はフレーム同期信号の位相を制御するフレーム位相
制御部で、フレーム信号発生部111を制御する位相制
御信号112を出力する。
【0017】以上のように構成されたフレーム同期装置
のフレーム同期について、図1を用いてその動作につい
て説明する。
【0018】まず、位相比較部102で現在のフレーム
同期信号110と同期信号101との位相の比較を行
い、同期信号101の位相が進んでいるときには+1、
同期信号101の位相が遅れているときには−1、2つ
の信号の位相差が位相比較部102の動作クロックより
も小さく、一致しているとみなせるときには0が位相誤
差103として出力される。
【0019】出力された位相誤差103は、カウンタ制
御部104に入力される。カウンタ制御部104では、
位相誤差103と誤差カウンタ値107を用いてカウン
タ制御信号105を出力する。位相誤差103が1また
は−1のときには、そのまま1または−1をカウンタ制
御信号105として出力する。位相誤差103が0のと
きには、誤差カウンタの値107を参照し、誤差カウン
タの値107が正のときには−1、負のときには1、0
のときには0をカウンタ制御信号105として出力す
る。出力されたカウンタ制御信号105は、誤差カウン
タ106に累積される。累積された誤差カウンタの値1
07は、誤差判定部108で、絶対値が設定値を越えて
いないかどうかを判定される。誤差カウンタの値107
が設定値を越えた場合、誤差カウンタの値107が正の
ときには+1、負のときには−1をフレーム位相誤差1
14として出力する。同時に、リセット信号109を出
力して誤差カウンタ106をリセットする。
【0020】フレーム位相制御部113では、フレーム
位相誤差114が正のときにはフレーム同期信号110
の位相を1単位進め、負のときには1単位遅らせるよう
に、フレーム信号発生部111にフレーム位相制御信号
112を出力する。フレーム信号発生部111では、フ
レーム位相制御部113からのフレーム位相制御信号1
12に応じて、フレーム同期信号110の位相を制御す
る。
【0021】以上本実施例によれば、同期信号と現在の
フレーム同期信号の位相比較において、同期信号の位相
が現在のフレーム同期信号の位相よりも進んでいるか遅
れているかという2つの判定の他に、位相比較部の動作
クロックよりも小さな位相誤差の場合には位相が一致し
ているとみなす3種類の判定ができる位相比較部102
を設け、位相が一致している場合には誤差カウンタの絶
対値を1減ずる動作をする構成にすることにより、同期
信号とフレーム同期信号の位相が一致した後、フレーム
同期信号が変動することなく安定したフレーム同期信号
を得ることができる。
【0022】(実施例2)以下、本発明の第2の実施例
について図面を参照しながら説明する。図2は本発明の
第2の実施例におけるフレーム同期装置のブロック結線
図である。
【0023】図2において、201はデータ相関部から
の同期信号、202は位相比較部、203は位相誤差、
204はカウンタ制御部、205はカウンタ制御信号、
206は誤差カウンタ、207は誤差カウンタの値、2
08は誤差判定部、209は誤差カウンタのリセット信
号、210はフレーム同期信号、211はフレーム信号
発生部、212は位相制御信号、213はフレーム位相
制御部、214はフレーム位相誤差で、以上は図1の構
成と同様なものである。図1の構成と異なるのは同期信
号201を位相制御部213にも入力するようにした点
である。
【0024】以上のように構成されたフレーム同期装置
のフレーム同期について、図2を用いてその動作につい
て説明する。
【0025】本実施例は、第1の実施例と比較して、位
相制御部213において、初期状態で、フレーム同期信
号210の位相が未定のときには、同期信号201の立
ち上がりを用いてフレーム信号発生部211の内部の分
周カウンタをリセットすることによって、同期信号20
1の位相とフレーム同期信号210の位相を瞬時にあわ
せるように、フレーム信号発生部211を位相制御信号
212を用いて制御する点が異なっており、他の動作は
第1の実施例と同様である。
【0026】以上のように、フレーム同期信号の位相の
初期引き込みのときに、同期信号の位相にただちにフレ
ーム同期信号の位相をあわせることにより、フレーム同
期信号の位相引き込みを高速に行うことができる。
【0027】(実施例3)以下、本発明の第3の実施例
について図面を参照しながら説明する。図3は本発明の
第3の実施例におけるフレーム同期装置のブロック結線
図である。
【0028】図3において、301はデータ相関部から
の同期信号、302は位相比較部、304はカウンタ制
御部、305はカウンタ制御信号、306は誤差カウン
タ、307は誤差カウンタの値、308は誤差判定部、
309は誤差カウンタのリセット信号、313はフレー
ム同期信号、314はフレーム信号発生部、315は位
相制御信号、316はフレーム位相制御部、317はフ
レーム位相誤差で、以上は図2の構成と同様なものであ
る。
【0029】図2の構成と異なるのは位相誤差判定部3
10を新たに設け、位相比較部302からの絶対位相誤
差303を位相誤差判定部310に入力し、位相誤差判
定部310から位相誤差311をカウンタ制御部304
に出力するようにした点と、位相誤差判定部310から
初期引き込み制御信号312を位相制御部316に出力
するようにした点である。
【0030】以上のように構成されたフレーム同期装置
のフレーム同期部について、図3を用いてその動作につ
いて説明する。
【0031】本実施例は、第2の実施例と比較して、フ
レーム位相誤差判定部310において、絶対位相誤差3
03を監視し、絶対位相誤差303の絶対値が設定値を
越える状態が設定回数続く場合には、同期信号301の
位相にただちにフレーム同期信号313の位相をあわせ
るように、フレーム信号発生部314を位相制御信号3
15を用いて制御するように位相制御部316を初期引
き込み制御信号312を用いて初期引き込み状態にする
点が異なっており、他の動作は第2の実施例と同様であ
る。
【0032】以上のように、同期信号とフレーム同期信
号の位相のずれが大きい状態が続くときに、同期信号の
位相にただちにフレーム同期信号の位相をあわせること
により、同期信号の位相が大きく変化したときや初期引
き込みが正しく行われなかったときでも、フレーム同期
信号の位相再引き込みを高速に行うことができる。
【0033】なお、第2の実施例では第1の実施例につ
け加える構成で説明したが、従来のデジタル・フェーズ
・ロック・ループ(DPLL)につけ加える構成でもよ
い。また、第3の実施例では第2の実施例に修正を加え
る構成で説明したが、従来のデジタル・フェーズ・ロッ
ク・ループ(DPLL)を修正する構成でもよいことは
言うまでもない。
【0034】
【発明の効果】以上のように本発明は、受信データを復
調してディジタルデータ系列を得るデータ復調手段と、
復調されたデータと既知の同期データとの相関をとり同
期信号を発生するデータ相関手段と、同期信号を用いて
デジタル・フェーズ・ロック・ループによりフレーム同
期信号を発生するフレーム同期手段を有するフレーム同
期装置に、現在のフレーム同期信号の位相とデータ相関
部からの同期信号の位相を比較するときに、位相がどち
らにずれているかという2つの状態の他に、位相が一致
しているという状態をフレーム同期部内の位相比較部に
よって検知し、位相が一致している場合には誤差カウン
タ内の累積誤差の値の絶対値を1減ずる動作をするフレ
ーム同期部を設けることにより、同期信号とフレーム同
期信号の位相が一致した後、フレーム同期信号が変動す
ることなく、位相比較部の動作クロックが低くても安定
したフレーム同期信号を得ることができる優れたフレー
ム同期装置を実現できるものである。
【図面の簡単な説明】
【図1】本発明の第1の実施例におけるフレーム同期装
置の要部ブロック結線図
【図2】本発明の第2の実施例におけるフレーム同期装
置の要部ブロック結線図
【図3】本発明の第3の実施例におけるフレーム同期装
置の要部ブロック結線図
【図4】従来のフレーム同期装置のブロック結線図
【図5】従来のフレーム同期装置のフレーム同期部のブ
ロック結線図
【符号の説明】
101、201、301、405、501 同期信号 102、202、302、502 位相比較部 103、203、311、503 位相誤差 104、204、304 カウンタ制御部 105、205、305 カウンタ制御信号 106、206、306、504 誤差カウンタ 107、207、307、505 誤差カウンタ値 108、208、308、506 誤差判定部 109、209、309、507 リセット信号 110、210、313、407、508 フレーム同
期信号 111、211、314、509 フレーム信号発生部 112、212、315、510 位相制御信号 113、213、316、511 フレーム位相制御部 114、214、317、512 フレーム位相誤差 303 絶対位相誤差 310 位相誤差判定部 312 初期引き込み制御信号 401 受信データ 402 データ復調部 403 ディジタルデータ系列 404 データ相関部 406 フレーム同期部

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 受信データを復調してディジタルデータ
    系列を得るデータ復調手段と、その復調されたデータと
    既知の同期データとの相関をとり同期信号を発生するデ
    ータ相関手段と、その同期信号を用いてディジタルフェ
    イズロックループによりフレーム同期信号を発生するフ
    レーム同期手段とを具備し、前記フレーム同期手段は、
    フレーム信号発生部が生成する現在のフレーム同期信号
    の位相と前記データ相関手段からの同期信号との位相が
    どちらにずれているかという2つの状態(「+1、−
    1」値)の他に、位相が一致しているという状態
    (「0」値)を検出する位相比較部と、前記位相比較部
    の検出した各状態(「+1、0、−1」値)を加えて累
    積値を保存するとともに、前記位相比較部で位相が一致
    している場合(「0」値)には、累積値が「0」値以外
    のときはその累積値の絶対値を1減じ、累積値が「0」
    値のときはその累積値を維持する誤差カウンタと、前記
    誤差カウンタの累積値が一定値を越えると、前記フレー
    ム信号発生部の生成するフレーム同期信号の位相を制御
    する位相制御部とを有するフレーム同期装置。
  2. 【請求項2】 初期状態で、フレーム同期信号の位相が
    未定のときには、データ相関部からの最初の同期信号の
    位相に、ただちにフレーム同期信号の位相をあわせるこ
    とを特徴とする請求項1記載のフレーム同期装置。
  3. 【請求項3】 フレーム同期信号の位相とデータ相関部
    からの同期信号の位相のずれが設定値よりも大きい状態
    が設定回数以上続くときには、フレーム同期信号の位相
    を同期信号の位相にあわせることを特徴とする請求項1
    記載のフレーム同期装置。
JP5033072A 1993-02-23 1993-02-23 フレーム同期装置 Expired - Fee Related JP2850692B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP5033072A JP2850692B2 (ja) 1993-02-23 1993-02-23 フレーム同期装置
US08/200,592 US5463627A (en) 1993-02-23 1994-02-23 Frame synchronizing apparatus for quadrature modulation data communication radio receiver
US08/515,607 US5555247A (en) 1993-02-23 1995-08-16 Frame synchronizing apparatus for quadrature modulation data communication radio receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5033072A JP2850692B2 (ja) 1993-02-23 1993-02-23 フレーム同期装置

Publications (2)

Publication Number Publication Date
JPH06252912A JPH06252912A (ja) 1994-09-09
JP2850692B2 true JP2850692B2 (ja) 1999-01-27

Family

ID=12376524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5033072A Expired - Fee Related JP2850692B2 (ja) 1993-02-23 1993-02-23 フレーム同期装置

Country Status (1)

Country Link
JP (1) JP2850692B2 (ja)

Also Published As

Publication number Publication date
JPH06252912A (ja) 1994-09-09

Similar Documents

Publication Publication Date Title
KR0173016B1 (ko) 중첩형 디지탈 위상 동기 루프 회로 및 센터 비트 샘플링 방법
JPS6194429A (ja) 位相同期回路
KR100487191B1 (ko) 시간 분할 다중화된 디지털 영상 신호의 사용자 클럭코드를 이용한 클럭 복원 방법 및 상기 방법에 사용되는송/수신 장치
JP2850692B2 (ja) フレーム同期装置
US7711010B2 (en) Phase-locked loop for maintaining system synchronization through packet dropout
JP3976362B2 (ja) 移動体通信の受信回路
TW428386B (en) Radio communication device and method of bit synchronization pull-in in the same
US7961832B2 (en) All-digital symbol clock recovery loop for synchronous coherent receiver systems
US6316973B1 (en) Transmission timing adjusting circuit and method
JP4952488B2 (ja) 同期追従回路
JP2000315991A (ja) クロック周波数制御方法及びこれに用いる受信装置
JP3931969B2 (ja) 同期検出方法とその回路、無線基地局
JP3183493B2 (ja) スペクトル拡散受信装置
EP0602898A1 (en) Method and apparatus for synchronizing transmission of modem
KR100224578B1 (ko) 디지탈 위상폐루프회로를 이용한 타이밍복원방법 및 그 장치
JP3371950B2 (ja) 位相同期回路および位相同期方法ならびに信号伝送システム
JP2628564B2 (ja) 位相固定ループ回路及び信号送受信装置
JP2708303B2 (ja) Fm多重放送受信回路
JP2982860B2 (ja) クロック抽出回路
GB2240241A (en) Data transmission systems
KR19980068311A (ko) 에이치디티브이(hdtv)의 타이밍 복원장치
JP2000295207A (ja) シンプレックス衛星通信におけるクロック再生装置
JPH1098459A (ja) クロック同期方式
JPH02164151A (ja) スペクトラム拡散通信装置
JPH098789A (ja) クロック再生装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees