JP2000315991A - クロック周波数制御方法及びこれに用いる受信装置 - Google Patents
クロック周波数制御方法及びこれに用いる受信装置Info
- Publication number
- JP2000315991A JP2000315991A JP11123768A JP12376899A JP2000315991A JP 2000315991 A JP2000315991 A JP 2000315991A JP 11123768 A JP11123768 A JP 11123768A JP 12376899 A JP12376899 A JP 12376899A JP 2000315991 A JP2000315991 A JP 2000315991A
- Authority
- JP
- Japan
- Prior art keywords
- symbol
- address
- clock
- frequency
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 従来は、フレーム内でクロック周波数を制御
する期間を限定して、１フレーム内でクロック周波数を
制御する期間を限定しているため、迅速な周波数追従制
御が困難であるという問題がある。 【解決手段】 メモリ１５からの１シンボル分のデータ
と、同期シンボル用ＲＯＭ２０からの１シンボル分の本
来の既知の同期シンボルデータは、相関値検出回路１９
で相関計算が行われる。同期用シンボル位置検出器２２
は、同期用シンボル判定器２１よりの比較結果を受け、
一定のしきい値よりも大きく、かつ、最も高い相関値が
得られるシンボルが同期シンボルである確率が高いと判
断して、そのシンボルを同期シンボル位置と検出してそ
の検出シンボルに対応するアドレスを出力する。受信装
置のサンプリングクロック、データクロック等の各種の
クロックを局部発振器２４の出力発振周波数に位相ロッ
クさせて発生する。
する期間を限定して、１フレーム内でクロック周波数を
制御する期間を限定しているため、迅速な周波数追従制
御が困難であるという問題がある。 【解決手段】 メモリ１５からの１シンボル分のデータ
と、同期シンボル用ＲＯＭ２０からの１シンボル分の本
来の既知の同期シンボルデータは、相関値検出回路１９
で相関計算が行われる。同期用シンボル位置検出器２２
は、同期用シンボル判定器２１よりの比較結果を受け、
一定のしきい値よりも大きく、かつ、最も高い相関値が
得られるシンボルが同期シンボルである確率が高いと判
断して、そのシンボルを同期シンボル位置と検出してそ
の検出シンボルに対応するアドレスを出力する。受信装
置のサンプリングクロック、データクロック等の各種の
クロックを局部発振器２４の出力発振周波数に位相ロッ
クさせて発生する。
Description
【０００１】
【発明の属する技術分野】本発明はクロック周波数制御
方法及びこれに用いる受信装置に係り、特に直交周波数
分割多重（ＯＦＤＭ：Orthgonal Frequency Division M
ultiplexing ）方式で変調された変調波を復調するため
に復調器のクロック周波数を自動制御する同期信号を利
用したクロック周波数制御方法及びこれに用いる受信装
置に関する。
方法及びこれに用いる受信装置に係り、特に直交周波数
分割多重（ＯＦＤＭ：Orthgonal Frequency Division M
ultiplexing ）方式で変調された変調波を復調するため
に復調器のクロック周波数を自動制御する同期信号を利
用したクロック周波数制御方法及びこれに用いる受信装
置に関する。
【０００２】
【従来の技術】ＯＦＤＭ方式の受信装置では、高周波数
の受信信号を周波数変換器において局部発振周波数と周
波数変換してベースバンドへ周波数変換した後、送信装
置と同じサンプルレートでサンプルしてサンプル値系列
を得、それを演算回路で離散フーリエ変換（ＤＦＴ）し
て周波数軸上の信号とし、複数のキャリア成分のそれぞ
れの位相と振幅を計算して受信データの値を求める。こ
こで、受信信号を正確に復調するためには、上記の周波
数変換に使用する局部発振周波数と、演算回路で使用す
るフレームクロック、サンプリングクロック、シンボル
クロックなどのクロックを発生する局部発振器の発振周
波数の基となる装置のクロック周波数を、受信信号のク
ロック周波数に一致させる必要がある。また、受信信号
のフレーム周期やシンボル周期が時間的に変動する場合
には、受信装置のクロック周波数をその変動に追従させ
る必要がある。
の受信信号を周波数変換器において局部発振周波数と周
波数変換してベースバンドへ周波数変換した後、送信装
置と同じサンプルレートでサンプルしてサンプル値系列
を得、それを演算回路で離散フーリエ変換（ＤＦＴ）し
て周波数軸上の信号とし、複数のキャリア成分のそれぞ
れの位相と振幅を計算して受信データの値を求める。こ
こで、受信信号を正確に復調するためには、上記の周波
数変換に使用する局部発振周波数と、演算回路で使用す
るフレームクロック、サンプリングクロック、シンボル
クロックなどのクロックを発生する局部発振器の発振周
波数の基となる装置のクロック周波数を、受信信号のク
ロック周波数に一致させる必要がある。また、受信信号
のフレーム周期やシンボル周期が時間的に変動する場合
には、受信装置のクロック周波数をその変動に追従させ
る必要がある。
【０００３】そこで、従来は２本のパイロットキャリア
を用いて、その位相変動からサンプリングクロック用局
部発振器及び周波数変換用局部発振器の発振周波数ずれ
を検出し、発振周波数の制御を行うクロック周波数自動
制御方法が知られている（特表平５−５０４０３７
号）。
を用いて、その位相変動からサンプリングクロック用局
部発振器及び周波数変換用局部発振器の発振周波数ずれ
を検出し、発振周波数の制御を行うクロック周波数自動
制御方法が知られている（特表平５−５０４０３７
号）。
【０００４】
【発明が解決しようとする課題】しかるに、上記の従来
のクロック周波数制御方法では、パイロットキャリアの
送受信処理が余分に必要である。また、ＯＦＤＭ方式
は、ガードインターバルと呼ばれる冗長な期間を伝送シ
ンボル期間に設けることができることから、マルチパス
フェージングやゴーストに強いという特徴があるため、
移動体通信に適している。しかしながら、移動体通信に
使用している場合、マルチパスによるガードインターバ
ル期間を越える遅延波や移動距離により入力電界の低下
の影響のために受信信号が途切れてしまい、瞬間的に同
期が外れる場合がある。従来のクロック制御方法では、
フレーム内でクロック周波数を制御する期間を限定し
て、１フレーム内でクロック周波数を制御する期間を限
定して、１フレーム内で数回〜十回程度しか行っていな
いため、１シンボル内のデータ数が数百〜千個あるよう
な構造の場合は、相関アドレスとリファレンスアドレス
が一致するまでに数十フレーム（時間にして数秒）を要
し、迅速な周波数追従制御が困難であるという問題があ
る。
のクロック周波数制御方法では、パイロットキャリアの
送受信処理が余分に必要である。また、ＯＦＤＭ方式
は、ガードインターバルと呼ばれる冗長な期間を伝送シ
ンボル期間に設けることができることから、マルチパス
フェージングやゴーストに強いという特徴があるため、
移動体通信に適している。しかしながら、移動体通信に
使用している場合、マルチパスによるガードインターバ
ル期間を越える遅延波や移動距離により入力電界の低下
の影響のために受信信号が途切れてしまい、瞬間的に同
期が外れる場合がある。従来のクロック制御方法では、
フレーム内でクロック周波数を制御する期間を限定し
て、１フレーム内でクロック周波数を制御する期間を限
定して、１フレーム内で数回〜十回程度しか行っていな
いため、１シンボル内のデータ数が数百〜千個あるよう
な構造の場合は、相関アドレスとリファレンスアドレス
が一致するまでに数十フレーム（時間にして数秒）を要
し、迅速な周波数追従制御が困難であるという問題があ
る。
【０００５】本発明は以上の点に鑑みなされたもので、
送受信装置に余分な処理回路が必要となるパイロット信
号方式を用いることなく、受信装置のクロック周波数を
受信信号のクロック周波数に迅速に追従制御し得るクロ
ック周波数制御方法及びこれに用いる受信装置を提供す
ることを目的とする。
送受信装置に余分な処理回路が必要となるパイロット信
号方式を用いることなく、受信装置のクロック周波数を
受信信号のクロック周波数に迅速に追従制御し得るクロ
ック周波数制御方法及びこれに用いる受信装置を提供す
ることを目的とする。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
め、本発明方法は複数のシンボルからなる同期用シンボ
ルと、複数のシンボルからなるデータ用シンボルとから
１フレームを構成し、同期用シンボル中の所定番目のシ
ンボルに固定パターンの同期シンボルが配置されてお
り、フレーム単位で送信された直交周波数分割多重変調
方式のディジタル信号を受信し、受信信号中から同期用
シンボルの最初のシンボルを検出し、該最初のシンボル
から少なくとも同期シンボルが配置されているシンボル
までの期間の同期用シンボルをメモリに書き込み、予め
記憶装置に記憶されている同期シンボルの値とメモリか
ら１シンボルずつ読み出した値との相関値が最大である
シンボルを検出し、該検出シンボルに対応するメモリの
アドレスである相関アドレスと予め定めたリファレンス
アドレスとを比較し、該比較結果に基づいて相関アドレ
スとリファレンスアドレスとが一致するように、装置の
基準のクロックの周波数を制御することを特徴とする。
め、本発明方法は複数のシンボルからなる同期用シンボ
ルと、複数のシンボルからなるデータ用シンボルとから
１フレームを構成し、同期用シンボル中の所定番目のシ
ンボルに固定パターンの同期シンボルが配置されてお
り、フレーム単位で送信された直交周波数分割多重変調
方式のディジタル信号を受信し、受信信号中から同期用
シンボルの最初のシンボルを検出し、該最初のシンボル
から少なくとも同期シンボルが配置されているシンボル
までの期間の同期用シンボルをメモリに書き込み、予め
記憶装置に記憶されている同期シンボルの値とメモリか
ら１シンボルずつ読み出した値との相関値が最大である
シンボルを検出し、該検出シンボルに対応するメモリの
アドレスである相関アドレスと予め定めたリファレンス
アドレスとを比較し、該比較結果に基づいて相関アドレ
スとリファレンスアドレスとが一致するように、装置の
基準のクロックの周波数を制御することを特徴とする。
【０００７】また、上記の目的を達成するため、本発明
装置は、複数のシンボルからなる同期用シンボルと、複
数のシンボルからなるデータ用シンボルとから１フレー
ムを構成し、同期用シンボル中の所定番目のシンボルに
固定パターンの同期シンボルが配置されており、フレー
ム単位で送信された直交周波数分割多重変調方式のディ
ジタル信号を受信する受信手段と、装置内の各部にクロ
ックを供給するクロック発生手段と、受信手段からの受
信信号中から同期用シンボルの最初のシンボルを検出す
る第１の検出手段と、受信手段により受信された信号
を、クロック発生器からのクロックに基づいてサンプリ
ングするＡ／Ｄ変換器と、第１の検出手段の出力検出信
号に基づき、Ａ／Ｄ変換器の出力信号のうち、同期用シ
ンボル中の最初のシンボルから少なくとも同期シンボル
が配置されているシンボルまでの期間の信号をメモリに
書き込んだ後読み出す記憶手段と、同期シンボルと同一
の値を予め記憶している同期シンボル用メモリと、同期
シンボル用メモリからの同期シンボルの値と記憶手段か
ら１シンボルずつ読み出した値との相関値が最大である
シンボルを検出する第２の検出手段と、第２の検出手段
により検出されたシンボルに対応する記憶手段の読み出
しアドレスである相関アドレスと予め定めたリファレン
スアドレスとを比較し、該比較結果に基づいて相関アド
レスとリファレンスアドレスとが一致するように、クロ
ック発生手段の出力クロック周波数を可変制御する制御
手段とを有する構成としたものである。
装置は、複数のシンボルからなる同期用シンボルと、複
数のシンボルからなるデータ用シンボルとから１フレー
ムを構成し、同期用シンボル中の所定番目のシンボルに
固定パターンの同期シンボルが配置されており、フレー
ム単位で送信された直交周波数分割多重変調方式のディ
ジタル信号を受信する受信手段と、装置内の各部にクロ
ックを供給するクロック発生手段と、受信手段からの受
信信号中から同期用シンボルの最初のシンボルを検出す
る第１の検出手段と、受信手段により受信された信号
を、クロック発生器からのクロックに基づいてサンプリ
ングするＡ／Ｄ変換器と、第１の検出手段の出力検出信
号に基づき、Ａ／Ｄ変換器の出力信号のうち、同期用シ
ンボル中の最初のシンボルから少なくとも同期シンボル
が配置されているシンボルまでの期間の信号をメモリに
書き込んだ後読み出す記憶手段と、同期シンボルと同一
の値を予め記憶している同期シンボル用メモリと、同期
シンボル用メモリからの同期シンボルの値と記憶手段か
ら１シンボルずつ読み出した値との相関値が最大である
シンボルを検出する第２の検出手段と、第２の検出手段
により検出されたシンボルに対応する記憶手段の読み出
しアドレスである相関アドレスと予め定めたリファレン
スアドレスとを比較し、該比較結果に基づいて相関アド
レスとリファレンスアドレスとが一致するように、クロ
ック発生手段の出力クロック周波数を可変制御する制御
手段とを有する構成としたものである。
【０００８】本発明方法及び受信装置では、相関アドレ
スがリファレンスアドレスからどの方向におおよそどれ
だけ離れているかを検出し、クロック周波数の制御信号
を発生することができる。
スがリファレンスアドレスからどの方向におおよそどれ
だけ離れているかを検出し、クロック周波数の制御信号
を発生することができる。
【０００９】ここで、相関アドレスとリファレンスアド
レスとの差分が所定値よりも大きいときは、クロックの
周波数を制御するための制御信号の発性頻度を、差分が
所定値以下のときよりも多くすることが、クロック周波
数の制御信号の発生頻度に反映できるので望ましい。
レスとの差分が所定値よりも大きいときは、クロックの
周波数を制御するための制御信号の発性頻度を、差分が
所定値以下のときよりも多くすることが、クロック周波
数の制御信号の発生頻度に反映できるので望ましい。
【００１０】
【発明の実施の形態】次に、本発明の一実施の形態につ
いて図面と共に説明する。図１は本発明になるクロック
周波数制御方法及びこれに用いる受信装置の一実施の形
態のブロック図を示す。同図において、受信装置は受信
信号をベースバンド信号に変換する周波数変換器１１
と、周波数変換器１１の出力ベースバンド信号をサンプ
リングするＡ／Ｄ変換器１２と、フレームの先頭のおお
よその位置を検出する第１シンボル検出回路１３と、第
１シンボル検出回路１３により検出された信号を基にフ
レームの周期を数えるフレームカウンタ１４と、Ａ／Ｄ
変換器１２により変換されたディジタル信号を記憶する
メモリ１５と、そのメモリ１５の書き込みアドレスを制
御する書き込みアドレス発生回路１６と、フレーム内の
１シンボル分を数える１シンボルカウンタ１７と、メモ
リ１５の読み出しアドレスを制御する読み出しアドレス
発生回路１８と、相関値検出回路１９と、同期シンボル
波形を記憶している同期シンボル用リードオンリメモリ
（ＲＯＭ）２０と、同期用シンボル位置検出器２１と、
同期用シンボル判定器２２と、発振周波数制御信号発生
器２３と、発振周波数制御信号発生器２３の出力制御信
号に基づいて出力局部発振周波数が可変制御される局部
発振器２４と、局部発振器２４の出力局部発振周波数に
基づいて各種のクロックを発生するクロック発生器２５
とより構成されている。
いて図面と共に説明する。図１は本発明になるクロック
周波数制御方法及びこれに用いる受信装置の一実施の形
態のブロック図を示す。同図において、受信装置は受信
信号をベースバンド信号に変換する周波数変換器１１
と、周波数変換器１１の出力ベースバンド信号をサンプ
リングするＡ／Ｄ変換器１２と、フレームの先頭のおお
よその位置を検出する第１シンボル検出回路１３と、第
１シンボル検出回路１３により検出された信号を基にフ
レームの周期を数えるフレームカウンタ１４と、Ａ／Ｄ
変換器１２により変換されたディジタル信号を記憶する
メモリ１５と、そのメモリ１５の書き込みアドレスを制
御する書き込みアドレス発生回路１６と、フレーム内の
１シンボル分を数える１シンボルカウンタ１７と、メモ
リ１５の読み出しアドレスを制御する読み出しアドレス
発生回路１８と、相関値検出回路１９と、同期シンボル
波形を記憶している同期シンボル用リードオンリメモリ
（ＲＯＭ）２０と、同期用シンボル位置検出器２１と、
同期用シンボル判定器２２と、発振周波数制御信号発生
器２３と、発振周波数制御信号発生器２３の出力制御信
号に基づいて出力局部発振周波数が可変制御される局部
発振器２４と、局部発振器２４の出力局部発振周波数に
基づいて各種のクロックを発生するクロック発生器２５
とより構成されている。
【００１１】相関値検出回路１９は、メモリ１５から読
み出された情報と同期シンボル用ＲＯＭ２０から読み出
された情報（第３シンボルにのみ存在する同期シンボル
の本来の値）の相関値を計算する。Ａ／Ｄ変換器１２の
出力信号は図示しない演算回路に入力されて離散フーリ
エ変換（ＤＦＴ）される。
み出された情報と同期シンボル用ＲＯＭ２０から読み出
された情報（第３シンボルにのみ存在する同期シンボル
の本来の値）の相関値を計算する。Ａ／Ｄ変換器１２の
出力信号は図示しない演算回路に入力されて離散フーリ
エ変換（ＤＦＴ）される。
【００１２】次に、この実施の形態の動作について図１
及び図２を参照して説明する。受信信号は、図１の周波
数変換器１１に入力され、ここでベースバンド信号に変
換された後、Ａ／Ｄ変換器１２に供給されてクロック発
生器２５により発生されたサンプリングクロックに基づ
いてサンプリングされる。例えば、各サンプル点毎に１
２ビットのサンプル値として出力される。ＯＦＤＭ方式
の１フレームは数十個〜数百個のシンボルからなり、そ
の１フレームの中には図２に示すように、データ用シン
ボルＩと同期用シンボルIIがある。
及び図２を参照して説明する。受信信号は、図１の周波
数変換器１１に入力され、ここでベースバンド信号に変
換された後、Ａ／Ｄ変換器１２に供給されてクロック発
生器２５により発生されたサンプリングクロックに基づ
いてサンプリングされる。例えば、各サンプル点毎に１
２ビットのサンプル値として出力される。ＯＦＤＭ方式
の１フレームは数十個〜数百個のシンボルからなり、そ
の１フレームの中には図２に示すように、データ用シン
ボルＩと同期用シンボルIIがある。
【００１３】本実施の形態では、フレームの先頭のおお
よその位置の検出を、第１シンボルがヌル信号（無信
号）であることを利用して、周波数変換器１１から取り
出されたベースバンド信号が入力される第１シンボル検
出回路１３で行っている。第１シンボル検出回路１３で
検出された第１シンボル検出信号に基づいて、フレーム
カウンタ１４がフレーム同期を数え始める。この実施の
形態では、第３シンボルにのみ同期用シンボルが存在す
るシステムに適用するものとしているため、フレームカ
ウンタ１４により発生したフレーム信号を基準にして、
Ａ／Ｄ変換器１２の出力データの約３シンボル分がメモ
リ１５に書き込まれる。その際、メモリ１５に書き込ま
れるデータのアドレスは、フレームカウンタ１４から発
生するフレーム同期信号に基づいて書き込みアドレス発
生回路１６が発生する。書き込みアドレス発生回路１６
は、約３シンボル分の書き込みアドレスを発生した後、
書き込みアドレス発生を停止する。
よその位置の検出を、第１シンボルがヌル信号（無信
号）であることを利用して、周波数変換器１１から取り
出されたベースバンド信号が入力される第１シンボル検
出回路１３で行っている。第１シンボル検出回路１３で
検出された第１シンボル検出信号に基づいて、フレーム
カウンタ１４がフレーム同期を数え始める。この実施の
形態では、第３シンボルにのみ同期用シンボルが存在す
るシステムに適用するものとしているため、フレームカ
ウンタ１４により発生したフレーム信号を基準にして、
Ａ／Ｄ変換器１２の出力データの約３シンボル分がメモ
リ１５に書き込まれる。その際、メモリ１５に書き込ま
れるデータのアドレスは、フレームカウンタ１４から発
生するフレーム同期信号に基づいて書き込みアドレス発
生回路１６が発生する。書き込みアドレス発生回路１６
は、約３シンボル分の書き込みアドレスを発生した後、
書き込みアドレス発生を停止する。
【００１４】フレームカウンタ１４が発生するフレーム
同期信号は、また１シンボルカウンタ１７にも入力さ
れ、ここで１シンボル分の同期信号を発生させる。この
１シンボルカウンタ１７から出力された１シンボル分の
同期信号は、読み出しアドレス発生回路１８及び同期シ
ンボル用ＲＯＭ２０にそれぞれ入力される。読み出しア
ドレス発生回路１８の出力読み出しアドレスに基づいて
メモリ１５から読み出された１シンボル分のデータと、
１シンボル分の同期信号に基づいて同期シンボル用ＲＯ
Ｍ２０から読み出された１シンボル分の本来の既知の同
期シンボルデータは、相関値検出回路１９に供給され、
ここで両１シンボル分のデータの相関計算が行われる。
同期信号は、また１シンボルカウンタ１７にも入力さ
れ、ここで１シンボル分の同期信号を発生させる。この
１シンボルカウンタ１７から出力された１シンボル分の
同期信号は、読み出しアドレス発生回路１８及び同期シ
ンボル用ＲＯＭ２０にそれぞれ入力される。読み出しア
ドレス発生回路１８の出力読み出しアドレスに基づいて
メモリ１５から読み出された１シンボル分のデータと、
１シンボル分の同期信号に基づいて同期シンボル用ＲＯ
Ｍ２０から読み出された１シンボル分の本来の既知の同
期シンボルデータは、相関値検出回路１９に供給され、
ここで両１シンボル分のデータの相関計算が行われる。
【００１５】相関値検出回路１９により検出（算出）さ
れた相関値は、メモリ１５から読み出された１シンボル
分のデータが、同期シンボル用ＲＯＭ２０から読み出さ
れた同期シンボルに一致するときに最大値を示す。そこ
で、相関値検出回路１９により検出（算出）された相関
値は、同期用シンボル判定器２１によりある一定のしき
い値より大きいか否かを比較される。同期用シンボル位
置検出器２２は、同期用シンボル判定器２１よりの比較
結果を受け、一定のしきい値よりも大きく、かつ、最も
高い相関値が得られるシンボルが同期シンボルである確
率が高いと判断して、そのシンボルを同期シンボル位置
と検出してその検出シンボルに対応するアドレスを出力
する。
れた相関値は、メモリ１５から読み出された１シンボル
分のデータが、同期シンボル用ＲＯＭ２０から読み出さ
れた同期シンボルに一致するときに最大値を示す。そこ
で、相関値検出回路１９により検出（算出）された相関
値は、同期用シンボル判定器２１によりある一定のしき
い値より大きいか否かを比較される。同期用シンボル位
置検出器２２は、同期用シンボル判定器２１よりの比較
結果を受け、一定のしきい値よりも大きく、かつ、最も
高い相関値が得られるシンボルが同期シンボルである確
率が高いと判断して、そのシンボルを同期シンボル位置
と検出してその検出シンボルに対応するアドレスを出力
する。
【００１６】次段の発振周波数制御信号発生器２３は図
３に示すように、比較器３１と制御信号発生部３２とよ
り大略構成されており、予め実験により定めた内部で発
生しているリファレンスアドレスと、同期用シンボル位
置検出器２２から取り出された、検出同期シンボル位置
に対応するアドレス（ビークが出たときのアドレス）と
を比較器３１において比較して、両アドレスの差に応じ
てクロックを遅くするための第１の信号ＡＤＶとクロッ
クを速くするための第２の信号ＲＥＴのいずれかを制御
信号発生部３２に供給する。また、これと同時に、比較
器３１は相関アドレスとリファレンスアドレスの差分を
検出し、その差分が一定値よりも大きいときには、リフ
ァレンスアドレスから一定値離れたアドレスまで早く到
着するように、局部発振器２４の出力周波数を制御する
信号の発生頻度を制御する第３の信号ＳＰＥＥＤを発生
して制御信号発生部３２に供給する。
３に示すように、比較器３１と制御信号発生部３２とよ
り大略構成されており、予め実験により定めた内部で発
生しているリファレンスアドレスと、同期用シンボル位
置検出器２２から取り出された、検出同期シンボル位置
に対応するアドレス（ビークが出たときのアドレス）と
を比較器３１において比較して、両アドレスの差に応じ
てクロックを遅くするための第１の信号ＡＤＶとクロッ
クを速くするための第２の信号ＲＥＴのいずれかを制御
信号発生部３２に供給する。また、これと同時に、比較
器３１は相関アドレスとリファレンスアドレスの差分を
検出し、その差分が一定値よりも大きいときには、リフ
ァレンスアドレスから一定値離れたアドレスまで早く到
着するように、局部発振器２４の出力周波数を制御する
信号の発生頻度を制御する第３の信号ＳＰＥＥＤを発生
して制御信号発生部３２に供給する。
【００１７】制御信号発生部３２は、上記の信号ＳＰＥ
ＥＤが入力されている期間、上記の信号ＡＤＶ又はＲＥ
Ｔの入力を受け付ける構成となっており、信号ＡＤＶ又
はＲＥＴに基づいて相関アドレスとリファレンスアドレ
スが一致するような制御信号を発生する。このとき、相
関アドレスがリファレンスアドレスより小さい場合は、
近付くまで局部発振器２４の出力発振周波数を大きくす
る方向に、相関アドレスがリファレンスアドレスより大
きい場合は、近付くまで局部発振器２４の出力発振周波
数を小さくする方向に制御する信号を発生する。また、
相関アドレスとリファレンスアドレスの差分が大きいと
きは、信号ＳＰＥＥＤの入力される頻度が高くなるの
で、制御信号の発生頻度が高くなり、リファレンスアド
レスに相関アドレスが早く到着するような制御が行われ
る。
ＥＤが入力されている期間、上記の信号ＡＤＶ又はＲＥ
Ｔの入力を受け付ける構成となっており、信号ＡＤＶ又
はＲＥＴに基づいて相関アドレスとリファレンスアドレ
スが一致するような制御信号を発生する。このとき、相
関アドレスがリファレンスアドレスより小さい場合は、
近付くまで局部発振器２４の出力発振周波数を大きくす
る方向に、相関アドレスがリファレンスアドレスより大
きい場合は、近付くまで局部発振器２４の出力発振周波
数を小さくする方向に制御する信号を発生する。また、
相関アドレスとリファレンスアドレスの差分が大きいと
きは、信号ＳＰＥＥＤの入力される頻度が高くなるの
で、制御信号の発生頻度が高くなり、リファレンスアド
レスに相関アドレスが早く到着するような制御が行われ
る。
【００１８】制御信号発生部３２から出力された制御信
号は、図１の局部発振器２４にクロック発生の周波数及
び位相の基準となる信号として供給される。制御信号発
生部３２は、例えば位相同期ループ回路（ＰＬＬ回路）
により構成されており、発振周波数制御信号発生器２３
からの制御信号に位相同期した周波数及び位相の信号を
局部発振周波数として発生出力する。クロック発生器２
５は、上記の局部発振周波数を入力として受け、この局
部発振周波数に位相ロックして分周などして受信装置の
動作に必要となるサンプリングクロック、データクロッ
ク、フレームクロック等の各種のクロックを発生する。
また、このクロックは、読み出しアドレス発生回路１８
にも入力される。
号は、図１の局部発振器２４にクロック発生の周波数及
び位相の基準となる信号として供給される。制御信号発
生部３２は、例えば位相同期ループ回路（ＰＬＬ回路）
により構成されており、発振周波数制御信号発生器２３
からの制御信号に位相同期した周波数及び位相の信号を
局部発振周波数として発生出力する。クロック発生器２
５は、上記の局部発振周波数を入力として受け、この局
部発振周波数に位相ロックして分周などして受信装置の
動作に必要となるサンプリングクロック、データクロッ
ク、フレームクロック等の各種のクロックを発生する。
また、このクロックは、読み出しアドレス発生回路１８
にも入力される。
【００１９】このようにして、受信装置のサンプリング
クロック、データクロック、フレームクロック等の各種
のクロックを局部発振器２４の出力発振周波数に位相ロ
ックさせて発生することにより、受信装置のサンプリン
グクロック、データクロック、フレームクロック等の各
種のクロック周波数が、受信信号のクロック周波数と一
致するように受信装置の局部発振器２４の発振周波数を
自動的に制御することができる。すなわち、この実施の
形態では、同期シンボルの位置を第１シンボルを基準に
して検出するようにしているため、瞬間的に同期が外れ
る場合でも、パイロット信号を用いることなく、受信装
置のクロック周波数が、受信信号のクロック周波数と一
致するように局部発振器２４の発振周波数を自動的に制
御することができる。
クロック、データクロック、フレームクロック等の各種
のクロックを局部発振器２４の出力発振周波数に位相ロ
ックさせて発生することにより、受信装置のサンプリン
グクロック、データクロック、フレームクロック等の各
種のクロック周波数が、受信信号のクロック周波数と一
致するように受信装置の局部発振器２４の発振周波数を
自動的に制御することができる。すなわち、この実施の
形態では、同期シンボルの位置を第１シンボルを基準に
して検出するようにしているため、瞬間的に同期が外れ
る場合でも、パイロット信号を用いることなく、受信装
置のクロック周波数が、受信信号のクロック周波数と一
致するように局部発振器２４の発振周波数を自動的に制
御することができる。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
相関アドレスがリファレンスアドレスからどの方向にお
およそどれだけ離れているかを検出し、クロック周波数
の制御信号を発生するようにしたため、１フレーム内で
数回〜十回程度しかクロック周波数の制御を行わないた
めに、１シンボル内のデータ数が数百〜数千個あるよう
なフレーム構造では、相関アドレスとリファレンスアド
レスが一致するまでに長時間要する従来方法に比し、短
時間で相関アドレスとリファレンスアドレスを一致させ
ることができる。
相関アドレスがリファレンスアドレスからどの方向にお
およそどれだけ離れているかを検出し、クロック周波数
の制御信号を発生するようにしたため、１フレーム内で
数回〜十回程度しかクロック周波数の制御を行わないた
めに、１シンボル内のデータ数が数百〜数千個あるよう
なフレーム構造では、相関アドレスとリファレンスアド
レスが一致するまでに長時間要する従来方法に比し、短
時間で相関アドレスとリファレンスアドレスを一致させ
ることができる。
【００２１】また、本発明によれば、相関アドレスとリ
ファレンスアドレスとの差分が所定値よりも大きいとき
は、クロックの周波数を制御するための制御信号の発性
頻度を、差分が所定値以下のときよりも多くするように
しているため、クロック周波数の制御信号の発生頻度に
反映でき、従来方式に比し復帰（同期をとること）が早
くなり、受信装置をより移動体通信に適応した構成とす
ることができる。
ファレンスアドレスとの差分が所定値よりも大きいとき
は、クロックの周波数を制御するための制御信号の発性
頻度を、差分が所定値以下のときよりも多くするように
しているため、クロック周波数の制御信号の発生頻度に
反映でき、従来方式に比し復帰（同期をとること）が早
くなり、受信装置をより移動体通信に適応した構成とす
ることができる。
【図１】本発明の一実施の形態のブロック図である。
【図２】本発明が適用されるＯＦＤＭ信号の１フレーム
の構成を示す図である。
の構成を示す図である。
【図３】図１中の発振周波数制御信号発生器の一例のブ
ロック図である。
ロック図である。
１１ 周波数変換器 １２ Ａ／Ｄ変換器 １３ 第１シンボル検出回路 １４ フレームカウンタ １５ メモリ １６ 書き込みアドレス発生回路 １７ １シンボルカウンタ １８ 読み出しアドレス発生回路 １９ 相関値検出回路 ２０ 同期シンボル用ＲＯＭ ２１ 同期用シンボル判定器 ２２ 同期用シンボル位置検出器 ２３ 発振周波数制御信号発生器 ２４ 局部発振器 ２５ クロック発生器 ３１ 比較器 ３２ 制御信号発生部
Claims (6)
- 【請求項１】 複数のシンボルからなる同期用シンボル
と、複数のシンボルからなるデータ用シンボルとから１
フレームを構成し、前記同期用シンボル中の所定番目の
シンボルに固定パターンの同期シンボルが配置されてお
り、フレーム単位で送信された直交周波数分割多重変調
方式のディジタル信号を受信し、 受信信号中から前記同期用シンボルの最初のシンボルを
検出し、該最初のシンボルから少なくとも前記同期シン
ボルが配置されているシンボルまでの期間の同期用シン
ボルをメモリに書き込み、予め記憶装置に記憶されてい
る前記同期シンボルの値と前記メモリから１シンボルず
つ読み出した値との相関値が最大であるシンボルを検出
し、該検出シンボルに対応する前記メモリのアドレスで
ある相関アドレスと予め定めたリファレンスアドレスと
を比較し、該比較結果に基づいて前記相関アドレスと前
記リファレンスアドレスとが一致するように、装置の基
準のクロックの周波数を制御することを特徴とするクロ
ック周波数制御方法。 - 【請求項２】 前記相関アドレスと前記リファレンスア
ドレスとの差分が所定値よりも大きいときは、前記クロ
ックの周波数を制御するための制御信号の発性頻度を、
前記差分が前記所定値以下のときよりも多くすることを
特徴とする請求項１記載のクロック周波数制御方法。 - 【請求項３】 複数のシンボルからなる同期用シンボル
と、複数のシンボルからなるデータ用シンボルとから１
フレームを構成し、前記同期用シンボル中の所定番目の
シンボルに固定パターンの同期シンボルが配置されてお
り、フレーム単位で送信された直交周波数分割多重変調
方式のディジタル信号を受信する受信手段と、 装置内の各部にクロックを供給するクロック発生手段
と、 前記受信手段からの受信信号中から前記同期用シンボル
の最初のシンボルを検出する第１の検出手段と、 前記受信手段により受信された信号を、前記クロック発
生手段からのクロックに基づいてサンプリングするＡ／
Ｄ変換器と、 前記第１の検出手段の出力検出信号に基づき、前記Ａ／
Ｄ変換器の出力信号のうち、前記同期用シンボル中の最
初のシンボルから少なくとも前記同期シンボルが配置さ
れているシンボルまでの期間の信号をメモリに書き込ん
だ後読み出す記憶手段と、 前記同期シンボルと同一の値を予め記憶している同期シ
ンボル用メモリと、 前記同期シンボル用メモリからの前記同期シンボルの値
と前記記憶手段から１シンボルずつ読み出した値との相
関値が最大であるシンボルを検出する第２の検出手段
と、 前記第２の検出手段により検出されたシンボルに対応す
る前記記憶手段の読み出しアドレスである相関アドレス
と予め定めたリファレンスアドレスとを比較し、該比較
結果に基づいて前記相関アドレスと前記リファレンスア
ドレスとが一致するように、前記クロック発生手段の出
力クロック周波数を可変制御する制御手段とを有するこ
とを特徴とする受信装置。 - 【請求項４】 前記制御手段は、前記相関アドレスと前
記リファレンスアドレスとの差分が所定値よりも大きい
ときは、前記クロックの周波数を制御するための制御信
号の発性頻度を、前記差分が前記所定値以下のときより
も多くすることを特徴とする請求項３記載の受信装置。 - 【請求項５】 前記制御手段は、前記第２の検出手段に
より検出されたシンボルに対応する前記記憶手段の読み
出しアドレスである相関アドレスを検出する同期シンボ
ル用検出器と、前記相関アドレスと予め定めたリファレ
ンスアドレスとを比較し、該比較結果に応じた制御信号
を発生する制御信号発生器とよりなり、前記クロック発
生手段は前記制御信号を出力信号の位相及び周波数の基
準信号として受ける位相同期ループ回路構成の局部発振
器と、該局部発振器の出力信号に位相ロックした各種の
クロックを発生出力するクロック発生器とよりなること
を特徴とする請求項３記載の受信装置。 - 【請求項６】 前記制御信号発生器は、前記相関アドレ
スと予め定めたリファレンスアドレスとを比較する比較
器と、該比較器の比較結果に応じて前記相関アドレスと
前記リファレンスアドレスとが一致するように前記制御
信号を発生する制御信号発生部とよりなることを特徴と
する請求項５記載の受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12376899A JP3412558B2 (ja) | 1999-04-30 | 1999-04-30 | クロック周波数制御方法及びこれに用いる受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12376899A JP3412558B2 (ja) | 1999-04-30 | 1999-04-30 | クロック周波数制御方法及びこれに用いる受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000315991A true JP2000315991A (ja) | 2000-11-14 |
| JP3412558B2 JP3412558B2 (ja) | 2003-06-03 |
Family
ID=14868811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12376899A Expired - Lifetime JP3412558B2 (ja) | 1999-04-30 | 1999-04-30 | クロック周波数制御方法及びこれに用いる受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3412558B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001060939A (ja) * | 1999-07-09 | 2001-03-06 | Thomson Licensing Sa | ディジタルシンボルタイミング再生回路網における制御型発振器 |
| JP2002185428A (ja) * | 2000-09-29 | 2002-06-28 | Symbol Technologies Inc | 直交周波数分割多重化（ｏｆｄｍ）通信受信器のタイミング同期 |
| JP2003051795A (ja) * | 2001-08-07 | 2003-02-21 | Sharp Corp | 高速同期が可能な受信装置 |
| WO2009096394A1 (ja) | 2008-01-28 | 2009-08-06 | Kyocera Corporation | 無線通信方法、無線通信システム、基地局、移動局 |
| WO2009096393A1 (ja) | 2008-01-28 | 2009-08-06 | Kyocera Corporation | 無線通信方法、無線通信システム、基地局 |
| WO2009119768A1 (ja) | 2008-03-26 | 2009-10-01 | 京セラ株式会社 | 無線通信方法、無線通信システム、基地局、移動局 |
-
1999
- 1999-04-30 JP JP12376899A patent/JP3412558B2/ja not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001060939A (ja) * | 1999-07-09 | 2001-03-06 | Thomson Licensing Sa | ディジタルシンボルタイミング再生回路網における制御型発振器 |
| JP2002185428A (ja) * | 2000-09-29 | 2002-06-28 | Symbol Technologies Inc | 直交周波数分割多重化（ｏｆｄｍ）通信受信器のタイミング同期 |
| JP2003051795A (ja) * | 2001-08-07 | 2003-02-21 | Sharp Corp | 高速同期が可能な受信装置 |
| WO2009096394A1 (ja) | 2008-01-28 | 2009-08-06 | Kyocera Corporation | 無線通信方法、無線通信システム、基地局、移動局 |
| WO2009096393A1 (ja) | 2008-01-28 | 2009-08-06 | Kyocera Corporation | 無線通信方法、無線通信システム、基地局 |
| US8537946B2 (en) | 2008-01-28 | 2013-09-17 | Kyocera Corporation | Wireless communication method, wireless communication system and base station |
| WO2009119768A1 (ja) | 2008-03-26 | 2009-10-01 | 京セラ株式会社 | 無線通信方法、無線通信システム、基地局、移動局 |
| US8340237B2 (en) | 2008-03-26 | 2012-12-25 | Kyocera Corporation | Wireless communication method, wireless communication system, base station and mobile station |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3412558B2 (ja) | 2003-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5541552A (en) | Method of and apparatus for demodulating a signal conveyed by multiple carrier | |
| US6169751B1 (en) | OFDM receiving apparatus | |
| WO2007088773A1 (ja) | 無線受信装置および無線受信方法 | |
| JPH07336342A (ja) | クロック再生回路 | |
| JP3412558B2 (ja) | クロック周波数制御方法及びこれに用いる受信装置 | |
| JP2008182533A (ja) | フレーム同期装置、ｏｆｄｍ送受信装置及びフレーム同期方法 | |
| US5907558A (en) | Burst signal reception method and apparatus | |
| JP2001156743A (ja) | 通信システム及びその受信装置 | |
| US6639951B1 (en) | Digital demodulator | |
| JP2000068974A (ja) | Ｏｆｄｍ受信装置 | |
| JP2010200220A (ja) | タイミング調整回路及びその調整方法 | |
| JP5268578B2 (ja) | Ｏｆｄｍ信号伝送装置及びｏｆｄｍ信号伝送方法 | |
| JP2000138647A (ja) | ディジタル伝送装置 | |
| JP2912246B2 (ja) | 復調システム | |
| JP2850692B2 (ja) | フレーム同期装置 | |
| JPH10313287A (ja) | Ｏｆｄｍ受信装置 | |
| JP2004328284A (ja) | 同期検波装置 | |
| JPH08340312A (ja) | フレーム同期制御回路 | |
| JP2004364157A (ja) | 搬送波同期回路 | |
| JPH11112459A (ja) | Ｏｆｄｍ受信装置 | |
| JPS59128853A (ja) | プリアンブル検出器 | |
| JP2003209540A (ja) | 受信装置 | |
| JP2002305503A (ja) | 直交周波数分割多重信号受信装置 | |
| JPS61123329A (ja) | スペクトラム拡散信号受信装置の復調装置 | |
| JP2000324021A (ja) | スペクトラム拡散通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080328 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090328 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090328 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100328 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100328 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140328 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |